DE112005001949T5 - Verfahren und Vorrichtung zum Bereitstellen von Stapelchipelementen - Google Patents

Verfahren und Vorrichtung zum Bereitstellen von Stapelchipelementen Download PDF

Info

Publication number
DE112005001949T5
DE112005001949T5 DE112005001949T DE112005001949T DE112005001949T5 DE 112005001949 T5 DE112005001949 T5 DE 112005001949T5 DE 112005001949 T DE112005001949 T DE 112005001949T DE 112005001949 T DE112005001949 T DE 112005001949T DE 112005001949 T5 DE112005001949 T5 DE 112005001949T5
Authority
DE
Germany
Prior art keywords
substrate
chips
sub
distance
potting compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112005001949T
Other languages
English (en)
Other versions
DE112005001949B4 (de
Inventor
Daewoong Phoenix Suh
Debendra Chandler Mallik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112005001949T5 publication Critical patent/DE112005001949T5/de
Application granted granted Critical
Publication of DE112005001949B4 publication Critical patent/DE112005001949B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Packaging Frangible Articles (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Vorrichtung, umfassend:
ein Substrat, das eine Oberseite und Unterseite hat;
ein Satz von einem oder mehreren Chips, die an der Oberseite des Substrats befestigt sind, wobei der eine oder die mehreren Chips eine Erstreckung oberhalb der Oberfläche in einer ersten Distanz aufweisen;
eine oder mehrere Zwischenverbindungen, die an der Oberseite des Substrats ausgebildet sind, wobei die eine oder mehreren Zwischenverbindungen eine Erstreckung oberhalb der Oberfläche in einer zweiten Distanz aufweisen; und
eine Vergußmasse, die auf der Oberseite des Substrats angeordnet ist und eine Erstreckung oberhalb der Oberfläche in einer dritten Distanz aufweist, wobei die dritte Distanz größer als die erste Distanz und kleiner als die zweite Distanz ist, derart, daß ein oder mehrere Chips verkapselt sind und ein Abschnitt der einen oder mehreren Zwischenverbindungen freiliegt.

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsformen der Erfindung betreffen allgemein das Gebiet der Geräte mit integrierten Schaltungen und, spezieller, Verfahren und Vorrichtungen zum Stapeln von Chips zum Erzeugen eines Stapelchipelementes.
  • ALLGEMEINER STAND DER TECHNIK
  • Wenn Chips auf der Oberfläche der Silizium-Leiterplatte dichter gepackt werden können, lassen sich die Abmessungen und Kosten für das Modul reduzieren und die Systemleistung verbessern. Ein mögliches Verfahren zum Maximieren der Bausteindichten beinhaltet das Anordnen von Chips übereinander, um dreidimensionale Stapel zu bilden, die als Stapelchipelemente bezeichnet werden. Während der letzten Jahre hat es ein gewisses Interesse am Stapeln von Chips gegeben, wo dies möglich war. Solche Chipstapelungskonfigurationen umfassen das Stapeln einer Reihe von sich in der Größe verringernden Chips, um das Drahtbonden zu erleichtern, oder das Stapeln einer Reihe von Chips derselben Größe unter Verwendung von Entfernungshaltern oder den Einsatz eines Abschrägungsverfahrens oder die Verwendung von „T-Schnitt"-Chips für die oberen Chips. Da der Trend zum Stapeln von mehr Chips hin geht, von 2–4 gestapelten Chips heute in typischen Geräten zu 6–8 gestapelten Chips in der nahen Zukunft und mehr, treten Probleme auf.
  • Für eine Konfiguration mit sich verringernder Chipgröße zum Beispiel wird schließlich ein Punkt erreicht, an dem die Größe des oberen Chips uneffektiv wird. Für abgeschrägte oder T-Schnitt-Konfigurationen gibt es eine Schranke für die Größendifferenz zwischen dem unteren und oberen Chip in einem Stapel (d.h. starker Überhang ist schwieriger zu verarbeiten und führt zu weniger stabilen Stapelchipelementen.
  • Außerdem entsteht bei jeder dieser Konfigurationen das Problem erhöhter Ausbeuteverluste. Mit dem Wachsen der Zahl der gestapelten Chips erhöht sich der Ausbeuteverlust. Das Stapelchipelement wird nicht vollständig getestet, bis es vollständig ist. Die Temperatur- und anderen Toleranzprüfungen können an einzelnen Chips auf der Chipebene vor dem Stapeln abgeschlossen werden, aber eine solche Prüfung ist nicht aussagekräftig für die Gesamtfunktionalität des Stapelchipelements. Besonders in Fällen, in denen auf einem der gestapelten Chips ein Logikprozessor implementiert wird, ist die Prüfung auf Geschwindigkeit nicht zuverlässig, bevor alle elektrischen Verbindungen des ganzen Gerätes vollständig hergestellt sind.
  • Um die Probleme mit den Stapelungsbeschränkungen und dem Ausbeuteverlust anzugehen, wurde das Konzept der Teilbausteine von gestapelten Chips eingeführt. Bei einer solchen Konfiguration werden mehrere Teilbausteine, die jeweils ein Stapelchipelement umfassen, erzeugt und geprüft. Nach erfolgreicher Prüfung werden zwei und mehr Teilbausteine gestapelt und elektrisch verbunden, um ein Stapelchipelement zu bilden.
  • 1 illustriert ein Stapelchipelement, das gestapelte Teilbausteine gemäß dem Stand der Technik umfaßt. Das Stapelchipelement 100, das in 1 gezeigt wird, umfaßt drei Teilbausteine 105a, 105b und 105c, die Stapelchipbausteine sein können, wie zum Beispiel die Bausteine 105b und 105c. Baustein 105a umfaßt ein Substrat 110a mit leitfähigen Kugeln 120 (z.B. Ball-Grid-Array(BGA)), die an der Unterseite 111 von Substrat 110a gebildet sind. Die leitfähigen Kugeln 120 dienen dem elektrischen Anschluß von Substrat 110a an eine Grundplatine (nicht gezeigt). Ein Chip 130a ist auf der Oberseite 112 von Substrat 110a angeordnet.
  • Baustein 105b umfaßt ein Stapelchipelement, das Chip 130c auf Chip 130b gestapelt umfaßt. Baustein 105c umfaßt ein Stapelchipelement, das die Chips 130d–130f umfaßt, die aufeinander gestapelt sind, wie gezeigt. Alle Chips, 130a, 130b und 130c und 130d–130f sind elektrisch durch Drahtbonds mit den jeweiligen Substraten 110a–110c oder miteinander verbunden. Die Drahtbonds 140 für jeden Teilbaustein werden normalerweise vor dem Stapeln der Teilbausteine mit einer Gußmasse 145 zum Schutz abgedeckt. Die Teilbausteine sind elektrisch miteinander durch Zwischenverbindungen 150 verbunden, die Kupferverbindungen zwischen den Teilbausteinen sein können.
  • Das Stapelchipelement 100 geht einige der Nachteile der Stapelbeschränkungen und den Ausbeuteverlust an, hat aber auch selbst Nachteile. Zum Beispiel erfordern die Kupfereinsätze, die die Verbindungen zwischen Teilbausteinen bilden, zusätzlichen Raum. Das heißt, die Zwischenverbindungen 150 zwischen Teilbausteinen müssen von den Drahtbonds 140 etwas entfernt werden, so daß sie nicht von der Gußmasse 145 abgedeckt werden. Dadurch erhöht sich die Größe des Stapelchipelementes. Ebenso erfordert die Bildung der Kupfereinsätze zusätzliche Verarbeitungsschritte (z.B. Bohren), was die Kosten vergrößert und praktisch die Strukturierung jedes Bausteins auf eine Standardform und -größe beschränkt. 1A ist eine Draufsicht auf einen Teilbaustein für das Stapelchipelement 100, das oben mit Bezug auf 1 beschrieben wird. Wie in 1A gezeigt, weisen die Kupfereinsätze 150, die zum Verbinden von Teilbausteinen verwendet werden, einen Träger 155 auf. Der Träger befindet sich außerhalb der Fläche auf Substrat 110a, auf der Drahtbonds 140 platziert werden können. Für eine gegebene Größe müssen Chip 130a, Substrat 110a und daher der Teilbaustein 105a groß genug sein, um den Träger 155 aufzunehmen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung kann am besten durch Nachlesen in der folgenden Beschreibung und den begleitenden Zeichnungen verstanden werden, die zum Illustrieren der Ausführungsformen der Erfindung verwendet werden. In den Zeichnungen gilt:
  • 1 illustriert ein Stapelchipelement, das gestapelte Teilbausteine gemäß dem Stand der Technik umfaßt.
  • 1A ist eine Draufsicht auf einen Teilbaustein für ein Stapelchipelement gemäß dem Stand der Technik.
  • 2 illustriert die Drauf- und Seitenansicht eines Substrats für einen Teilbaustein gemäß einer Ausführungsform der Erfindung.
  • Die 3A–3D illustrieren einen Prozess zur Herstellung eines Teilbausteins gemäß einer Ausführungsform der Erfindung.
  • 4 illustriert einen Prozess zum Verkapseln der Chips eines Teilbausteins, während gleichzeitig ein oberer Abschnitt der Teilbaustein-Zwischenverbindungen gemäß einer Ausführungsform der Erfindung freigelassen wird; und
  • 5 illustriert ein Stapelchipelement, das gestapelte Teilbausteine gemäß einer Ausführungsform der Erfindung umfaßt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden Beschreibung werden zahlreiche spezielle Details dargelegt. Es versteht sich jedoch, daß Ausführungsformen der Erfindung ohne diese speziellen Details ausgeführt werden können. In anderen Fällen wurden bekannte Schaltkreise, Strukturen und Verfahren nicht im Detail dargestellt, um das Verständnis für diese Beschreibung nicht zu behindern.
  • Der Verweis auf „eine Ausführungsform" in der ganzen Patentschrift bedeutet, daß ein besonderes Merkmal, Struktur oder Charakteristikum, das in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der vorliegenden Erfindung enthalten ist. Daher ist das Auftreten des Ausdrucks „in einer Ausführungsform" an verschiedenen Stellen in der ganzen Patentschrift nicht notwendigerweise ein Verweis auf dieselbe Ausführungsform. Ferner können die besonderen Merkmale, Strukturen und Charakteristika in geeigneter Weise in einer oder mehreren Ausführungsformen kombiniert werden.
  • Außerdem liegen erfinderische Aspekte nicht in allen Merkmalen einer einzelnen offenbarten Ausführungsform vor. Daher werden die Ansprüche, die auf die ausführliche Beschreibung folgen, ausdrücklich in diese ausführliche Beschreibung einbezogen, wobei jeder Anspruch für sich als separate Ausführungsform dieser Erfindung steht.
  • 2 illustriert die Drauf- und Seitenansicht eines Substrats für einen Teilbaustein gemäß einer Ausführungsform der Erfindung. Substrat 210 besitzt Zwischenverbindungen 240 und Teilbaustein-Zwischenverbindungen 250, die zum Beispiel leitfähige Metallkugeln sein können, welche zum elektrischen Verbinden eines Teilbausteins mit einem anderen Teilbaustein über demselben in einer gestapelten Teilbausteinstruktur verwendet werden kann. Die Zwischenverbindungen 250 zwischen Teilbausteinen können dem BGA, das normalerweise an der Unterseite eines Chips für die Oberflächenmontage eingesetzt wird, ähnlich sein. Gemäß einer Ausführungsform der Erfindung werden die Zwischenverbindungen zwischen Teilbausteinen an der Oberseite (Chipseite) des Substrats gebildet. Die Zwischenverbindungen 250 zwischen Teilbausteinen sind diskret und daher kann das Drahtbonden in der Nähe und zwischen den Teilbaustein-Zwischenverbindungen 250 ausgeführt werden. In einer Ausführungsform können Drahtbonds vor der Bildung der Zwischenverbindungen 250 zwischen Teilbausteinen bis zu dem Punkt hergestellt werden, wo die Teilbaustein-Zwischenverbindungen angelegt werden. Die Teilbaustein-Zwischenverbindungen werden elektrisch an den Chip 230 durch die Zwischenverbindungen 240 angeschlossen. Die Unterseite des Substrats kann ein konventionelles BGA oder Metalllaschen zum elektrischen Anschluß an den Teilbaustein darunter haben.
  • Die 3A–3D illustrieren einen Prozess zur Herstellung eines Teilbausteins gemäß einer Ausführungsform der Erfindung. Wie in 3A gezeigt, ist Substrat 310 ein herkömmliches Substrat, das Merkmale zur Chipmontage und zum Drahtbonding oder zur Flip-Chip-Montage aufweist. Die Unterseite 311 von Substrat 310 besitzt leitfähige Metallkugeln 320, wie oben mit Bezug auf 1 beschrieben. Substrat 310 hat Teilbaustein-Zwischenverbindungen 350, die auf der Oberseite 312 gebildet sind. Die Teilbaustein-Zwischenverbindungen 350 sind an Metallanschlußlaschen (nicht gezeigt) in der Nähe des Randes von Substrat 310 gebildet. Die Teilbaustein-Zwischenverbindungen 350, die leitfähige Metallkugeln sein können, lassen sich aus Lötzinn herstellen, das eine Blei-Zinn-Legierung sein kann. In alternativen Ausführungsformen können die Teilbaustein-Zwischenverbindungen 350 aus Kupfer oder anderen geeigneten leitfähigen Metallen hergestellt sein. Für solche Ausführungsformen können die Teilbaustein-Zwischenverbindungen 350 unter Verwendung eines Verfahrens befestigt werden, das einem herkömmlichen BGA-Kugelbefestigungsverfahren ähnlich ist.
  • Für eine Ausführungsform der Erfindung werden nach der Herstellung der Teilbaustein-Zwischenverbindungen 350 auf der Oberseite 312 von Substrat 310 auf dem Substrat 310 Chips mit integrierten Schaltungen befestigt. Gemäß einer Ausführungsform der Erfindung können die Chips verschiedene Arten von Speichervorrichtungen oder Logikprozessoren implementieren. Die Chips, die ein Chip oder mehrere Chips in einer Stapelchipstruktur sein können, werden unter Verwendung herkömmlicher Chipbefestigungsverfahren und -materialien auf dem Substrat 310 und aneinander befestigt. Wie in 3B gezeigt, wird Chip 330a an der Oberseite 312 von Substrat 310 befestigt und Chip 330b wird oben draufgesetzt und an Chip 330a befestigt. Alle diese Chips können elektrisch mit dem Substrat und miteinander unter Verwendung herkömmlicher Verfahren (z.B. Drahtbonding oder Flip-Chip-Befestigung) verbunden werden. Die Teilbaustein-Zwischenverbindungen 350 erstrecken sich oberhalb der Oberseite 312 über eine größere Entfernung als der Chipstapel.
  • Wie in 3C gezeigt, wird dann der befestigte Chip oder der Chipstapel eingekapselt, um die Chips und die zugehörigen Leitungen (z.B. Leitungsbänder) zu schützen, falls vorhanden, während gleichzeitig ein oberer Abschnitt 351 der Teilbaustein-Zwischenverbindungen 350 freigelassen wird. Die Vergußmasse reicht oberhalb der Oberseite 312 bis über den Chipstapel, aber nicht so hoch wie die Teilbaustein-Zwischenverbindungen 350. Für eine Ausführungsform der Erfindung ist die Vergußmasse 345 ein wärmehärtbares Material, wie zum Beispiel ein Epoxid- oder Polymerharz, das verschiedene Mengen (z.B. von 0 bis 80 Gewichts-%) von Siliziumoxid oder anderen anorganischen Teilchen enthalten kann, mit denen der Wärmeausdehnungskoeffizient (CTE), die Dehngrenze oder Viskosität verändert werden kann. Für eine Ausführungsform der Erfindung kann ein solches wärmehärtbares Material bestimmte Flußmittel enthalten, um so für die Fließeigenschaften während eines nachfolgenden Aufschmelzprozesses zu sorgen. Für eine Ausführungsform der Erfindung wird die Verkapselung des Chipstapels, wie in 3C gezeigt, durch einen Siebdruckprozeß, der detaillierter unten beschrieben wird, bewirkt.
  • Wie in 3D gezeigt, kann die Vergußmasse 345 die gesamten Teilbaustein-Zwischenverbindungen 350 einschließen. Die Teilbaustein-Zwischenverbindungen 350 können verkapselt bleiben, wo der Teilbaustein der oberste Teilbaustein eines gestapelten Teilbausteinelementes ist. Wo die Teilbaustein-Zwischenverbindungen zum elektrischen Anschluß des Teilbausteins an einen anderen Teilbaustein über demselben in einer gestapelten Teilbausteinstruktur verwendet wird, kann ein oberer Abschnitt der Teilbaustein-Zwischenverbindungen 350 mit bekannten Verfahren freigelegt werden, wie zum Beispiel Schleifen oder Laserbohren.
  • Teilbausteine, die auf einen anderen Teilbaustein aufgesetzt werden, umfassen möglicherweise keine leitfähigen Metallkugeln, wie zum Beispiel ein BGA, sondern können Anschlußlaschen 321 umfassen, die den Teilbaustein-Zwischenverbindungen des Teilbausteins entsprechen, auf den sie aufgesetzt werden.
  • VERKAPSELUNG
  • Für eine Ausführungsform der Erfindung wird die Verkapselung der Chips eines Teil bausteins unter Verwendung eines Siebdruckprozesses ausgeführt. Die Höhenbedeckung der Vergußmasse wird durch Optimieren des Siebdruckprozesses und der Materialauswahl für eine verbesserte Verarbeitbarkeit, Verkapselungsleistung und thermomechanische Eigenschaften gesteuert. 4 illustriert einen Prozess zum Verkapseln der Chips eines Teilbausteins, während gleichzeitig ein oberer Abschnitt der Teilbaustein-Zwischenverbindungen gemäß einer Ausführungsform der Erfindung freigelassen wird. Prozess 400 beginnt, wie in 4 gezeigt, bei Schritt 405, bei dem eine Schablone bereitgestellt und auf das Substrat gelegt wird. Die Schablone, die eine dünne Nickelplatte sein kann, ist so gemustert, daß ein gewisser oberer Abschnitt jeder der Teilbaustein-Zwischenverbindungen abgedeckt wird.
  • Bei Schritt 410 wird eine siebdruckfähige Vergußmasse bereitgestellt. Typische Vergußmassen sind nicht siebdruckfähig, können aber dazu gemacht werden, indem ihre Viskosität verringert wird, zum Beispiel durch den Zusatz von Lösungsmitteln zum Vergußmaterial.
  • Bei Schritt 415 wird eine siebdruckfähige Vergußmasse aufgetragen, um die Chips zu verkapseln. Die Menge der Vergußmasse wird so gesteuert, daß die Chips (z.B. der Chipstapel) und zugehörige Leitungen vollständig eingeschlossen sind, während ein oberer Abschnitt jeder der Teilbaustein-Zwischenverbindungen frei gelassen wird. Der untere Abschnitt der Teilbaustein-Zwischenverbindungen wird ebenfalls verkapselt. In der Praxis kann ein Teil der Vergußmasse auf den oberen Abschnitten der Teilbaustein-Zwischenverbindungen bleiben, die Vergußmasse mit geringer Viskosität hilft aber dabei, die Menge an Vergußmasse zu reduzieren.
  • Bei Schritt 420 wird das Substrat einer erhöhten Temperatur ausgesetzt, um Lösungsmittel zu entfernen (d.h. einen Teil oder die gesamten Lösungsmittel, die bei Schritt 410 zugesetzt wurden, zu verdampfen). Für eine Ausführungsform der Erfindung wird das Substrat einer Temperatur von ca. 100 °C etwa 2 Stunden lang ausgesetzt. Temperatur und Zeit für solch einen Verdampfungsprozeß können je nach Menge der Lösungsmittel, die zu verdampfen sind, modifiziert werden. Die Lösungsmittel, die beim Siebdruckprozeß helfen, werden so weitgehend wie möglich vor dem Aufschmelzen entfernt, um Hohlräume zu reduzieren, die sich beim Härten/Aufschmelzen bilden können, wenn die Lösungsmittel nicht entfernt werden. Das Entfernen der Lösungsmittel erhöht die Viskosität der aufgetragenen Vergußmasse. Für eine Ausführungsform der Erfindung wird die Vergußmasse nach einer Temperaturbehandlung („baking") während eines nachfolgenden Aufschmelzprozesses, der unten vollstän dig beschrieben wird, gehärtet (vernetzt). Für eine Ausführungsform der Erfindung wird eine solche Härtung gleichzeitig mit dem Lötmittelaufschmelzen ausgeführt. Für eine Ausführungsform der Erfindung wird die Härtungskinetik der Vergußmasse speziell so abgestimmt, daß Störungen bei der Bildung der Verbindung reduziert werden.
  • AUFSCHMELZEN
  • Zwei oder mehr Teilbausteine werden miteinander verbunden, um ein gestapeltes Teilbausteinelement gemäß einer Ausführungsform der Erfindung zu bilden. Ein Teilbaustein wird auf einen anderen derart aufgesetzt, daß Anschlußlaschen oder leitfähige Metallkugeln auf der Unterseite des obersten Teilbausteins den freiliegenden Teilbaustein-Zwischenverbindungen des nächsten darunter liegenden Teilbausteins im Stapel entsprechen. Dann wird ein Aufschmelzprozess oder ein anderer herkömmlicher Oberflächenmontageprozeß ausgeführt, um eine Zwischenverbindung zwischen den Teilbausteinen zu erzeugen. Während des Aufschmelzens verringert sich die Viskosität der Vergußmasse auf Grund der erhöhten Temperatur. Es besteht eine Benetzungskraft zwischen den Anschlußlaschen des oberen Teilbausteins und den Teilbaustein-Zwischenverbindungen des unteren Teilbausteins, so daß alles restliche Vergußmaterial auf der Oberfläche der Teilbaustein-Zwischenverbindungen herausgedrückt wird, was eine ordnungsgemäße Bildung von Zwischenverbindungen zwischen den Teilbausteinen ermöglicht.
  • 5 illustriert ein Stapelchipelement, das gestapelte Teilbausteine gemäß einer Ausführungsform der Erfindung umfaßt. Stapelchipelement 500, in 5 gezeigt, umfaßt drei Teilbausteine 505a, 505b und 505c, die Chipstapel-Teilbausteine sein können, die gemäß einer Ausführungsform der Erfindung erzeugt wurden. Teilbaustein 505a umfaßt ein Substrat 510a mit leitfähigen Kugeln 520. Teilbaustein 505a hat die Chips 530a und 530b, die mit Vergußmasse 545a verkapselt sind. Die oberen Teile 551a der Teilbaustein-Zwischenverbindungen 550a liegen frei und bilden eine Zwischenverbindung mit den Anschlußlaschen 521b, die an der Unterseite von Teilbaustein 505b gebildet sind. Teilbaustein 505b hat die Chips 530c und 530d, die an Substrat 510b befestigt und mit Vergußmasse 545b verkapselt sind. Die oberen Teile 551b der Teilbaustein-Zwischenverbindungen 550b liegen frei und bilden eine Zwischenverbindung mit den Anschlußlaschen 521c, die an der Unterseite von Teilbaustein 505c gebildet sind. Teilbaustein 505c hat die Chips 530e und 530f die an Substrat 510c befestigt und mit Vergußmasse 545c verkapselt sind. Die gesamten Teilbau stein-Zwischenverbindungen 550c sind ebenfalls verkapselt. Das Stapelchipelement 500 dient als Beispiel wie auch jeder der gestapelten Teilbausteine des Stapelchipelementes 500. Das Stapelchipelement kann jede vernünftige Zahl von gestapelten Teilbausteinen haben, und jeder Teilbaustein kann einen Chip oder eine beliebige Zahl von gestapelten Chips haben.
  • ALLGEMEINES
  • Ausführungsformen der Erfindung stellen Verfahren und Vorrichtungen zur Herstellung eines Stapelchipelementes bereit, das eine gestapelte Teilbausteinstruktur besitzt. Verschiedene Ausführungsform der Erfindung sind einschließlich spezieller Merkmale oder Prozesse beschrieben worden. Für alternative Ausführungsformen der Erfindung können die Merkmale oder Prozesse modifiziert werden. Obwohl zum Beispiel die Teilbaustein-Zwischenverbindungen allgemein als leitfähige Metallkugeln beschrieben werden, können sie aus einem beliebigen geeigneten Material oder in einer geeigneten Form gemäß alternativer Ausführungsformen der Erfindung sein.
  • Eine Ausführungsform der Erfindung ist als Prozess beschrieben worden, der verschiedene Arbeitsschritte aufweist. Solche Arbeitsschritte dienen als Beispiel und können in ihrer grundlegendsten Form beschrieben werden; Arbeitsschritte können aber dem Prozess hinzugefügt werden oder aus diesem entfernt werden oder können modifiziert werden, ohne den grundlegenden Geltungsbereich der Erfindung gemäß verschiedenen Ausführungsformen zu verlassen. Zum Beispiel kann in Prozess 400, der oben mit Bezug auf 4 beschrieben wird, der Arbeitsschritt zum Abdecken der Teilbaustein-Zwischenverbindungen weggelassen werden. Für solch einen Prozess kann der obere Abschnitt der Teilbaustein-Zwischenverbindungen durch Ziehen eines Wischergummis über die Fläche der aufgetragenen Vergußmasse freigelegt werden, um die Teilbaustein-Zwischenverbindungen freizulegen. Für solch eine Ausführungsform fließt das begrenzte Vergußmaterial, das auf der Oberfläche der Teilbaustein-Zwischenverbindungen bleibt, aufgrund der erhöhten Viskosität der Vergußmasse und der Benetzung zwischen den Teilbaustein-Zwischenverbindungen und den entsprechenden Anschlußlaschen des verbindenden Teilbausteins von der Oberfläche während des Aufschmelzens ab. Daher stört restliche Vergußmasse nicht die ordnungsgemäße Bildung der Zwischenverbindungen.
  • Gemäß einer Ausführungsform der Erfindung kann zur besseren Bildung der Verbin dung und zur Ableitung thermischer Energie ein nichtfließfähiges Unterfüllungsmaterial vor dem Aufschmelzen aufgetragen werden. In einer alternativen Ausführungsform der Erfindung kann das Unterfüllungsmaterial nach dem Anschließen der Teilbausteine aufgetragen werden.
  • Obwohl die Erfindung an Hand von mehreren Ausführungsformen beschrieben wurde, werden Fachleute auf dem Gebiet erkennen, daß die Erfindung nicht auf die Ausführungsformen, die beschrieben wurden, beschränkt sind, sondern mit Modifizierungen und Änderungen ausgeführt werden können, ohne den Geist und den Geltungsbereich der angehängten Ansprüche zu verlassen. Die Beschreibung soll daher als erläuternd und nicht als begrenzend angesehen werden.
  • ZUSAMMENFASSUNG
  • Verfahren und Vorrichtungen zum Bereitstellen eines Stapelchipelementes, das gestapelte Teilbausteine umfaßt. Für eine Ausführungsform der Erfindung hat jeder Teilbaustein Zwischenverbindungen, die auf der Chipseite des Substrats zum Verbinden mit einem anderen Teilbaustein gebildet sind. Die Chips und zugehörigen Leitungen sind durch eine Vergußmasse geschützt, die einen oberen Abschnitt jeder Zwischenverbindung freiläßt. Für eine Ausführungsform der Erfindung ist die Vergußmasse eine siebdruckfähige Vergußmasse, und der obere Abschnitt der Zwischenverbindung wird durch die Verwendung einer gemusterten Schablone während des Aufbringens der Vergußmasse freigelassen.

Claims (29)

  1. Vorrichtung, umfassend: ein Substrat, das eine Oberseite und Unterseite hat; ein Satz von einem oder mehreren Chips, die an der Oberseite des Substrats befestigt sind, wobei der eine oder die mehreren Chips eine Erstreckung oberhalb der Oberfläche in einer ersten Distanz aufweisen; eine oder mehrere Zwischenverbindungen, die an der Oberseite des Substrats ausgebildet sind, wobei die eine oder mehreren Zwischenverbindungen eine Erstreckung oberhalb der Oberfläche in einer zweiten Distanz aufweisen; und eine Vergußmasse, die auf der Oberseite des Substrats angeordnet ist und eine Erstreckung oberhalb der Oberfläche in einer dritten Distanz aufweist, wobei die dritte Distanz größer als die erste Distanz und kleiner als die zweite Distanz ist, derart, daß ein oder mehrere Chips verkapselt sind und ein Abschnitt der einen oder mehreren Zwischenverbindungen freiliegt.
  2. Vorrichtung nach Anspruch 1, wobei der eine oder die mehreren Chips aneinander in einer Stapelchipkonfiguration befestigt sind und der oberste Abschnitt eines obersten Chips sich oberhalb der Oberseite in der ersten Distanz erstreckt.
  3. Vorrichtung nach Anspruch 1, wobei der eine oder die mehreren Chips zugehörige Leitungen haben, wobei die zugehörigen Leitungen sich oberhalb der Oberseite in einer vierten Distanz erstrecken, wobei die vierte Distanz kleiner als die erste Distanz ist, derart, daß die zugehörigen Leitungen verkapselt sind.
  4. Vorrichtung nach Anspruch 1, wobei die Vergußmasse ein wärmehärtbares Material ist.
  5. Vorrichtung nach Anspruch 1, ferner umfassend: ein zweites Substrat, das eine Oberseite und eine Unterseite hat, wobei das zweite Substrat einen zweiten Satz von einem oder mehreren Chips hat, die an der Oberseite des zweiten Substrats befestigt sind und wobei ein oder mehrere leitfähige Bereiche an der Unterseite des zweiten Substrats gebildet sind, wobei jeder leitfähige Bereich elektrisch an eine entsprechende Zwischenverbindung der einen oder der mehreren Zwischenverbindungen angeschlossen ist, die auf der Oberseite des Substrats gebildet sind.
  6. Vorrichtung nach Anspruch 4, wobei das wärmehärtbare Material ein Epoxid ist.
  7. Vorrichtung nach Anspruch 3, wobei die zugehörigen Leitungen von einem oder mehreren der Chips Drahtbonds umfassen.
  8. Vorrichtung nach Anspruch 1, wobei einer oder mehrere der Chips einen Logikprozessor haben, der darauf implementiert ist.
  9. System, umfassend: einen ersten Teilbaustein; und einen zweiten Teilbaustein, wobei der zweite Teilbaustein auf den ersten Teilbaustein aufgesetzt ist und elektrisch mit demselben verbunden ist, wobei der erste Teilbaustein und der zweite Teilbaustein jeweils ein Substrat umfassen, das ein oder mehrere Chips hat, die an der Oberseite des Substrats befestigt sind, und ein oder mehrere Zwischenverbindungen, die auf der Oberseite des Substrats gebildet sind, und eine Vergußmasse, die auf der Oberseite des Substrats derart angeordnet ist, daß der eine oder die mehreren Chips verkapselt sind und ein oberer Teil von jeder der einen oder mehreren Zwischenverbindungen freiliegt.
  10. System nach Anspruch 9, wobei das Substrat des zweiten Teilbausteins einen oder mehrere leitfähige Bereiche hat, die an einer Unterseite gebildet sind, wobei jeder leitfähige Bereich elektrisch mit einer entsprechenden Zwischenverbindung der einen oder mehreren Zwischenverbindungen verbunden ist, die auf der Oberseite des Substrats des ersten Teilbausteins gebildet sind.
  11. System nach Anspruch 10, ferner umfassend: ein oder mehrere zusätzliche Teilbausteine, die der Reihe nach auf den zweiten Teilbaustein aufgestapelt sind, wobei jeder zusätzliche Teilbaustein ein Substrat umfaßt, das einen oder mehrere Chips hat, die an der Oberseite des Substrats befestigt sind, und eine oder mehrere Zwischenverbindungen hat, die auf der Oberseite des Substrats gebildet sind, und eine Vergußmasse, die auf der Oberseite des Substrats derart angeordnet ist, daß der eine oder die mehreren Chips verkapselt sind und ein oberer Teil von jeder der einen oder mehreren Zwischenverbindungen freiliegt und ein oder mehrere leitfähige Flächen auf einer Unterseite gebildet sind, wobei jede leitfähige Fläche elektrisch an eine entsprechende Zwischenverbindung der einen oder mehreren Zwischenverbindungen angeschlossen ist, die auf der Oberseite des Substrats eines unmittelbar vorangehenden Teilbausteins gebildet sind.
  12. System nach Anspruch 9, wobei der eine oder die mehreren Chips aneinander in einer gestapelten Chipstruktur befestigt sind.
  13. System nach Anspruch 9, wobei der eine oder die mehreren Chips zugehörige Leitungen haben, wobei die zugehörigen Leitungen durch die Vergußmasse vollständig verkapselt sind.
  14. System nach Anspruch 13, wobei die zugehörigen Leitungen von einem oder mehreren der Chips Drahtbonds umfassen.
  15. System nach Anspruch 9, wobei die Vergußmasse ein wärmehärtbares Material ist.
  16. System nach Anspruch 15, wobei das wärmehärtbare Material ein Epoxid ist.
  17. System nach Anspruch 9, wobei einer oder mehrere der Chips eine Logikprozessorvorrichtung implementieren.
  18. Verfahren, umfassend: Bilden von einer oder mehreren Zwischenverbindungen auf der Oberseite eines Sub strats, wobei die eine oder mehreren Zwischenverbindungen sich oberhalb der Oberseite des Substrats in einer ersten Distanz erstrecken; Befestigen eines Satzes von einem oder mehreren Chips an der Oberseite des Substrats, wobei der eine oder die mehreren Chips sich oberhalb der Oberseite in einer zweiten Distanz erstrecken; Aufbringen einer Vergußmasse auf die Oberseite des Substrats derart, daß die Vergußmasse sich oberhalb der Oberseite in einer dritten Distanz erstreckt, wobei die dritte Distanz größer als die erste Distanz und kleiner als die zweite Distanz ist.
  19. Verfahren nach Anspruch 18, ferner umfassend: Aufbringen einer Schablone auf das Substrat vor dem Auftragen der Vergußmasse, wobei die Schablone ein Muster hat, das der einen oder den mehreren Zwischenverbindungen entspricht, die auf dem oberen Substrat gebildet sind, derart, daß die Schablone die Menge der Vergußmasse reduziert, die sich auf jeder der einen oder mehreren Zwischenverbindungen bildet, welche sich oberhalb der Oberseite des Substrats in einer Distanz erstrecken, die größer als die zweite Distanz ist.
  20. Verfahren nach Anspruch 19, wobei die Vergußmasse ein wärmehärtbares Material ist.
  21. Verfahren nach Anspruch 20, wobei das wärmehärtbare Material ein Epoxid ist.
  22. Verfahren nach Anspruch 21, ferner umfassend: Verringern der Viskosität des thermisch härtbaren Epoxids vor dem Auftragen des thermisch härtbaren Epoxids auf die Oberseite des Substrats.
  23. Verfahren nach Anspruch 22, wobei das Verringern der Viskosität des thermisch härtbaren Epoxids das Hinzufügen eines Lösungsmittels zum thermisch härtbaren Epoxid umfaßt.
  24. Verfahren nach Anspruch 18, ferner umfassend: Stapeln eines zweiten Substrats, das eine Oberseite und eine Unterseite hat, auf das Substrat, wobei das zweite Substrat einen zweiten Satz von einem oder mehreren Chips hat, die an der Oberseite des zweiten Substrats befestigt sind, und eine oder mehrere leitfähige Bereiche, die an der Unterseite des zweiten Substrats gebildet sind, wobei jeder leitfähige Bereich einer Zwischenverbindung der einen oder mehreren Zwischenverbindungen entspricht, die auf der Oberseite des Substrats gebildet sind.
  25. Verfahren nach Anspruch 24, ferner umfassend: Ausführen eines Aufschmelzprozesses derart, daß eine elektrische Verbindung zwischen jeder Zwischenverbindung, die auf der Oberseite des Substrats ausgebildet ist, und jedem entsprechenden leitfähigen Bereich, der auf der Unterseite des zweiten Substrats ausgebildet ist, gebildet wird.
  26. Verfahren nach Anspruch 18, ferner umfassend: Anwenden eines Wischgummis über der Vergußmasse, um die Menge der Vergußmasse zu reduzieren, die auf jedem der einen oder mehreren Zwischenverbindungen gebildet wurde, welche sich oberhalb der Oberseite des Substrats in einer Distanz erstreckt, die größer als die zweite Distanz ist.
  27. Verfahren nach Anspruch 18, wobei der eine oder die mehreren Chips zugehörige Leitungen haben, wobei die zugehörigen Leitungen durch die Vergußmasse vollständig verkapselt sind.
  28. Verfahren nach Anspruch 27, wobei die zugehörigen Leitungen von einem oder mehreren der Chips Drahtbonds umfassen.
  29. Verfahren nach Anspruch 18, wobei ein oder mehrere der Chips eine Logikprozessorvorrichtung implementieren.
DE112005001949.7T 2004-08-11 2005-07-29 Verfahren zum Bereitstellen von Stapelchipelementen Expired - Fee Related DE112005001949B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/917,142 2004-08-11
US10/917,142 US7187068B2 (en) 2004-08-11 2004-08-11 Methods and apparatuses for providing stacked-die devices
PCT/US2005/027103 WO2006020438A1 (en) 2004-08-11 2005-07-29 Methods and apparatuses for providing stacked-die devices

Publications (2)

Publication Number Publication Date
DE112005001949T5 true DE112005001949T5 (de) 2007-05-31
DE112005001949B4 DE112005001949B4 (de) 2014-11-27

Family

ID=35355605

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112005001949.7T Expired - Fee Related DE112005001949B4 (de) 2004-08-11 2005-07-29 Verfahren zum Bereitstellen von Stapelchipelementen
DE112005003862.9T Expired - Fee Related DE112005003862B4 (de) 2004-08-11 2005-07-29 Vorrichtung mit einer Schablone für einen Siebdruckprozess

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112005003862.9T Expired - Fee Related DE112005003862B4 (de) 2004-08-11 2005-07-29 Vorrichtung mit einer Schablone für einen Siebdruckprozess

Country Status (7)

Country Link
US (2) US7187068B2 (de)
JP (1) JP4610616B2 (de)
CN (1) CN101002319B (de)
DE (2) DE112005001949B4 (de)
HK (1) HK1109678A1 (de)
TW (1) TWI296151B (de)
WO (1) WO2006020438A1 (de)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987314B1 (en) * 2004-06-08 2006-01-17 Amkor Technology, Inc. Stackable semiconductor package with solder on pads on which second semiconductor package is stacked
US7875966B2 (en) * 2005-02-14 2011-01-25 Stats Chippac Ltd. Stacked integrated circuit and package system
US7265442B2 (en) * 2005-03-21 2007-09-04 Nokia Corporation Stacked package integrated circuit
US7628871B2 (en) * 2005-08-12 2009-12-08 Intel Corporation Bulk metallic glass solder material
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US20080054431A1 (en) * 2006-08-31 2008-03-06 Tingqing Wang Embedded package in package
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
JP2008235401A (ja) 2007-03-19 2008-10-02 Spansion Llc 半導体装置及びその製造方法
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
US7871861B2 (en) * 2008-06-25 2011-01-18 Stats Chippac Ltd. Stacked integrated circuit package system with intra-stack encapsulation
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
TWI523127B (zh) * 2008-10-27 2016-02-21 松下知識產權經營股份有限公司 電子裝置之製造方法
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
CN101894829B (zh) * 2009-05-19 2012-06-27 国碁电子(中山)有限公司 堆叠式封装结构
US8125066B1 (en) * 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US9735113B2 (en) 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US8039275B1 (en) * 2010-06-02 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with rounded interconnect and method of manufacture thereof
US8754516B2 (en) * 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8546193B2 (en) * 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8927391B2 (en) 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US8664040B2 (en) * 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
KR20130089473A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 반도체 패키지
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
KR101923535B1 (ko) 2012-06-28 2018-12-03 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
TWI601252B (zh) * 2015-05-22 2017-10-01 南茂科技股份有限公司 封裝結構的製作方法以及使用其所製得之封裝結構
TWI622139B (zh) * 2016-03-08 2018-04-21 恆勁科技股份有限公司 封裝基板
US9859253B1 (en) * 2016-06-29 2018-01-02 Intel Corporation Integrated circuit package stack

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
JP2000178414A (ja) * 1998-12-16 2000-06-27 Tokuyama Corp 半導体封止材用球状シリカ
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
TW449689B (en) * 1999-12-10 2001-08-11 Via Tech Inc Motherboard and computer system for flexible using SDRAM and DDRAM
JP2001223227A (ja) * 2000-02-08 2001-08-17 Nitto Denko Corp 半導体封止用樹脂組成物および半導体装置
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
TW461058B (en) 2000-10-19 2001-10-21 Siliconware Precision Industries Co Ltd Stacked multi-chip package structure with integrated passive components
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
DE10110203B4 (de) * 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
JP4483136B2 (ja) * 2001-06-20 2010-06-16 ソニー株式会社 半導体デバイスの実装方法及び半導体装置の製造方法
US6730536B1 (en) * 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
JP3781998B2 (ja) * 2001-10-30 2006-06-07 シャープ株式会社 積層型半導体装置の製造方法
JP3972182B2 (ja) * 2002-03-05 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9768136B2 (en) 2012-01-12 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9698028B2 (en) 2012-08-24 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US10062659B2 (en) 2012-12-28 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
DE102013104721B4 (de) 2012-12-28 2024-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US10262964B2 (en) 2013-03-11 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US11043463B2 (en) 2013-03-11 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10714442B2 (en) 2013-03-11 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9935070B2 (en) 2013-03-11 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9673160B2 (en) 2013-03-12 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof

Also Published As

Publication number Publication date
US20060033193A1 (en) 2006-02-16
US7867818B2 (en) 2011-01-11
CN101002319A (zh) 2007-07-18
WO2006020438A1 (en) 2006-02-23
JP2008510304A (ja) 2008-04-03
DE112005003862B4 (de) 2016-07-21
US7187068B2 (en) 2007-03-06
CN101002319B (zh) 2011-08-17
DE112005001949B4 (de) 2014-11-27
TWI296151B (en) 2008-04-21
US20060035409A1 (en) 2006-02-16
HK1109678A1 (en) 2008-06-13
TW200618253A (en) 2006-06-01
DE112005003862A5 (de) 2014-09-18
JP4610616B2 (ja) 2011-01-12

Similar Documents

Publication Publication Date Title
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102019115952B4 (de) Halbleiter-packages
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69232611T2 (de) Gestapelte Chip-Anordnung und Herstellungsverfahren für dieselbe
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE60314969T2 (de) Hochleistungskontaktlöcher für vertikale Packung integrierter Schaltungen
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE112013002672T5 (de) Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE102013113469A1 (de) Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren
DE112009002155T5 (de) Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip
DE102013104455A1 (de) PoP-Gerät
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE102012103784A1 (de) Chipgehäusemodul für einen Chip und Verfahren zum Bilden eines Chipgehäusemoduls
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R130 Divisional application to

Ref document number: 112005003862

Country of ref document: DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023310000

Ipc: H01L0021560000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023310000

Ipc: H01L0021560000

Effective date: 20140725

R130 Divisional application to

Ref document number: 112005003862

Country of ref document: DE

Effective date: 20140722

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee