JP4483136B2 - 半導体デバイスの実装方法及び半導体装置の製造方法 - Google Patents
半導体デバイスの実装方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4483136B2 JP4483136B2 JP2001185707A JP2001185707A JP4483136B2 JP 4483136 B2 JP4483136 B2 JP 4483136B2 JP 2001185707 A JP2001185707 A JP 2001185707A JP 2001185707 A JP2001185707 A JP 2001185707A JP 4483136 B2 JP4483136 B2 JP 4483136B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- intermediate substrate
- protruding electrode
- manufacturing
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば電子機器の製造分野に適用される、半導体デバイスの実装方法及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、デジタルビデオカメラ、デジタル携帯電話、ノートブック型パーソナルコンピュータ等の携帯用電子機器が広く普及してきており、これらの携帯用電子機器に対する小型化、薄型化及び軽量化等の要求が高まってきている。
【０００３】
図８は、従来例による半導体デバイスチップの積層実装の一例を示す概略断面図である。この例の場合、回路基板４２上に複数の半導体チップ４３が積層され、それぞれのチップの電極パッド４５をワイヤー４４によって回路基板４２の電極パッド４２ａに接続後、樹脂４６で封止されている。
【０００４】
また、図９は従来例による他の一例を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線断面図である。この例の場合、マウント部１０上に複数の半導体チップ３０が積層され、それぞれの電極パッド３１がワイヤー１２によってマウント部１０の電極パッド１４に対して３次元的に接続され、更に電極パッド１４とリード部１１との間をインナーリード部１３によって接続後、全体が樹脂封止（図示省略）される。
【０００５】
しかし、図示の如く、いずれも積層高さが高く形成されると共に、ワイヤー引き回しのスペースを要するため半導体デバイスの小型化、薄型化及び軽量化を妨げる原因となる。
【０００６】
電子機器の小型化をより一層進展させるためには、部品実装密度を如何に向上させるかが重要なポイントとなる。この半導体デバイスに関しても、従来のパッケージ実装（ＱＦＰ（Quad Flat Package）、ＴＳＯＰ（Thin Small Outline Package））の代替えとして、フリップチップ実装等、プリント配線基板にＬＳＩ（Large Scale Integration）チップを直接マウントする様な高密度実装技術の開発が今では盛んに行なわれ、その実用化も始まっている。
【０００７】
フリップチップ実装法の一つとして、半導体ＩＣ（Integrated Circuit）のＡｌ（アルミニウム）電極パッド上にはんだボールバンプを形成して、ＩＣベアチップを直接プリント配線基板上に実装する方法がある。
【０００８】
このはんだバンプを所定の電極上に形成する方法としては、電解めっきを用いた方法もあるが、この場合、下地の表面状態や電気抵抗のわずかなばらつきによって成膜されるはんだの厚みが影響を受け、ＩＣチップ内で均一に高さの揃ったはんだバンプの形成を行なうことが基本的に難しいという問題がある。
【０００９】
そこで、はんだパターンの高さやばらつきを抑制できる製法としては、真空蒸着による成膜とフォトレジスト膜のリフトオフとを用いた方法があり、本出願人は既に提案している。この方法によるはんだボールバンプの製造工程の一例を図７に示す。
【００１０】
即ち、図７（ａ）に示すように、フリップチップＩＣの接合部は、シリコン等の半導体基体１上にＡｌ−Ｃｕ（銅）合金等の電極パッド２をスパッタリングやエッチングを用いて形成し、更にシリコン窒化膜やポリイミド等によって表面保護膜３を全面に被覆した後、電極パッド２上に開口部を形成して、ＢＬＭ（Ball Limiting Metal）膜と称せられるＣｒ（クローム）、Ｃｕ、Ａｕ（金）等から成る金属多層膜（以下、ＢＬＭ膜と称する。）４をスパッタ成膜する。
【００１１】
そして、図７（ｂ）に示すように、このＢＬＭ膜４の上に、開口部５を有するレジスト膜６のパターンを形成し、次は図７（ｃ）に示すように、これらの上面の全面にはんだ蒸着膜７を成膜し、次は図７（ｄ）に示すように、レジストのリフトオフによって不要なはんだ膜を除去することで所望のパターン形成を行なった後、図７（ｅ）に示すように、熱処理を加えてはんだを溶融させることにより、ＢＬＭ膜４の上にはんだボールバンプ８が形成される。
【００１２】
こうした本発明者らが提案してきた製造技術を用い、バンプが形成されたデバイスチップをプリント配線基板にフリップチップ実装することによって、従来のモールド樹脂でパッケージングされたデバイスを実装した場合に比べて、マザー基板を小型化できるため、様々な電子機器の小型軽量化の実現に貢献してきた。
【００１３】
しかしながら、ＩＣカード、携帯電話、ＰＤＡ（Personal Digital Assistant）等を初めとする携帯電子機器については、デバイスの実装スペースはできる限り少なくしたいところであり、これまで主として目指してきた２次元的な小型省スペース化に加えて、高さ方向にも更なる薄型化ができるような半導体デバイスの高密度な３次元実装技術を確立して、より一層の高機能化を実現することが切望されている。
【００１４】
半導体デバイスの積層３次元実装法として、これまでに提案されている代表的なものは、例えば特開平６−２４４３６０号公報（図８参照）、及び特開昭６０−９４７５６号公報（図９参照）等に開示されているようなものであり、デバイスチップをフェイスアップで重ねて、電極の接続は従来のワイヤボンディング技術を利用するものが最近実用化され始めている。
【００１５】
しかしながら、こうした手法では、ワイヤの引き回しのために余分な実装スペースを必要としたり、長いワイヤ配線部でのインダクタンスが今後の高速高周波デバイスでは信号遅延を顕在化させる等の欠点を有していた。
【００１６】
従って、これを解決するための手段として、本発明者は、裏面が薄型化加工された突起電極付き半導体デバイスチップを、両面に外部接続端子を有するポリイミド樹脂等から成るフレキシブル中間基板にフリップチップ実装し、更にこのチップ実装済みの中間基板を、外部接続端子を介して複数枚積層実装する半導体デバイス部品の実装方法を特願平１０−３７１００６号公報により提案した。これにより、高機能を有する半導体デバイスの超薄型実装が可能となった。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記した如く、半導体デバイスの超薄型実装が可能な優れた特長を有するものの、フリップチップ実装した中間基板を、外部接続端子を介して複数枚積層実装する場合に、層間接続部での電気抵抗が高く不安定な傾向があり、更に改善を要することが分かった。
【００１８】
そこで本発明の目的は、接続部の良好な電気特性が得られる半導体デバイスの実装方法及びその実装構造、並びにその実装方法に用いる清浄化装置、半導体装置の製造方法及び半導体装置、並びにその製造方法に用いる清浄化装置を提供することにある。
【００１９】
【課題を解決するための手段】
即ち、本発明は、半導体チップに形成された第１突起電極と接合する第１外部端子と、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チップを接合する工程と、
前記第２外部端子の一方の面側に第２突起電極を形成する工程と、
少なくとも前記第２突起電極をレーザービーム照射にて清浄化処理する工程と、
しかる後に前記中間基板を前記第２突起電極を介して外部と接続する工程とを有する、半導体デバイスの実装方法（以下、本発明の実装方法と称する。）に係るものである。
【００２０】
本発明の実装方法によれば、中間基板の第１外部端子と半導体チップの第１突起電極との接合により、中間基板に半導体チップを接合し、中間基板の両面に露出している第２外部端子の一方の面側に第２突起電極を形成して、少なくともこの第２突起電極をレーザービーム照射にて清浄化処理後に、第２突起電極を介して中間基板を外部と接続するので、レーザービーム照射による清浄化処理によって、第２突起電極の表面に形成された自然酸化膜やフラックス等の残渣が除去され、第２突起電極の表面が清浄化されるため、この第２突起電極を介した外部との接続部の接続抵抗を低減させ、電気特性を高めることができる。
【００２１】
また、本発明は、半導体チップに形成された第１突起電極と接合する第１外部端子と、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チップを接合する工程と、
前記第２外部端子の一方の面側に第２突起電極を形成する工程と、
少なくとも前記第２突起電極をレーザービーム照射にて清浄化処理する工程と、
しかる後に前記中間基板を前記第２突起電極を介して外部と接続する工程とを経て作製された半導体デバイスの実装構造を内蔵する、半導体装置の製造方法（以下、本発明の製造方法と称する。）に係るものである。
【００２２】
本発明の製造方法によれば、上記した本発明の実装方法に基づいた製造方法であるので、本発明の実装方法と同様な効果が奏せられる半導体装置の製造方法を提供することができる。
【００２３】
また、本発明は、半導体チップに形成された第１突起電極と接合する第１外部端子と、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チップが接合され、前記第２外部端子の一方の面側に形成された少なくとも第２突起電極がレーザービーム照射にて清浄化処理されていて、前記中間基板が前記第２突起電極を介して外部と接続されている、半導体デバイスの実装構造（以下、本発明の実装構造と称する。）に係るものである。
【００２４】
本発明の実装構造によれば、上記した本発明の実装方法に基づいて実装されるので、本発明の実装方法と同様な効果が奏せられる半導体デバイスの実装構造を提供することができる。
【００２５】
また、本発明は、半導体チップに形成された第１突起電極と接合する第１外部端子と、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チップが接合され、前記第２外部端子の一方の面側に形成された少なくとも第２突起電極がレーザービーム照射にて清浄化処理されていて、前記中間基板が前記第２突起電極を介して外部と接続されて実装されている半導体デバイスを内蔵した、半導体装置（以下、本発明の半導体装置と称する。）に係るものである。
【００２６】
本発明の半導体装置によれば、上記した本発明の製造方法に基づいて製造されるので、本発明の製造方法と同様な効果が奏せられる半導体装置を提供することができる。
【００２７】
また、本発明は、上記した本発明の実装方法又は製造方法において、レーザービーム照射による清浄化処理に用いる清浄化装置であって、
前記レーザービームの照射位置の近傍に、少なくとも第２突起電極の表面から前記レーザービームの照射によって脱離した不要物を吸引する吸引手段が配設されている、清浄化装置（以下、本発明の清浄化装置と称する。）にも係るものである。
【００２８】
本発明の清浄化装置によれば、レーザービーム照射位置の近傍に不要物の吸引手段が設けられているので、レーザービーム照射により第２突起電極の表面に急激な熱膨張が生じ、第２突起電極表面から脱離するプロセス残渣等の不要物が吸引手段によって吸引されるため、第２突起電極の表面を効率良く清浄化することができる。
【００２９】
【発明の実施の形態】
上記した本発明の実装方法、製造方法、実装構造、半導体装置及び清浄化装置においては、前記第２突起電極を清浄化処理した後、前記中間基板を外部と接続する前に、前記中間基板をレーザービーム照射によって切断し、個片化することが望ましい。
【００３０】
また、レーザービーム照射による前記清浄化処理を、減圧雰囲気下又は非酸化性ガス雰囲気下で行うのが望ましい。
【００３１】
この場合、前記レーザービームを照射しながら、少なくとも前記第２突起電極表面から前記レーザービームの照射で脱離した不要物を吸引手段で吸引するのが望ましく、更に、少なくとも前記第２突起電極表面にガスを吹き付けて前記不要物の吸引を助長するのが望ましい。このガスは、Ｎ2等の非酸化性若しくは不活性なガスであるのが望ましい。
【００３２】
そして、前記中間基板の複数個を前記第２突起電極を介して積層するのが望ましく、更に、前記中間基板を、前記第２突起電極を介して回路基板上に積層することが望ましい。
【００３３】
また、前記第２突起電極を介して前記回路基板に前記中間基板を層間接続するに際し、少なくとも層間接合部（又は層間接続部）の周囲を樹脂封止することが望ましい。
【００３４】
この場合、少なくとも、複数個の前記中間基板の全ての層間接合部の周囲を樹脂封止してもよく、少なくとも層間接合部の周囲の樹脂封止と同時に、前記回路基板及びこれに実装された他の電子部品をも一括して樹脂封止してもよい。
【００３５】
なお、本発明において上記の「中間基板」とは、ポリイミド樹脂等からなる再配置配線用の基板であって、個片化する前の大面積の基板や個片化後のものも含むものである。
【００３６】
以下、本発明の実施の形態を図面参照下で具体的に説明する。
【００３７】
本発明は、電子機器の超小型化、超薄型軽量化、高機能化を実現するために、半導体デバイス部品の薄型３次元実装を、高い接続信頼性をもって作製するものであり、具体的には図１（ａ）に示すように、ＬＳＩ形成後のデバイスウエハに対して、まず機械研削、化学的機械研磨、エッチング等の処理によって、裏面から薄型化加工した後に、ダイシングして形成した薄型デバイスチップ２１（先にダイシングした後に薄型加工することも可能）に第１突起電極としてのはんだバンプ８を設け、これを図１（ｂ）に示すように、ポリイミド樹脂、エポキシ樹脂等を主原料とする軟性の薄型フレキシブル中間基板２２にフリップチップ実装する。
【００３８】
次に、図１（ｃ）に示すように、薄型チップ２１を実装した中間基板２２の外部接続端子２６に、後に層間接続部となる突起電極２４を設け、この段階の中間基板２１及び突起電極２４の表面に対し、図１（ｄ）に示すように、本発明の特徴をなすレーザービーム３５を用いたクリーニング処理を施した後に中間基板２２を個片化する。そして図１（ｅ）に示すように、個片化した中間基板２２を複数枚積層実装し、図１（ｆ）、図２（ｆ）又は図６（ｂ）に示すように、層間接続部の周囲又は回路基板２７も含めて樹脂封止する。これにより、半導体デバイスの薄型３次元実装を高い接続信頼性で実現することができる。
【００３９】
即ち、中間基板２２の外部接続端子２６にはんだボール等の突起電極２４を形成した後処理として、レーザービーム３５を突起電極２４の表面に照射しながら、ジェットガス（Ｎ2などの非酸化性若しくは不活性なガス）を吹き付けることにより、突起電極２４の表面に形成された自然酸化膜やフラックス残り等のプロセス残渣を除去して、清浄な突起電極２４の表面を露出させると共に、フレキシブル中間基板２２を構成しているポリイミド樹脂に対して、高エネルギーの紫外光のフォトン照射によって、表面層を化学的に活性な状態にさせる。
【００４０】
ここで、行われる中間基板２２の表面のクリーニングプロセスは、短パルスのレーザー光照射により、突起電極２４の表面層に極めて急激な熱膨張が起こり、プロセス残渣等の付着物の離脱を促進させると同時に、レーザーエネルギーによって金属表面が還元状態になって自然酸化物が除去される等によって、清浄で活性な突起電極２４の表面が得られる。
【００４１】
また、レーザ光は短波長光であるため、エネルギー制御やビーム径の調整が容易であり、所定箇所を局部的かつ選択的に、更にパルス制御して間欠的に照射することができるので、上記のような突起電極２４のクリーニング処理が効果的に行え、更に、後述する中間基板の個片化処理も効果的に行えると共に、高価な真空装置も必要でなく、製品の低コスト化にも寄与できる。
【００４２】
従って、層間接続部となる中間基板２２の突起電極２４の表面が清浄化されることにより、これを積層実装した際の層間接続部の接続抵抗を大きく低減させることができる。
【００４３】
また、中間基板２２の表面が活性化されることによって、積層実装後のモジュールの接続信頼性を更に向上させるために、図１（ｆ）等で示した如く樹脂封止を行う場合に、樹脂材料のギャップ充填性や、中間基板２２と封止樹脂２３との密着性をも向上させることができる。
【００４４】
その結果、高機能化を目指す半導体デバイスの電気特性が向上し、高密度３次元実装を高い接続信頼性で実現することが可能となる。
【００４５】
また、本発明は、上記したレーザービーム照射による突起電極２４の表面のクリーニング処理を行った後、引き続き、フリップチップ実装した突起電極２４付きのフレキシブル中間基板２２の個片化のための切断処理を、レーザービームを用いて行うのが特徴であり、これにより、薄型半導体チップの積層３次元実装モジュールを、より高い寸法精度で行うことができる。
【００４６】
即ち、上記の如く、薄型化加工した半導体デバイスチップ２１を実装した中間基板２２の外部接続端子２６に突起電極２４を形成して、これをレーザービーム照射によってクリーニング処理後、引き続きレーザービーム照射を用いてフレキシブル中間基板２２を個片化するための切断処理を行なう。
【００４７】
これにより、突起電極２４の表面の自然酸化膜やフラックス残り等のプロセス残渣がクリーニングされて、表面が清浄な突起電極２４を有する中間基板２２の個片化を高精度に、高い均一性で行うことができるため、これを複数枚積層実装する際の層間接続部の位置合わせが容易に行えるようになる。
【００４８】
特に、本発明者が既に提案しているような実用的なリフロー治具（特願２０００−１７１０５９号公報参照）を用いて、単層モジュールを積層３次元実装する場合に、本発明の効果は顕著であり、層間接続がより確実に行われるため、信頼性、歩留り、生産性を一層向上させることができる。
【００４９】
これらの結果、高機能化を目指す半導体デバイスの電気特性が大幅に向上し、高密度３次元実装を更に高い接続信頼性で実現することができる。
【００５０】
また、本発明は、上記したレーザービーム照射による突起電極２４の表面のクリーニング処理を、減圧雰囲気下ないし非酸化性ガス雰囲気下で行なう特徴を有しており、これによりクリーニング処理を一層効果的に行うことができる。
【００５１】
具体的には、レーザービーム照射を行うプロセス処理室内を減圧下に真空引きした後に、処理室にサンプルを搬送してレーザークリーニング処理を行い、処理中のプロセス雰囲気圧力を一定に制御する。もしくは、真空引き後、更に不活性ガス（ないし非酸化性ガス）を導入して、プロセス処理室内を一定圧力に制御しながら、レーザークリーニング処理を行う。
【００５２】
これにより、レーザービーム照射中ないしレーザー照射直後のプロセス雰囲気から酸素を排除することにより、エネルギーを受けて活性化かつ温度上昇している突起電極２４の表面で、クリーニング処理後の自然酸化の進行を極力防止することができるため、仕上がりの積層実装時の層間接合部がより安定に清浄化されることにより、接続抵抗を一層低減し、また接続強度を更に向上させることができる。
【００５３】
また、中間基板２２の表面が活性化されることによって、積層実装後のモジュールの接続信頼性を更に向上させる目的で樹脂封止を行なう場合に、樹脂材料のギャップ充填性や、中間基板と封止樹脂との密着性をも向上させることができるようになる。
【００５４】
これらの結果、高機能化を目指す半導体デバイスの電気特性が一層向上し、高密度３次元実装を更に高い接続信頼性で実現することが可能になる。
【００５５】
【実施例】
以下、本発明の実施例を説明する。
【００５６】
実施例１
本実施例は、半導体デバイス部品の実装工程に、上記した実施の形態を適用したものであり、薄型化加工したデバイスチップをポリイミドの薄型フレキシブル中間基板にフリップチップ実装し、更に外部接続端子にはんだボールを搭載後、レーザービーム照射装置を用いて、表面のクリーニング及び個片化のための切断処理を施し、これを単層モジュールとしてマザー基板に積層実装した例である。
【００５７】
図１はそのプロセスを示す図であるが、本実施例においてサンプルとして使用した半導体デバイスは、既述した図７のプロセスフローを経て形成されたもの（図７ｅ）と同じであり、それ以降のプロセスを示す。具体的には、図７に示したように、前工程でシリコンに作り込んだＬＳＩ基板１のＡｌ電極パッド２上のＢＬＭ（Ball Limiting Metal）膜４を下地として、表面保護膜としてのポリイミド膜３のパターン開口部５に高さ約１００μｍの高融点はんだのボールバンプ８が形成された状態のものである。
【００５８】
次に、この状態の半導体デバイスウェハに対して、機械研削、化学的機械研磨、エッチング等の手段で、厚さ約１００μｍまで裏面から薄型化加工した後に、図１（ａ）に示すように、ダイシングしてデバイスチップ２１に切り出し、これを図１（ｂ）に示すように、ポリイミド等を基材とした厚さ約８０μｍのフレキシブル中間基板２２にフリップチップ実装し、更に図１（ｃ）に示すように、この中間基板２２の外部接続端子２６に、約２５０μｍφのはんだボール２４を搭載（ボールバンプ２４を形成後にフリップチップ実装することもできる。）して、薄型半導体デバイスの積層用モジュールを作製した。
【００５９】
図１では中間基板２２を個片化した状態で示したが、実際は図１（ｄ）までの状態は図５に示すように、大面積の中間基板材料２２Ａ上にＸＹ方向のマトリックス状に、図１（ｃ）のような、デバイスチップ２１をフリップチップ実装した個片化前の中間基板の個片化単位５２が形成され、クリーニング処理後、切断ライン５３に沿って切断されて個片化される。なお、図５においては、個片化単位５２の状態を一部のみに図示し、他は図示省略した。また、以降の説明における中間基板２２は個片化単位の中間基板を指している。
【００６０】
そして、この状態の単層モジュールサンプル（中間基板２２）を、図３に示すように、ガスジェットノズル３３及び吸引ノズル３４を具備したエキシマレーザー照射装置にセットし、ステージ４０上のチャック４１を介して固定された台５０の上に図１（ｄ）の状態の中間基板２２を載置して、一例として下記の条件で、はんだボール２４の表面クリーニング処理を行った。
レーザー源 ：ＫｒＦエキシマレーザー（λ＝２４８ｎｍ）
エネルギー密度：４００ｍＪ／ｃｍ2
ショット数 ：３０ショット[３０Ｈｚ]
スキャン速度 ：５０ｍｍ／ｓ
ジェットガス ：Ｎ２２０ｌ／ｓ
【００６１】
なお、サンプルステージ４０の動きとレーザーパルスとを同期させて、一定のオーバーラップでレーザー光３５を照射し、サンプル面内で照射量が均一になるように制御した。
【００６２】
この結果、図１（ｄ）及び図３に示すように、はんだボール２４表面に形成されていた自然酸化膜やフラックス残り等のプロセス残渣が、パルスレーザー照射を受けて表面から脱離した不要物３６が浮遊し、そこにジェットガスノズル３３からガスが吹き付けられて脱離が助長されると共に、吸引ノズル３４で吸引されてサンプルから脱離除去された。
【００６３】
こうしたクリーニング効果によって、層間接続端子となる突起電極２４に清浄な表面を露出させると同時に、フレキシブル中間基板２２を構成しているポリイミド樹脂の最表面層は、高エネルギーのフォトン（約５ｅＶ）の作用を受けて化学的に活性な状態となった。
【００６４】
次に、図５に示すように、この状態の大面積のフレキシブル中間基板材料２２Ａに対して、一例として下記の条件で、レーザービーム照射による個片化のための切断処理を行い、図１（ｄ）に示す中間基板２２に個片化した。
レーザー源 ：ＵＶ−ＹＡＧレーザー（λ＝３５５ｎｍ）
パワー ：０．８５Ｗ
ビーム径 ：２５μｍφ
スキャン速度 ：１５ｍｍ／ｓ
スキャン周回数：５回
【００６５】
こうして個片化処理した単層モジュールを位置合わせの上で、図１（ｅ）に示すように、複数枚重ねてマザー基板２７に実装し、リフロー処理を行って層間接続を取り、最後に図１（ｆ）に示すように、一段目の中間基板２２とマザー基板２７との隙間をエポキシ系の樹脂等２３によって封止することにより、硬質のマザー基板２７と中間基板２２との熱膨張係数の差を吸収すると共に、実装高さを抑えた半導体デバイスの高密度積層３次元実装を実現することができた。
【００６６】
本実施例では、層間接続部となる中間基板２２の突起電極２４の表面が清浄化されることにより、これを積層実装した際の層間接続部の接続抵抗を大きく低減させることができた。また、中間基板２２の表面が活性化されることによって、積層実装後のモジュールの接続信頼性を更に向上させる目的で行った１段目の樹脂封止において、樹脂材料のギャップ充填性や、中間基板２２と封止樹脂２３との密着性をも向上させることができた。
【００６７】
その結果、高機能化を目指す半導体デバイスの電気特性が向上し、高密度３次元実装を高い接続信頼性で実現することが可能となった。また、本実施例によって作製された半導体デバイスは、デバイスチップ間の配線の引き回し長さが、従来技術のもの（平面実装ワイヤ接続の積層実装）に比べて大幅に短縮されたため、インダクタンスを抑えた高速信号処理を可能とする、高機能な半導体デバイス部品を作製できた。
【００６８】
従って、本実施例を適用したデバイスを用いて組み立てられる最終的な電子機器の製品セットに関しても、ＩＣカード、携帯電話、ＰＤＡ（Personal Digital Assistant）等を初めとする携帯電子機器の更なる小型軽薄化への実現に大いに貢献することができた。
【００６９】
実施例２
本実施例は、上記した実施例１と同様に、半導体デバイス部品の実装工程に上記した実施の形態を適用したものであり、薄型化加工したデバイスチップをポリイミドの薄型フレキシブル中間基板にフリップチップ実装し、更に外部接続端子にはんだボールを搭載後、減圧下に制御した非酸化性ガスのプロセス雰囲気中でレーザービーム照射装置を用いて、表面のクリーニング処理及び個片化処理を施し、これを単層モジュールとしてマザー基板に積層実装した例である。
【００７０】
図２はそのプロセスを示す図であるが、本実施例においてサンプルとして使用した半導体デバイスは、実施例１と同様に、前工程でシリコンに作り込んだＬＳＩ基板１のＡｌ電極パッド２上に、本実施例はＵＢＭ（Under Bump Metal）膜１５としてのＴｉＷ（チタン、タングステン合金）を下地として、Ａｕめっきバンプ１６を高さ約３０μｍ形成した状態のものである。
【００７１】
次に、この状態の半導体デバイスウェハに対して、実施例１と同様に、機械研削、化学的機械研磨、エッチング等の手段で、厚さ約１００μｍまで裏面から薄型化加工した後に、図２（ａ）に示すように、ダイシングしてデバイスチップに切り出し、これを図２（ｂ）に示すように、ポリイミド等を基材とした厚さ約８０μｍのフレキシブル中間基板２２にＡＣＦ（Anisotropic Conductive Film：異方性導電膜）１７を使ってフリップチップ実装し、更に図２（ｃ）に示すように、この中間基板２２の外部接続端子２６に、約２５０μｍφの共晶はんだボール２４を搭載して、薄型半導体デバイスの積層用モジュールを作製した。
【００７２】
なお、本実施例もこの状態（図２（ｃ））の中間基板２２は、実施例１と同様に、大面積の中間基板材料２２ＡにＸＹ方向に個片化単位５２で形成したものである。（図７参照）
【００７３】
この状態の単層モジュールサンプル（中間基板２２）を、図４に示すように、プロセス処理室３８内の雰囲気全体を減圧下に制御可能な、エキシマレーザ照射装置にセットし、一例として下記の条件で、はんだボール表面のクリーニング処理を行った。
プロセス雰囲気：Ｎ２
雰囲気圧力 ：１Ｔｏｒｒ
レーザー源 ：ＫｒＦエキシマレーザー（λ＝２４８ｎｍ）
エネルギー密度：４００ｍＪ／ｃｍ2
ショット数 ：３０ショット[３０Ｈｚ]
スキャン速度 ：５０ｍｍ／ｓ
ジェットガス ：Ｎ２２０ｌ／ｓ
【００７４】
このエキシマレーザー照射装置は、上部からＮ２（又はＡｒ）等の不活性ガスが導入され、下部から真空ポンプで吸引されることによって減圧状態になり、載置部５１上に載置した中間基板２２に対して、エキシマレーザー３５を照射しながら、ガスジェットノズル３３でガスを吹き付け、脱離した不要物３６を吸引
ノズル３４で吸引除去するものであり、中間基板材料２２Ａはロードロック室３７ａ内のホルダー４９から、その都度ゲートバルブ３９を開閉しながら、不図示の搬送機構によって逐次、載置部５１上へ搬送され、クリーニング処理後は他方のロードロック室３７ｂへ移される。
【００７５】
なお、本実施例でも、サンプルステージの動きとレーザーパルスとを同期させて、一定のオーバーラップでレーザー光を照射し、サンプル面内で照射量が均一になるように制御した。
【００７６】
この結果、図２（ｄ）及び図４に示すように、はんだボール２４の表面に形成されていた自然酸化膜やフラックス残り等のプロセス残渣が、パルスレーザー照射を受けて表面から脱離して不要物３６が浮遊し、そこにジェットガスが吹き付けられて脱離が助長され、吸引ノズル３４で吸引されてサンプルから脱離除去された。
【００７７】
こうしたクリーニング効果によって、層間接続端子となる突起電極２４に清浄な表面を露出させると同時に、フレキシブル中間基板２２を構成しているポリイミド樹脂の最表面層は、高エネルギーのフォトン（約５ｅＶ）の作用を受けて化学的に活性な状態となった。
【００７８】
また、本実施例では、Ｎ２雰囲気に置換された減圧下のプロセス処理室３８でクリーニング処理が行なわれているため、レーザービーム照射中ないしレーザー照射直後のプロセス雰囲気から酸素を排除することにより、レーザーのエネルギーを受けて活性化かつ温度上昇しているはんだボール表面で、クリーニング処理後の自然酸化の進行を極力防止することができるため、仕上がりの積層実装における層間接合部がより安定に清浄化されることによって、接続抵抗を一層低減し、また接続強度を更に向上させることができた。
【００７９】
この後、実施例１と同様にして個片化処理し、その単層モジュールを位置合わせの上で、図２（ｅ）に示すように、複数枚重ねてマザー基板２７に実装し、リフロー処理を行って層間接続を取り、最後に図２（ｆ）に示すように、積層した中間基板２２同士及び１段目の中間基板２２とマザー基板２７との隙間を一括して、エポキシ系のモールド樹脂等２３によって封止することにより、実装高さを抑えた半導体デバイスの高密度積層３次元実装を実現することができた。
【００８０】
本実施例では、層間接続部となる中間基板２２の突起電極２４の表面がより効果的に清浄化されることによって、これを積層実装した際の層間接続部の接続抵抗を実施例１以上に低減させることができた。また、中間基板２２の表面がより活性化されることによって、積層実装後のモジュールの接続信頼性を更に向上させる目的で行った樹脂封止において、樹脂材料のギャップ充填性や、中間基板２２と封止樹脂２３との密着性をも一層向上させることができた。
【００８１】
なお、本実施例では、軟らかいフレキシブル中間基板２２と硬いマザー基板２７とに挟まれた、１段目の層間接続材料に加えて、フレキシブル中間基板２２の間の全ての層間接続部がモールド樹脂２３で補強されたため、信頼性を保証するための温度サイクル試験でも、共晶はんだボールに加わる熱ストレスを、封止樹脂２３全体で更に緩和することができ、接続信頼性がより一層大きく向上した。
【００８２】
そして、積層３次元実装された半導体デバイスの機械的強度も更に大きく向上するため、外力に対する耐性を充分に維持しながら、電子機器の超小型化、超薄型化が行なえるようになった。その結果、高機能化を目指す半導体デバイスの電気特性が向上し、高密度３次元実装を更に高い接続信頼性で実現することが可能になった。
【００８３】
また、本実施例によって作製された半導体デバイスも、デバイスチップ間の配線の引き回し長さが、従来技術のもの（平面実装ワイヤ接続の積層実装）に比べて大幅に短縮されたため、実施例１と同様に、インダクタンスを抑えた高速信号処理を可能とする、高機能な半導体デバイス部品を作製できた。
【００８４】
また更に、封止部材を中間基板２２の外部接続端子２６の周辺部位に設けると同時に、図６（ｂ）に示すように、マザー基板２７及びそれに実装された種々の電子部品５０をも一括して封止することができるので、半導体装置の筐体をこの封止部材を使って一体成形すれば、製造効率及び機械的強度の向上を図ると共に、製品のより一層の小型化を図ることも可能となる。
【００８５】
図６は上記の如く、マザー基板２７を含めて一括封止した半導体装置３００（着脱式メモリーモジュール）を示し、図６（ａ）は一部を破断して図示した平面図、図６（ｂ）は（ａ）のｂ−ｂ線拡大断面図である。
【００８６】
図示の如く、半導体装置３００には各種の電子部品が形成されており、図６（ｂ）のようにパッケージされた筐体２３の中には、回路基板２７上に積層実装された半導体デバイス１００が、その他の電子部品５０と共に樹脂封止されている。
【００８７】
したがって、本発明を適用したデバイスを用いて組み立てられる最終的な電子機器の製品セットに関しても、ＩＣカード、携帯電話、ＰＤＡ(Personal Digital Assistant)等を初めとする携帯電子機器の更なる小型軽薄化への実現に大いに貢献することができる。
【００８８】
上記した各実施例によれば、薄型化加工された半導体チップ２１を中間基板２２にフリップチップ実装し、外部接続端子２６上に形成した第２突起電極２４に対してレーザービーム照射を用いてクリーニング処理後に、これを積層実装し樹脂封止する際に、層間接続部の電気特性と共に封止樹脂の密着性を高めることができるため、半導体デバイス部品の超薄型積層３次元実装を、高い接続信頼性で実現でき、電子機器の商品セットの更なる高機能化と超小型軽薄化が可能になり、したがって、高性能、高信頼性、小型、軽量が要求される今後の半導体デバイス装置の製造に貢献することができる。
【００８９】
上記した各実施例は、本発明の技術的思想に基づいて種々変形することができる。
【００９０】
例えば、実施例に用いたサンプルの構造や使用材料、プロセス処理装置、プロセス処理条件等は本発明の主旨を逸脱しない範囲で適宜選択可能である。
【００９１】
即ち、実施例では、ベアチップの中間基板への実装手段として、はんだボールやＡｕめっきバンプとＡＣＦを接合材料に用いてフリップチップ実装したが、Ａｕスタッドバンプ、はんだめっきバンプ、導電性ペースト等の接合手段を用いることも可能である。
【００９２】
また、実施例では半導体デバイスチップの積層実装に適用した例を示したが、回路基板上に平面的に並べて実装する場合にも、ボールバンプをプラズマ処理することにより接続部の電気特性及び密着性を高めることができる。
【００９３】
【発明の作用効果】
上述した如く、本発明の半導体デバイスの実装方法及びその実装構造、並びに半導体装置及びその製造方法は、中間基板の第１外部端子と半導体チップの第１突起電極との接合により、中間基板に半導体チップを接合し、中間基板の両面に露出している第２外部端子の一方の面側に第２突起電極を形成して、少なくともこの第２突起電極をレーザービーム照射にて清浄化処理後に、第２突起電極を介して中間基板を外部と接続するので、レーザービーム照射による清浄化処理によって、第２突起電極の表面に形成された自然酸化膜やフラックス等の残渣が除去され、第２突起電極の表面が清浄化されるため、この第２突起電極を介した外部との接続部の接続抵抗を低減させ、電気特性を高めることができる。
【００９４】
また、上記実装方法及び製造方法に用いる清浄化装置は、レーザービーム照射位置の近傍に不要物の吸引手段が設けられているので、レーザービーム照射により第２突起電極の表面に急激な熱膨張が生じ、第２突起電極表面から脱離するプロセス残渣等の不要物が吸引手段によって吸引されるため、第２突起電極の表面を効率良く清浄化することができる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体デバイスの製造プロセスを示す図である。
【図２】同、実施例２による半導体デバイスの製造プロセスを示す図である。
【図３】同、実施例に用いたエキシマレーザ照射装置の概略構成図である。
【図４】同、実施例に用いた他のエキシマレーザ照射装置の概略構成図である。
【図５】同、実施例の中間基板が個片化されるまでの作製過程を示す概略図である。
【図６】同、実施例による半導体装置の一例を示し、（ａ）はその平面図、（ｂ）は（ａ）のｂ−ｂ線断面図である。
【図７】はんだボールバンプの製造プロセスの一例を示す図である。
【図８】従来例による積層実装した半導体デバイスチップの一例を示す概略断面図である。
【図９】同、半導体デバイスチップの他の一例を示し、（ａ）は概略平面図、（ｂ）は（ａ）のｂ−ｂ線断面図である。
【符号の説明】
１…基体、２…電極パッド、３…表面保護膜、４…ＢＬＭ膜（金属多層膜）、
５…開口部、６…レジスト膜、７…はんだ蒸着膜、
８…第１突起電極（ボールバンプ）、１５…ＵＢＭ膜、
１６…Ａｕめっきバンプ、１７…異方性導電膜、２１…半導体チップ、
２２…中間基板、２２Ａ…中間基板材料、２３…封止樹脂、
２４…第２突起電極、２５…第１外部接続端子、２６…第２外部接続端子、
２７…回路基板（マザー基板）、３３…ガスジェットノズル、
３４…吸引ノズル、３５…レーザービーム、３６…脱離物質、
３７…ロードロック室、３８…プロセス処理室、
３９…ゲートバルブ、４０…サンプルステージ、４１…真空チャック、
４９…サンプルホルダー、５０…台、５１…載置部、
５２…中間基板の個片化単位、５３…切断ライン
【発明の属する技術分野】
本発明は、例えば電子機器の製造分野に適用される、半導体デバイスの実装方法及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、デジタルビデオカメラ、デジタル携帯電話、ノートブック型パーソナルコンピュータ等の携帯用電子機器が広く普及してきており、これらの携帯用電子機器に対する小型化、薄型化及び軽量化等の要求が高まってきている。
【０００３】
図８は、従来例による半導体デバイスチップの積層実装の一例を示す概略断面図である。この例の場合、回路基板４２上に複数の半導体チップ４３が積層され、それぞれのチップの電極パッド４５をワイヤー４４によって回路基板４２の電極パッド４２ａに接続後、樹脂４６で封止されている。
【０００４】
また、図９は従来例による他の一例を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線断面図である。この例の場合、マウント部１０上に複数の半導体チップ３０が積層され、それぞれの電極パッド３１がワイヤー１２によってマウント部１０の電極パッド１４に対して３次元的に接続され、更に電極パッド１４とリード部１１との間をインナーリード部１３によって接続後、全体が樹脂封止（図示省略）される。
【０００５】
しかし、図示の如く、いずれも積層高さが高く形成されると共に、ワイヤー引き回しのスペースを要するため半導体デバイスの小型化、薄型化及び軽量化を妨げる原因となる。
【０００６】
電子機器の小型化をより一層進展させるためには、部品実装密度を如何に向上させるかが重要なポイントとなる。この半導体デバイスに関しても、従来のパッケージ実装（ＱＦＰ（Quad Flat Package）、ＴＳＯＰ（Thin Small Outline Package））の代替えとして、フリップチップ実装等、プリント配線基板にＬＳＩ（Large Scale Integration）チップを直接マウントする様な高密度実装技術の開発が今では盛んに行なわれ、その実用化も始まっている。
【０００７】
フリップチップ実装法の一つとして、半導体ＩＣ（Integrated Circuit）のＡｌ（アルミニウム）電極パッド上にはんだボールバンプを形成して、ＩＣベアチップを直接プリント配線基板上に実装する方法がある。
【０００８】
このはんだバンプを所定の電極上に形成する方法としては、電解めっきを用いた方法もあるが、この場合、下地の表面状態や電気抵抗のわずかなばらつきによって成膜されるはんだの厚みが影響を受け、ＩＣチップ内で均一に高さの揃ったはんだバンプの形成を行なうことが基本的に難しいという問題がある。
【０００９】
そこで、はんだパターンの高さやばらつきを抑制できる製法としては、真空蒸着による成膜とフォトレジスト膜のリフトオフとを用いた方法があり、本出願人は既に提案している。この方法によるはんだボールバンプの製造工程の一例を図７に示す。
【００１０】
即ち、図７（ａ）に示すように、フリップチップＩＣの接合部は、シリコン等の半導体基体１上にＡｌ−Ｃｕ（銅）合金等の電極パッド２をスパッタリングやエッチングを用いて形成し、更にシリコン窒化膜やポリイミド等によって表面保護膜３を全面に被覆した後、電極パッド２上に開口部を形成して、ＢＬＭ（Ball Limiting Metal）膜と称せられるＣｒ（クローム）、Ｃｕ、Ａｕ（金）等から成る金属多層膜（以下、ＢＬＭ膜と称する。）４をスパッタ成膜する。
【００１１】
そして、図７（ｂ）に示すように、このＢＬＭ膜４の上に、開口部５を有するレジスト膜６のパターンを形成し、次は図７（ｃ）に示すように、これらの上面の全面にはんだ蒸着膜７を成膜し、次は図７（ｄ）に示すように、レジストのリフトオフによって不要なはんだ膜を除去することで所望のパターン形成を行なった後、図７（ｅ）に示すように、熱処理を加えてはんだを溶融させることにより、ＢＬＭ膜４の上にはんだボールバンプ８が形成される。
【００１２】
こうした本発明者らが提案してきた製造技術を用い、バンプが形成されたデバイスチップをプリント配線基板にフリップチップ実装することによって、従来のモールド樹脂でパッケージングされたデバイスを実装した場合に比べて、マザー基板を小型化できるため、様々な電子機器の小型軽量化の実現に貢献してきた。
【００１３】
しかしながら、ＩＣカード、携帯電話、ＰＤＡ（Personal Digital Assistant）等を初めとする携帯電子機器については、デバイスの実装スペースはできる限り少なくしたいところであり、これまで主として目指してきた２次元的な小型省スペース化に加えて、高さ方向にも更なる薄型化ができるような半導体デバイスの高密度な３次元実装技術を確立して、より一層の高機能化を実現することが切望されている。
【００１４】
半導体デバイスの積層３次元実装法として、これまでに提案されている代表的なものは、例えば特開平６−２４４３６０号公報（図８参照）、及び特開昭６０−９４７５６号公報（図９参照）等に開示されているようなものであり、デバイスチップをフェイスアップで重ねて、電極の接続は従来のワイヤボンディング技術を利用するものが最近実用化され始めている。
【００１５】
しかしながら、こうした手法では、ワイヤの引き回しのために余分な実装スペースを必要としたり、長いワイヤ配線部でのインダクタンスが今後の高速高周波デバイスでは信号遅延を顕在化させる等の欠点を有していた。
【００１６】
従って、これを解決するための手段として、本発明者は、裏面が薄型化加工された突起電極付き半導体デバイスチップを、両面に外部接続端子を有するポリイミド樹脂等から成るフレキシブル中間基板にフリップチップ実装し、更にこのチップ実装済みの中間基板を、外部接続端子を介して複数枚積層実装する半導体デバイス部品の実装方法を特願平１０−３７１００６号公報により提案した。これにより、高機能を有する半導体デバイスの超薄型実装が可能となった。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記した如く、半導体デバイスの超薄型実装が可能な優れた特長を有するものの、フリップチップ実装した中間基板を、外部接続端子を介して複数枚積層実装する場合に、層間接続部での電気抵抗が高く不安定な傾向があり、更に改善を要することが分かった。
【００１８】
そこで本発明の目的は、接続部の良好な電気特性が得られる半導体デバイスの実装方法及びその実装構造、並びにその実装方法に用いる清浄化装置、半導体装置の製造方法及び半導体装置、並びにその製造方法に用いる清浄化装置を提供することにある。
【００１９】
【課題を解決するための手段】
即ち、本発明は、半導体チップに形成された第１突起電極と接合する第１外部端子と、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チップを接合する工程と、
前記第２外部端子の一方の面側に第２突起電極を形成する工程と、
少なくとも前記第２突起電極をレーザービーム照射にて清浄化処理する工程と、
しかる後に前記中間基板を前記第２突起電極を介して外部と接続する工程とを有する、半導体デバイスの実装方法（以下、本発明の実装方法と称する。）に係るものである。
【００２０】
本発明の実装方法によれば、中間基板の第１外部端子と半導体チップの第１突起電極との接合により、中間基板に半導体チップを接合し、中間基板の両面に露出している第２外部端子の一方の面側に第２突起電極を形成して、少なくともこの第２突起電極をレーザービーム照射にて清浄化処理後に、第２突起電極を介して中間基板を外部と接続するので、レーザービーム照射による清浄化処理によって、第２突起電極の表面に形成された自然酸化膜やフラックス等の残渣が除去され、第２突起電極の表面が清浄化されるため、この第２突起電極を介した外部との接続部の接続抵抗を低減させ、電気特性を高めることができる。
【００２１】
また、本発明は、半導体チップに形成された第１突起電極と接合する第１外部端子と、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チップを接合する工程と、
前記第２外部端子の一方の面側に第２突起電極を形成する工程と、
少なくとも前記第２突起電極をレーザービーム照射にて清浄化処理する工程と、
しかる後に前記中間基板を前記第２突起電極を介して外部と接続する工程とを経て作製された半導体デバイスの実装構造を内蔵する、半導体装置の製造方法（以下、本発明の製造方法と称する。）に係るものである。
【００２２】
本発明の製造方法によれば、上記した本発明の実装方法に基づいた製造方法であるので、本発明の実装方法と同様な効果が奏せられる半導体装置の製造方法を提供することができる。
【００２３】
また、本発明は、半導体チップに形成された第１突起電極と接合する第１外部端子と、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チップが接合され、前記第２外部端子の一方の面側に形成された少なくとも第２突起電極がレーザービーム照射にて清浄化処理されていて、前記中間基板が前記第２突起電極を介して外部と接続されている、半導体デバイスの実装構造（以下、本発明の実装構造と称する。）に係るものである。
【００２４】
本発明の実装構造によれば、上記した本発明の実装方法に基づいて実装されるので、本発明の実装方法と同様な効果が奏せられる半導体デバイスの実装構造を提供することができる。
【００２５】
また、本発明は、半導体チップに形成された第１突起電極と接合する第１外部端子と、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チップが接合され、前記第２外部端子の一方の面側に形成された少なくとも第２突起電極がレーザービーム照射にて清浄化処理されていて、前記中間基板が前記第２突起電極を介して外部と接続されて実装されている半導体デバイスを内蔵した、半導体装置（以下、本発明の半導体装置と称する。）に係るものである。
【００２６】
本発明の半導体装置によれば、上記した本発明の製造方法に基づいて製造されるので、本発明の製造方法と同様な効果が奏せられる半導体装置を提供することができる。
【００２７】
また、本発明は、上記した本発明の実装方法又は製造方法において、レーザービーム照射による清浄化処理に用いる清浄化装置であって、
前記レーザービームの照射位置の近傍に、少なくとも第２突起電極の表面から前記レーザービームの照射によって脱離した不要物を吸引する吸引手段が配設されている、清浄化装置（以下、本発明の清浄化装置と称する。）にも係るものである。
【００２８】
本発明の清浄化装置によれば、レーザービーム照射位置の近傍に不要物の吸引手段が設けられているので、レーザービーム照射により第２突起電極の表面に急激な熱膨張が生じ、第２突起電極表面から脱離するプロセス残渣等の不要物が吸引手段によって吸引されるため、第２突起電極の表面を効率良く清浄化することができる。
【００２９】
【発明の実施の形態】
上記した本発明の実装方法、製造方法、実装構造、半導体装置及び清浄化装置においては、前記第２突起電極を清浄化処理した後、前記中間基板を外部と接続する前に、前記中間基板をレーザービーム照射によって切断し、個片化することが望ましい。
【００３０】
また、レーザービーム照射による前記清浄化処理を、減圧雰囲気下又は非酸化性ガス雰囲気下で行うのが望ましい。
【００３１】
この場合、前記レーザービームを照射しながら、少なくとも前記第２突起電極表面から前記レーザービームの照射で脱離した不要物を吸引手段で吸引するのが望ましく、更に、少なくとも前記第２突起電極表面にガスを吹き付けて前記不要物の吸引を助長するのが望ましい。このガスは、Ｎ2等の非酸化性若しくは不活性なガスであるのが望ましい。
【００３２】
そして、前記中間基板の複数個を前記第２突起電極を介して積層するのが望ましく、更に、前記中間基板を、前記第２突起電極を介して回路基板上に積層することが望ましい。
【００３３】
また、前記第２突起電極を介して前記回路基板に前記中間基板を層間接続するに際し、少なくとも層間接合部（又は層間接続部）の周囲を樹脂封止することが望ましい。
【００３４】
この場合、少なくとも、複数個の前記中間基板の全ての層間接合部の周囲を樹脂封止してもよく、少なくとも層間接合部の周囲の樹脂封止と同時に、前記回路基板及びこれに実装された他の電子部品をも一括して樹脂封止してもよい。
【００３５】
なお、本発明において上記の「中間基板」とは、ポリイミド樹脂等からなる再配置配線用の基板であって、個片化する前の大面積の基板や個片化後のものも含むものである。
【００３６】
以下、本発明の実施の形態を図面参照下で具体的に説明する。
【００３７】
本発明は、電子機器の超小型化、超薄型軽量化、高機能化を実現するために、半導体デバイス部品の薄型３次元実装を、高い接続信頼性をもって作製するものであり、具体的には図１（ａ）に示すように、ＬＳＩ形成後のデバイスウエハに対して、まず機械研削、化学的機械研磨、エッチング等の処理によって、裏面から薄型化加工した後に、ダイシングして形成した薄型デバイスチップ２１（先にダイシングした後に薄型加工することも可能）に第１突起電極としてのはんだバンプ８を設け、これを図１（ｂ）に示すように、ポリイミド樹脂、エポキシ樹脂等を主原料とする軟性の薄型フレキシブル中間基板２２にフリップチップ実装する。
【００３８】
次に、図１（ｃ）に示すように、薄型チップ２１を実装した中間基板２２の外部接続端子２６に、後に層間接続部となる突起電極２４を設け、この段階の中間基板２１及び突起電極２４の表面に対し、図１（ｄ）に示すように、本発明の特徴をなすレーザービーム３５を用いたクリーニング処理を施した後に中間基板２２を個片化する。そして図１（ｅ）に示すように、個片化した中間基板２２を複数枚積層実装し、図１（ｆ）、図２（ｆ）又は図６（ｂ）に示すように、層間接続部の周囲又は回路基板２７も含めて樹脂封止する。これにより、半導体デバイスの薄型３次元実装を高い接続信頼性で実現することができる。
【００３９】
即ち、中間基板２２の外部接続端子２６にはんだボール等の突起電極２４を形成した後処理として、レーザービーム３５を突起電極２４の表面に照射しながら、ジェットガス（Ｎ2などの非酸化性若しくは不活性なガス）を吹き付けることにより、突起電極２４の表面に形成された自然酸化膜やフラックス残り等のプロセス残渣を除去して、清浄な突起電極２４の表面を露出させると共に、フレキシブル中間基板２２を構成しているポリイミド樹脂に対して、高エネルギーの紫外光のフォトン照射によって、表面層を化学的に活性な状態にさせる。
【００４０】
ここで、行われる中間基板２２の表面のクリーニングプロセスは、短パルスのレーザー光照射により、突起電極２４の表面層に極めて急激な熱膨張が起こり、プロセス残渣等の付着物の離脱を促進させると同時に、レーザーエネルギーによって金属表面が還元状態になって自然酸化物が除去される等によって、清浄で活性な突起電極２４の表面が得られる。
【００４１】
また、レーザ光は短波長光であるため、エネルギー制御やビーム径の調整が容易であり、所定箇所を局部的かつ選択的に、更にパルス制御して間欠的に照射することができるので、上記のような突起電極２４のクリーニング処理が効果的に行え、更に、後述する中間基板の個片化処理も効果的に行えると共に、高価な真空装置も必要でなく、製品の低コスト化にも寄与できる。
【００４２】
従って、層間接続部となる中間基板２２の突起電極２４の表面が清浄化されることにより、これを積層実装した際の層間接続部の接続抵抗を大きく低減させることができる。
【００４３】
また、中間基板２２の表面が活性化されることによって、積層実装後のモジュールの接続信頼性を更に向上させるために、図１（ｆ）等で示した如く樹脂封止を行う場合に、樹脂材料のギャップ充填性や、中間基板２２と封止樹脂２３との密着性をも向上させることができる。
【００４４】
その結果、高機能化を目指す半導体デバイスの電気特性が向上し、高密度３次元実装を高い接続信頼性で実現することが可能となる。
【００４５】
また、本発明は、上記したレーザービーム照射による突起電極２４の表面のクリーニング処理を行った後、引き続き、フリップチップ実装した突起電極２４付きのフレキシブル中間基板２２の個片化のための切断処理を、レーザービームを用いて行うのが特徴であり、これにより、薄型半導体チップの積層３次元実装モジュールを、より高い寸法精度で行うことができる。
【００４６】
即ち、上記の如く、薄型化加工した半導体デバイスチップ２１を実装した中間基板２２の外部接続端子２６に突起電極２４を形成して、これをレーザービーム照射によってクリーニング処理後、引き続きレーザービーム照射を用いてフレキシブル中間基板２２を個片化するための切断処理を行なう。
【００４７】
これにより、突起電極２４の表面の自然酸化膜やフラックス残り等のプロセス残渣がクリーニングされて、表面が清浄な突起電極２４を有する中間基板２２の個片化を高精度に、高い均一性で行うことができるため、これを複数枚積層実装する際の層間接続部の位置合わせが容易に行えるようになる。
【００４８】
特に、本発明者が既に提案しているような実用的なリフロー治具（特願２０００−１７１０５９号公報参照）を用いて、単層モジュールを積層３次元実装する場合に、本発明の効果は顕著であり、層間接続がより確実に行われるため、信頼性、歩留り、生産性を一層向上させることができる。
【００４９】
これらの結果、高機能化を目指す半導体デバイスの電気特性が大幅に向上し、高密度３次元実装を更に高い接続信頼性で実現することができる。
【００５０】
また、本発明は、上記したレーザービーム照射による突起電極２４の表面のクリーニング処理を、減圧雰囲気下ないし非酸化性ガス雰囲気下で行なう特徴を有しており、これによりクリーニング処理を一層効果的に行うことができる。
【００５１】
具体的には、レーザービーム照射を行うプロセス処理室内を減圧下に真空引きした後に、処理室にサンプルを搬送してレーザークリーニング処理を行い、処理中のプロセス雰囲気圧力を一定に制御する。もしくは、真空引き後、更に不活性ガス（ないし非酸化性ガス）を導入して、プロセス処理室内を一定圧力に制御しながら、レーザークリーニング処理を行う。
【００５２】
これにより、レーザービーム照射中ないしレーザー照射直後のプロセス雰囲気から酸素を排除することにより、エネルギーを受けて活性化かつ温度上昇している突起電極２４の表面で、クリーニング処理後の自然酸化の進行を極力防止することができるため、仕上がりの積層実装時の層間接合部がより安定に清浄化されることにより、接続抵抗を一層低減し、また接続強度を更に向上させることができる。
【００５３】
また、中間基板２２の表面が活性化されることによって、積層実装後のモジュールの接続信頼性を更に向上させる目的で樹脂封止を行なう場合に、樹脂材料のギャップ充填性や、中間基板と封止樹脂との密着性をも向上させることができるようになる。
【００５４】
これらの結果、高機能化を目指す半導体デバイスの電気特性が一層向上し、高密度３次元実装を更に高い接続信頼性で実現することが可能になる。
【００５５】
【実施例】
以下、本発明の実施例を説明する。
【００５６】
実施例１
本実施例は、半導体デバイス部品の実装工程に、上記した実施の形態を適用したものであり、薄型化加工したデバイスチップをポリイミドの薄型フレキシブル中間基板にフリップチップ実装し、更に外部接続端子にはんだボールを搭載後、レーザービーム照射装置を用いて、表面のクリーニング及び個片化のための切断処理を施し、これを単層モジュールとしてマザー基板に積層実装した例である。
【００５７】
図１はそのプロセスを示す図であるが、本実施例においてサンプルとして使用した半導体デバイスは、既述した図７のプロセスフローを経て形成されたもの（図７ｅ）と同じであり、それ以降のプロセスを示す。具体的には、図７に示したように、前工程でシリコンに作り込んだＬＳＩ基板１のＡｌ電極パッド２上のＢＬＭ（Ball Limiting Metal）膜４を下地として、表面保護膜としてのポリイミド膜３のパターン開口部５に高さ約１００μｍの高融点はんだのボールバンプ８が形成された状態のものである。
【００５８】
次に、この状態の半導体デバイスウェハに対して、機械研削、化学的機械研磨、エッチング等の手段で、厚さ約１００μｍまで裏面から薄型化加工した後に、図１（ａ）に示すように、ダイシングしてデバイスチップ２１に切り出し、これを図１（ｂ）に示すように、ポリイミド等を基材とした厚さ約８０μｍのフレキシブル中間基板２２にフリップチップ実装し、更に図１（ｃ）に示すように、この中間基板２２の外部接続端子２６に、約２５０μｍφのはんだボール２４を搭載（ボールバンプ２４を形成後にフリップチップ実装することもできる。）して、薄型半導体デバイスの積層用モジュールを作製した。
【００５９】
図１では中間基板２２を個片化した状態で示したが、実際は図１（ｄ）までの状態は図５に示すように、大面積の中間基板材料２２Ａ上にＸＹ方向のマトリックス状に、図１（ｃ）のような、デバイスチップ２１をフリップチップ実装した個片化前の中間基板の個片化単位５２が形成され、クリーニング処理後、切断ライン５３に沿って切断されて個片化される。なお、図５においては、個片化単位５２の状態を一部のみに図示し、他は図示省略した。また、以降の説明における中間基板２２は個片化単位の中間基板を指している。
【００６０】
そして、この状態の単層モジュールサンプル（中間基板２２）を、図３に示すように、ガスジェットノズル３３及び吸引ノズル３４を具備したエキシマレーザー照射装置にセットし、ステージ４０上のチャック４１を介して固定された台５０の上に図１（ｄ）の状態の中間基板２２を載置して、一例として下記の条件で、はんだボール２４の表面クリーニング処理を行った。
レーザー源 ：ＫｒＦエキシマレーザー（λ＝２４８ｎｍ）
エネルギー密度：４００ｍＪ／ｃｍ2
ショット数 ：３０ショット[３０Ｈｚ]
スキャン速度 ：５０ｍｍ／ｓ
ジェットガス ：Ｎ２２０ｌ／ｓ
【００６１】
なお、サンプルステージ４０の動きとレーザーパルスとを同期させて、一定のオーバーラップでレーザー光３５を照射し、サンプル面内で照射量が均一になるように制御した。
【００６２】
この結果、図１（ｄ）及び図３に示すように、はんだボール２４表面に形成されていた自然酸化膜やフラックス残り等のプロセス残渣が、パルスレーザー照射を受けて表面から脱離した不要物３６が浮遊し、そこにジェットガスノズル３３からガスが吹き付けられて脱離が助長されると共に、吸引ノズル３４で吸引されてサンプルから脱離除去された。
【００６３】
こうしたクリーニング効果によって、層間接続端子となる突起電極２４に清浄な表面を露出させると同時に、フレキシブル中間基板２２を構成しているポリイミド樹脂の最表面層は、高エネルギーのフォトン（約５ｅＶ）の作用を受けて化学的に活性な状態となった。
【００６４】
次に、図５に示すように、この状態の大面積のフレキシブル中間基板材料２２Ａに対して、一例として下記の条件で、レーザービーム照射による個片化のための切断処理を行い、図１（ｄ）に示す中間基板２２に個片化した。
レーザー源 ：ＵＶ−ＹＡＧレーザー（λ＝３５５ｎｍ）
パワー ：０．８５Ｗ
ビーム径 ：２５μｍφ
スキャン速度 ：１５ｍｍ／ｓ
スキャン周回数：５回
【００６５】
こうして個片化処理した単層モジュールを位置合わせの上で、図１（ｅ）に示すように、複数枚重ねてマザー基板２７に実装し、リフロー処理を行って層間接続を取り、最後に図１（ｆ）に示すように、一段目の中間基板２２とマザー基板２７との隙間をエポキシ系の樹脂等２３によって封止することにより、硬質のマザー基板２７と中間基板２２との熱膨張係数の差を吸収すると共に、実装高さを抑えた半導体デバイスの高密度積層３次元実装を実現することができた。
【００６６】
本実施例では、層間接続部となる中間基板２２の突起電極２４の表面が清浄化されることにより、これを積層実装した際の層間接続部の接続抵抗を大きく低減させることができた。また、中間基板２２の表面が活性化されることによって、積層実装後のモジュールの接続信頼性を更に向上させる目的で行った１段目の樹脂封止において、樹脂材料のギャップ充填性や、中間基板２２と封止樹脂２３との密着性をも向上させることができた。
【００６７】
その結果、高機能化を目指す半導体デバイスの電気特性が向上し、高密度３次元実装を高い接続信頼性で実現することが可能となった。また、本実施例によって作製された半導体デバイスは、デバイスチップ間の配線の引き回し長さが、従来技術のもの（平面実装ワイヤ接続の積層実装）に比べて大幅に短縮されたため、インダクタンスを抑えた高速信号処理を可能とする、高機能な半導体デバイス部品を作製できた。
【００６８】
従って、本実施例を適用したデバイスを用いて組み立てられる最終的な電子機器の製品セットに関しても、ＩＣカード、携帯電話、ＰＤＡ（Personal Digital Assistant）等を初めとする携帯電子機器の更なる小型軽薄化への実現に大いに貢献することができた。
【００６９】
実施例２
本実施例は、上記した実施例１と同様に、半導体デバイス部品の実装工程に上記した実施の形態を適用したものであり、薄型化加工したデバイスチップをポリイミドの薄型フレキシブル中間基板にフリップチップ実装し、更に外部接続端子にはんだボールを搭載後、減圧下に制御した非酸化性ガスのプロセス雰囲気中でレーザービーム照射装置を用いて、表面のクリーニング処理及び個片化処理を施し、これを単層モジュールとしてマザー基板に積層実装した例である。
【００７０】
図２はそのプロセスを示す図であるが、本実施例においてサンプルとして使用した半導体デバイスは、実施例１と同様に、前工程でシリコンに作り込んだＬＳＩ基板１のＡｌ電極パッド２上に、本実施例はＵＢＭ（Under Bump Metal）膜１５としてのＴｉＷ（チタン、タングステン合金）を下地として、Ａｕめっきバンプ１６を高さ約３０μｍ形成した状態のものである。
【００７１】
次に、この状態の半導体デバイスウェハに対して、実施例１と同様に、機械研削、化学的機械研磨、エッチング等の手段で、厚さ約１００μｍまで裏面から薄型化加工した後に、図２（ａ）に示すように、ダイシングしてデバイスチップに切り出し、これを図２（ｂ）に示すように、ポリイミド等を基材とした厚さ約８０μｍのフレキシブル中間基板２２にＡＣＦ（Anisotropic Conductive Film：異方性導電膜）１７を使ってフリップチップ実装し、更に図２（ｃ）に示すように、この中間基板２２の外部接続端子２６に、約２５０μｍφの共晶はんだボール２４を搭載して、薄型半導体デバイスの積層用モジュールを作製した。
【００７２】
なお、本実施例もこの状態（図２（ｃ））の中間基板２２は、実施例１と同様に、大面積の中間基板材料２２ＡにＸＹ方向に個片化単位５２で形成したものである。（図７参照）
【００７３】
この状態の単層モジュールサンプル（中間基板２２）を、図４に示すように、プロセス処理室３８内の雰囲気全体を減圧下に制御可能な、エキシマレーザ照射装置にセットし、一例として下記の条件で、はんだボール表面のクリーニング処理を行った。
プロセス雰囲気：Ｎ２
雰囲気圧力 ：１Ｔｏｒｒ
レーザー源 ：ＫｒＦエキシマレーザー（λ＝２４８ｎｍ）
エネルギー密度：４００ｍＪ／ｃｍ2
ショット数 ：３０ショット[３０Ｈｚ]
スキャン速度 ：５０ｍｍ／ｓ
ジェットガス ：Ｎ２２０ｌ／ｓ
【００７４】
このエキシマレーザー照射装置は、上部からＮ２（又はＡｒ）等の不活性ガスが導入され、下部から真空ポンプで吸引されることによって減圧状態になり、載置部５１上に載置した中間基板２２に対して、エキシマレーザー３５を照射しながら、ガスジェットノズル３３でガスを吹き付け、脱離した不要物３６を吸引
ノズル３４で吸引除去するものであり、中間基板材料２２Ａはロードロック室３７ａ内のホルダー４９から、その都度ゲートバルブ３９を開閉しながら、不図示の搬送機構によって逐次、載置部５１上へ搬送され、クリーニング処理後は他方のロードロック室３７ｂへ移される。
【００７５】
なお、本実施例でも、サンプルステージの動きとレーザーパルスとを同期させて、一定のオーバーラップでレーザー光を照射し、サンプル面内で照射量が均一になるように制御した。
【００７６】
この結果、図２（ｄ）及び図４に示すように、はんだボール２４の表面に形成されていた自然酸化膜やフラックス残り等のプロセス残渣が、パルスレーザー照射を受けて表面から脱離して不要物３６が浮遊し、そこにジェットガスが吹き付けられて脱離が助長され、吸引ノズル３４で吸引されてサンプルから脱離除去された。
【００７７】
こうしたクリーニング効果によって、層間接続端子となる突起電極２４に清浄な表面を露出させると同時に、フレキシブル中間基板２２を構成しているポリイミド樹脂の最表面層は、高エネルギーのフォトン（約５ｅＶ）の作用を受けて化学的に活性な状態となった。
【００７８】
また、本実施例では、Ｎ２雰囲気に置換された減圧下のプロセス処理室３８でクリーニング処理が行なわれているため、レーザービーム照射中ないしレーザー照射直後のプロセス雰囲気から酸素を排除することにより、レーザーのエネルギーを受けて活性化かつ温度上昇しているはんだボール表面で、クリーニング処理後の自然酸化の進行を極力防止することができるため、仕上がりの積層実装における層間接合部がより安定に清浄化されることによって、接続抵抗を一層低減し、また接続強度を更に向上させることができた。
【００７９】
この後、実施例１と同様にして個片化処理し、その単層モジュールを位置合わせの上で、図２（ｅ）に示すように、複数枚重ねてマザー基板２７に実装し、リフロー処理を行って層間接続を取り、最後に図２（ｆ）に示すように、積層した中間基板２２同士及び１段目の中間基板２２とマザー基板２７との隙間を一括して、エポキシ系のモールド樹脂等２３によって封止することにより、実装高さを抑えた半導体デバイスの高密度積層３次元実装を実現することができた。
【００８０】
本実施例では、層間接続部となる中間基板２２の突起電極２４の表面がより効果的に清浄化されることによって、これを積層実装した際の層間接続部の接続抵抗を実施例１以上に低減させることができた。また、中間基板２２の表面がより活性化されることによって、積層実装後のモジュールの接続信頼性を更に向上させる目的で行った樹脂封止において、樹脂材料のギャップ充填性や、中間基板２２と封止樹脂２３との密着性をも一層向上させることができた。
【００８１】
なお、本実施例では、軟らかいフレキシブル中間基板２２と硬いマザー基板２７とに挟まれた、１段目の層間接続材料に加えて、フレキシブル中間基板２２の間の全ての層間接続部がモールド樹脂２３で補強されたため、信頼性を保証するための温度サイクル試験でも、共晶はんだボールに加わる熱ストレスを、封止樹脂２３全体で更に緩和することができ、接続信頼性がより一層大きく向上した。
【００８２】
そして、積層３次元実装された半導体デバイスの機械的強度も更に大きく向上するため、外力に対する耐性を充分に維持しながら、電子機器の超小型化、超薄型化が行なえるようになった。その結果、高機能化を目指す半導体デバイスの電気特性が向上し、高密度３次元実装を更に高い接続信頼性で実現することが可能になった。
【００８３】
また、本実施例によって作製された半導体デバイスも、デバイスチップ間の配線の引き回し長さが、従来技術のもの（平面実装ワイヤ接続の積層実装）に比べて大幅に短縮されたため、実施例１と同様に、インダクタンスを抑えた高速信号処理を可能とする、高機能な半導体デバイス部品を作製できた。
【００８４】
また更に、封止部材を中間基板２２の外部接続端子２６の周辺部位に設けると同時に、図６（ｂ）に示すように、マザー基板２７及びそれに実装された種々の電子部品５０をも一括して封止することができるので、半導体装置の筐体をこの封止部材を使って一体成形すれば、製造効率及び機械的強度の向上を図ると共に、製品のより一層の小型化を図ることも可能となる。
【００８５】
図６は上記の如く、マザー基板２７を含めて一括封止した半導体装置３００（着脱式メモリーモジュール）を示し、図６（ａ）は一部を破断して図示した平面図、図６（ｂ）は（ａ）のｂ−ｂ線拡大断面図である。
【００８６】
図示の如く、半導体装置３００には各種の電子部品が形成されており、図６（ｂ）のようにパッケージされた筐体２３の中には、回路基板２７上に積層実装された半導体デバイス１００が、その他の電子部品５０と共に樹脂封止されている。
【００８７】
したがって、本発明を適用したデバイスを用いて組み立てられる最終的な電子機器の製品セットに関しても、ＩＣカード、携帯電話、ＰＤＡ(Personal Digital Assistant)等を初めとする携帯電子機器の更なる小型軽薄化への実現に大いに貢献することができる。
【００８８】
上記した各実施例によれば、薄型化加工された半導体チップ２１を中間基板２２にフリップチップ実装し、外部接続端子２６上に形成した第２突起電極２４に対してレーザービーム照射を用いてクリーニング処理後に、これを積層実装し樹脂封止する際に、層間接続部の電気特性と共に封止樹脂の密着性を高めることができるため、半導体デバイス部品の超薄型積層３次元実装を、高い接続信頼性で実現でき、電子機器の商品セットの更なる高機能化と超小型軽薄化が可能になり、したがって、高性能、高信頼性、小型、軽量が要求される今後の半導体デバイス装置の製造に貢献することができる。
【００８９】
上記した各実施例は、本発明の技術的思想に基づいて種々変形することができる。
【００９０】
例えば、実施例に用いたサンプルの構造や使用材料、プロセス処理装置、プロセス処理条件等は本発明の主旨を逸脱しない範囲で適宜選択可能である。
【００９１】
即ち、実施例では、ベアチップの中間基板への実装手段として、はんだボールやＡｕめっきバンプとＡＣＦを接合材料に用いてフリップチップ実装したが、Ａｕスタッドバンプ、はんだめっきバンプ、導電性ペースト等の接合手段を用いることも可能である。
【００９２】
また、実施例では半導体デバイスチップの積層実装に適用した例を示したが、回路基板上に平面的に並べて実装する場合にも、ボールバンプをプラズマ処理することにより接続部の電気特性及び密着性を高めることができる。
【００９３】
【発明の作用効果】
上述した如く、本発明の半導体デバイスの実装方法及びその実装構造、並びに半導体装置及びその製造方法は、中間基板の第１外部端子と半導体チップの第１突起電極との接合により、中間基板に半導体チップを接合し、中間基板の両面に露出している第２外部端子の一方の面側に第２突起電極を形成して、少なくともこの第２突起電極をレーザービーム照射にて清浄化処理後に、第２突起電極を介して中間基板を外部と接続するので、レーザービーム照射による清浄化処理によって、第２突起電極の表面に形成された自然酸化膜やフラックス等の残渣が除去され、第２突起電極の表面が清浄化されるため、この第２突起電極を介した外部との接続部の接続抵抗を低減させ、電気特性を高めることができる。
【００９４】
また、上記実装方法及び製造方法に用いる清浄化装置は、レーザービーム照射位置の近傍に不要物の吸引手段が設けられているので、レーザービーム照射により第２突起電極の表面に急激な熱膨張が生じ、第２突起電極表面から脱離するプロセス残渣等の不要物が吸引手段によって吸引されるため、第２突起電極の表面を効率良く清浄化することができる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体デバイスの製造プロセスを示す図である。
【図２】同、実施例２による半導体デバイスの製造プロセスを示す図である。
【図３】同、実施例に用いたエキシマレーザ照射装置の概略構成図である。
【図４】同、実施例に用いた他のエキシマレーザ照射装置の概略構成図である。
【図５】同、実施例の中間基板が個片化されるまでの作製過程を示す概略図である。
【図６】同、実施例による半導体装置の一例を示し、（ａ）はその平面図、（ｂ）は（ａ）のｂ−ｂ線断面図である。
【図７】はんだボールバンプの製造プロセスの一例を示す図である。
【図８】従来例による積層実装した半導体デバイスチップの一例を示す概略断面図である。
【図９】同、半導体デバイスチップの他の一例を示し、（ａ）は概略平面図、（ｂ）は（ａ）のｂ−ｂ線断面図である。
【符号の説明】
１…基体、２…電極パッド、３…表面保護膜、４…ＢＬＭ膜（金属多層膜）、
５…開口部、６…レジスト膜、７…はんだ蒸着膜、
８…第１突起電極（ボールバンプ）、１５…ＵＢＭ膜、
１６…Ａｕめっきバンプ、１７…異方性導電膜、２１…半導体チップ、
２２…中間基板、２２Ａ…中間基板材料、２３…封止樹脂、
２４…第２突起電極、２５…第１外部接続端子、２６…第２外部接続端子、
２７…回路基板（マザー基板）、３３…ガスジェットノズル、
３４…吸引ノズル、３５…レーザービーム、３６…脱離物質、
３７…ロードロック室、３８…プロセス処理室、
３９…ゲートバルブ、４０…サンプルステージ、４１…真空チャック、
４９…サンプルホルダー、５０…台、５１…載置部、
５２…中間基板の個片化単位、５３…切断ライン
Claims (24)
- 半導体チップに形成された第１突起電極と接合する第１外部端子と、 両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チッ プを接合する工程と、
前記第２外部端子の一方の面側に第２突起電極を形成する工程と、
前記第２突起電極をレーザービーム照射によって清浄化処理すると同時に、前記中間 基板の表面を前記レーザービーム照射によって活性化する工程と、
しかる後に、前記中間基板を前記第２突起電極を介して回路基板上に層間接続する工 程と、
更に、少なくともこの層間接続部の周囲に、前記第２突起電極と前記中間基板と前記 回路基板とに接触した状態で樹脂を充填して、樹脂封止を行う工程と
を有する、半導体デバイスの実装方法。 - 前記第２突起電極を清浄化処理する工程と、前記中間基板を外部と接続する工程との間に、前記中間基板を切断し、個片化した前記中間基板を得る、請求項１に記載した半導体デバイスの実装方法。
- 前記中間基板の切断をレーザービーム照射によって行う、請求項２に記載した半導体デバイスの実装方法。
- 前記清浄化処理を、減圧雰囲気下又は非酸化性ガス雰囲気下で行う、請求項１に記載した半導体デバイスの実装方法。
- 前記レーザービームを照射しながら、少なくとも前記第２突起電極表面から前記レーザービームの照射で脱離した不要物を吸引する、請求項１又は４に記載した半導体デバイスの実装方法。
- 少なくとも前記第２突起電極表面にガスを吹き付けて前記不要物の吸引を助長する、請求項５に記載した半導体デバイスの実装方法。
- 前記ガスとして、非酸化性若しくは不活性なガスを用いる、請求項６に記載した半導体デバイスの実装方法。
- 前記中間基板の複数個を前記第２突起電極を介して積層する、請求項１に記載した半導体デバイスの実装方法。
- 前記中間基板を前記第２突起電極を介して前記回路基板上に積層する、請求項１に記載した半導体デバイスの実装方法。
- 前記第２突起電極を介して前記回路基板に前記中間基板を層間接続するに際し、少なくとも層間接続部の周囲を樹脂封止する、請求項１に記載した半導体デバイスの実装方法。
- 少なくとも、複数個の前記中間基板の全ての層間接続部の周囲を樹脂封止する、請求項１０に記載した半導体デバイスの実装方法。
- 少なくとも層間接続部の周囲の樹脂封止と同時に、前記回路基板及びこれに実装された他の電子部品をも一括して樹脂封止する、請求項１０に記載した半導体デバイスの実装方法。
- 半導体チップに形成された第１突起電極と接合する第１外部端子と 、両面に電極部が露出している第２外部端子とを有する中間基板に対し、前記半導体チ ップを接合する工程と、
前記第２外部端子の一方の面側に第２突起電極を形成する工程と、
前記第２突起電極をレーザービーム照射によって清浄化処理すると同時に、前記中間 基板の表面を前記レーザービーム照射によって活性化する工程と、
しかる後に、前記中間基板を前記第２突起電極を介して回路基板上に層間接続する工 程と、
更に、少なくともこの層間接続部の周囲に、前記第２突起電極と前記中間基板と前記 回路基板とに接触した状態で樹脂を充填して、樹脂封止を行う工程と
を経て作製された半導体デバイスの実装構造を内蔵する、半導体装置の製造方法。 - 前記第２突起電極を清浄化処理する工程と、前記中間基板を外部と接続する工程との間に、前記中間基板を切断し、個片化した前記中間基板を得る、請求項１３に記載した半導体装置の製造方法。
- 前記中間基板の切断をレーザービーム照射によって行う、請求項１４に記載した半導体装置の製造方法。
- 前記清浄化処理を、減圧雰囲気下又は非酸化性ガス雰囲気下で行う、請求項１３に記載した半導体装置の製造方法。
- 前記レーザービームを照射しながら、少なくとも前記第２突起電極表面から前記レーザービームの照射で脱離した不要物を吸引する、請求項１３又は１６に記載した半導体装置の製造方法。
- 少なくとも前記第２突起電極表面にガスを吹き付けて前記不要物の吸引を助長する、請求項１７に記載した半導体装置の製造方法。
- 前記ガスとして、非酸化性若しくは不活性なガスを用いる、請求項１８に記載した半導体装置の製造方法。
- 前記中間基板の複数個を前記第２突起電極を介して積層する、請求項１３に記載した半導体装置の製造方法。
- 前記中間基板を前記第２突起電極を介して前記回路基板上に積層する、請求項１３に記載した半導体装置の製造方法。
- 前記第２突起電極を介して前記回路基板に前記中間基板を層間接続するに際し、少なくとも層間接続部の周囲を樹脂封止する、請求項１３に記載した半導体装置の製造方法。
- 少なくとも、複数個の前記中間基板の全ての層間接続部の周囲を樹脂封止する、請求項２２に記載した半導体装置の製造方法。
- 少なくとも層間接続部の周囲の樹脂封止と同時に、前記回路基板及びこれに実装された他の電子部品をも一括して樹脂封止する、請求項２２に記載した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185707A JP4483136B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体デバイスの実装方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185707A JP4483136B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体デバイスの実装方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007970A JP2003007970A (ja) | 2003-01-10 |
| JP4483136B2 true JP4483136B2 (ja) | 2010-06-16 |
Family
ID=19025244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001185707A Expired - Fee Related JP4483136B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体デバイスの実装方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4483136B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187068B2 (en) | 2004-08-11 | 2007-03-06 | Intel Corporation | Methods and apparatuses for providing stacked-die devices |
| JP2008263552A (ja) * | 2007-04-13 | 2008-10-30 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2008312104A (ja) * | 2007-06-18 | 2008-12-25 | Panasonic Corp | 固体撮像装置およびその製造方法 |
| JP2012064891A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-06-20 JP JP2001185707A patent/JP4483136B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007970A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3446825B2 (ja) | 半導体装置およびその製造方法 | |
| JP4848153B2 (ja) | 半導体装置の製造方法 | |
| TWI284960B (en) | Manufacturing method of semiconductor device | |
| US8394677B2 (en) | Method of fabricating semiconductor device | |
| KR100371282B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20030001286A1 (en) | Semiconductor package and flip chip bonding method therein | |
| US20060046348A1 (en) | Semiconductor chip packages and methods for fabricating the same | |
| JP2001144204A (ja) | 半導体装置及びその製造方法 | |
| JP2003273317A (ja) | 半導体装置及びその製造方法 | |
| JP2004031607A (ja) | 半導体装置及びその製造方法 | |
| JP2001223297A (ja) | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 | |
| JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2009110995A (ja) | ３次元実装方法及び装置 | |
| JP2002270721A (ja) | 半導体装置及びその製造方法 | |
| KR101045557B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| TWI381509B (zh) | 半導體封裝及其製造方法 | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| WO2000019514A1 (fr) | Boitier de semiconducteur et procede correspondant de soudage de puce | |
| US6720209B2 (en) | Method for fabricating a circuit device | |
| JP4483136B2 (ja) | 半導体デバイスの実装方法及び半導体装置の製造方法 | |
| JP2006202974A (ja) | 電子装置及びその製造方法 | |
| JP7044653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004080006A (ja) | 半導体装置の製造方法 | |
| JP2002222901A (ja) | 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |