TWI381509B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI381509B
TWI381509B TW096144028A TW96144028A TWI381509B TW I381509 B TWI381509 B TW I381509B TW 096144028 A TW096144028 A TW 096144028A TW 96144028 A TW96144028 A TW 96144028A TW I381509 B TWI381509 B TW I381509B
Authority
TW
Taiwan
Prior art keywords
semiconductor package
semiconductor
circuit pattern
forming
insulating substrate
Prior art date
Application number
TW096144028A
Other languages
English (en)
Other versions
TW200913207A (en
Inventor
Qwan Ho Chung
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200913207A publication Critical patent/TW200913207A/zh
Application granted granted Critical
Publication of TWI381509B publication Critical patent/TWI381509B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體封裝及其製造方法
本發明係關於一種半導體封裝及其製造方法。
通常，製造半導體封裝包括三個製程：半導體晶片製程、電氣檢驗製程、及封裝製程。在半導體晶片製程中，電晶體、電阻器、及電容器等元件係於一晶圓上形成。在電氣檢驗製程中，半導體晶片受到電氣檢驗以區隔優良與不良之半導體晶。封裝製程可防止脆弱之半導體晶片不受到外界加諸之衝擊和(或)振動。
半導體封裝與各種半導體元件已被應用到個人電腦、電視接收器、家用電器、資訊與通訊設備等。
近年來，在半導體封裝技術之發展已衍生出具有不超過半導體晶片之100~105%之尺寸之「晶片尺寸封裝」。此發展亦衍生出堆疊數件半導體晶片和(或)導體封裝之「疊層半導體封裝」。「疊層半導體封裝」能夠促進資料儲存容量和資料處理速度。
本發明係提供一種半導體封裝，特別是一種可改進半導體封裝之尺寸、可靠性、翹曲防止與散熱等各種特性。
本發明亦提供一種製造具有上述改進特性之半導體封裝之方法。
根據本發明之一半導體封裝，係包括一半導體封裝模組與數個於一絕緣基板上形成之電路圖形，至少二半導體晶片電性連接至各電路圖形，一絕緣構件被填入該半導體晶片模組之任何開放空間中，一穿透電極接著穿透半導體封裝之全部寬度，該穿透電極係電性連接至各電路圖形。
在該半導體封裝，電路圖形也許含有銅。
一電鍍層係覆蓋該電路圖形之外表面。該覆蓋電路圖形之電鍍層包含以下其中一者：金、鈀、及鎳。
數個外部電路圖形係於絕緣基板之下表面形成。該外部電路圖形係電性連接至穿透電極。該絕緣基板又包含數顆電性連接至外部電路圖形之導電球。又，電氣元件係於絕緣基板之上表面形成。該電氣元件可以為電晶體、電阻器、及電容器，該電氣元件係電性連接至各電路圖形。
一覆蓋該半導體封裝模組之蓋板係包含於該半導體封裝。
一黏著構件係於該半導體封裝之蓋板上形成，用以將該蓋板附著於半導體晶片。
該半導體封裝之蓋板亦可包含一散熱構件。該散熱構件係於半導體晶片和蓋板之間形成，並且用來消散由該半導體晶片產生之熱。
連接穿透電極之外部電路圖形，係附加配置於該半導體封裝之蓋板上。
該半導體封裝之穿透電極，係包含配置於穿透電極之一表面之金屬種晶圖案。
該半導體封裝之各半導體晶片係包含數個凸塊，經由覆晶法將各半導體晶片連接至各電路圖形。
或者，該半導體封裝之半導體晶片可於絕緣基板上形成。各半導體晶片之銲墊經由導線而連接至各電路圖形。
可將數個半導體封裝之半導體晶片模組堆疊在一起。
根據本發明之製造一半導體封裝之方法包括以下步驟：經由在一絕緣基板形成數個電路圖形而形成一半導體封裝模組，在各電路圖形上形成凸塊，在該凸塊上放置至少二半導體晶片，將一絕緣構件填入報導體封裝模之任何間隙；以一蓋板覆蓋該半導體封裝模組；及形成一穿透該半導體封裝模組之全部寬度之穿透電極。
在該製造半導體封裝之方法，形成半導體封裝模組之步驟包含在電路圖形上形成一電鍍層之步驟。該電鍍層係包含一種由金、鈀、及鎳中選出之金屬。
在該製造半導體封裝之方法，數個凸塊係電性連接各半導體晶片之銲墊，藉此將各晶片電性連接至各電路圖形。
在該製造半導體封裝之方法，在各半導體晶片之間配置一絕緣構件之步驟前，電晶體、電阻器、及電容器等之電氣元件可被加至絕緣基板。該電氣元件係電性連接至各電路圖形。
在該製造半導體封裝之方法，在填入該絕緣構件之步驟後，可研磨各半導體晶片和絕緣構件之頂面。
當製造該半導體封裝，在加上蓋板之步驟前，可在該蓋板之底面形成一散熱構件。該散熱構件在圍繞該穿透電極之區域可包含一穿透孔，用以防止短路。該散熱構件係用來消散由各半導體晶片產生之熱。
在該製造半導體封裝之方法，當將該黏著構件施加於蓋板(或者施加於半導體晶片)，一黏著材料受熱熔解。
在該製造半導體封裝之方法，在形成半導體封裝模組之步驟後，外部電路圖形可於絕緣基板之外表面上形成。該外部電路圖形係電性連接至各穿透電極。
在該製造半導體封裝之方法，形成外部電路圖形之步驟又包含在絕緣基板之外表面形成一金屬膜及使該金屬膜圖案化之步驟。
在該製造半導體封裝之方法，形成穿透電極之步驟包含形成一穿透包含絕緣構件及蓋板之絕緣基板之全部寬度之導孔；在該導孔之內表面形成一金屬種晶層；及利用金屬種晶層將一種導電材料填入該導孔等步驟。
在該製造半導體封裝之方法，可形成數個穿透電極，而非僅形成一個。
在另一製造半導體封裝之方法，半導體晶片可於該絕緣基板之表面形成，各電路圖形接著利用導線彼此電性連接。
在該製造半導體封裝之方法，當將絕緣構件填入半導體晶片模組之任何空間時，該導線受到該絕緣構件之覆蓋。
在該製造半導體封裝之方法，在附著該蓋板之前可將數個半導體封裝模組堆疊在一起。
當依照上述方法堆疊各半導體晶片，一黏著構件被插設於各半導體封裝模組之間。
第1圖係一顯示根據本發明之第一具體實施例之半導體封裝之剖面圖。
參照第1圖，一半導體封裝400係包含一半導體封裝模組100和一穿透電極300。此外，該半導體封裝400亦包含一蓋板200。
半導體封裝模組100係包含一絕緣基板110、半導體晶片120、及絕緣構件130。
絕緣基板110可為一板狀。該絕緣基板110係具有一第一表面112和一在第一表面112相反面之第二表面114。
電路圖形116，係位於絕緣基板110。如第2圖所示，外部電路圖形119和導電球199a亦可包含於絕緣基板110上。
參照第1圖，電路圖形116係配置於絕緣基板110之第一表面112。電路圖形116係電性連接至半導體晶片120和一穿透電極300(茲將詳述此二者於下)。電路圖形116可包含銅。
一電鍍層118，可於電路圖形116之表面形成，以改進電路圖形116和各半導體晶片120之銲錫凸塊之附著力。可用來作為電鍍層118之材料包含金、鎳、鈀、及這些材料之合金。
第2圖係一顯示配置於第1圖所述之絕緣基板上之外部電路圖形之剖面圖。
參照第2圖，外部電路圖形119係配置於絕緣基板110之第二表面114。該外部電路圖形119可包含銅並且電性連接至一穿透電極300(茲將詳述於下)。
為了改進外部電路圖形119和導電球119a之附著力，可於外部電路圖形119a之表面形成一電鍍層119b。可用來作為電鍍層119b之材料包含金、鎳、鈀、及這些材料之合金。
導電球119a，係電性連接至外部電路圖形119。因此，當一信號經由導電球119a而被接收，該信號接著經由外部電路圖形119和穿透電極300而供給半導體晶片120。
第3圖係一顯示配置於第1圖所述之絕緣基板之電氣元件之剖面圖。
參照第3圖，電氣元件140可被配置於絕緣基板110上。電氣元件140係電性連接至用於電氣元件117之電路圖形。該用於電氣元件117之電路圖形亦可配置於絕緣基板110之第一表面112。該用於電氣元件117之電路圖形係電性連接至配置於絕緣基板110之第一表面112上之電路圖形116。
在此具體實施例，用於電氣元件117之電路圖形，可包含電晶體、電容器、電阻器、及電感器等之電氣元件。
再次參照第1圖，半導體封裝模組100之半導體晶片120係電性連接至各電路圖形116。茲將半導體晶片120定義為第一半導體晶片122和第二半導體晶片124。
在此具體實施例，具有較佳品質之第一半導體晶片122和第二半導體晶片124，係經由使用一電子晶片分類(EDS)製程而由一晶圓(圖中未顯示)切下並且選出。
第一半導體晶片122和第二半導體晶片124，係包含數個銲墊(圖中未顯示)和電性連接各焊墊之凸塊123、125。在此具體實施例，凸塊123、125係藉由一覆晶法而電性連接至電路圖形116。經由在該電路圖形116形成一電鍍層118，可大大地提昇電路圖形116和凸塊123、125之附著力。
在此具體實施例，當第一半導體晶片122和第二半導體晶片124直接電性連接至電路圖形116，輸入第一半導體晶片122和第二半導體晶片124及由第一半導體晶片122和第二半導體晶片124輸出之資料傳輸路徑被縮短。經由縮短傳輸路徑，第一半導體晶片122和第二半導體晶片124可以較高速度輸入和輸出資料。
經由以一覆晶法將第一半導體晶片122和第二半導體晶片124之凸塊123、125連接至電路圖形116，可減少半導體封裝模組100之厚度，並且改進半導體封裝模組100之可靠性。
再次參照第1圖，半導體封裝模組100之絕緣構件130係於半導體晶片122、124和絕緣基板110之第一表面112之間之區域形成，亦於第一半導體晶片122和第二半導體晶片124之側邊區域形成。該絕緣構件130係拉攏半導體晶片122、124和絕緣基板110之第一表面112之間之間隙，因此能改進半導體晶片122、124和絕緣基板110之間之附著力。
在此具體實施例，第一半導體晶片122和第二半導體晶片124之側面受到絕緣構件130覆蓋，一部分配置凸塊125、123之第一半導體晶片122和第二半導體晶片124之底面，並未受到絕緣構件130之覆蓋。
絕緣構件130，可包含一種受熱硬化之熱硬化材料和一種受光硬化(例如紫外線)之光硬化材料。
蓋板200，係配置於具有絕緣基板110、半導體晶片120、及絕緣構件130之半導體封裝模組100上。
蓋板200一般為一板狀。該蓋板200係接觸第一半導體晶片122和第二半導體晶片124之底面。該蓋板200可保護第一半導體晶片122和第二半導體晶片124不受外界之衝擊和(或)振動。
一黏著構件210係位於蓋板200之底部。該黏著構件210係用來將蓋板200附著於半導體封裝模組100。。如第1圖所示，黏著構件210係插設於蓋板200和第一半導體晶片122和第二半導體晶片124之間。通常將熱用於黏著構件210，使蓋板200完全地附著於半導體封裝模組100。
第4圖係顯示一第1圖所述之配置於蓋板上之散熱構件之剖面圖。
參照第4圖，當第一半導體晶片122和第二半導體晶片124以高速輸入或輸出資料，大量的熱由第一半導體晶片122和第二半導體晶片124產生。這些熱減低第一半導體晶片122和第二半導體晶片124之資料處理速度。
為了迅速地將第一半導體晶片122和第二半導體晶片124產生之熱由半導體封裝模組100消散，蓋板200係包含一散熱構件220。
散熱構件220，可包含一種具有相當高之熱導率之金屬。用於散熱構件220之材料可包含銅、銅合金、鋁、鋁合金、銀、銀合金等。
散熱構件220，可插設於蓋板200和半導體晶片122、124之間。在第4圖，散熱構件220係配置於半導體晶片122、124和黏著構件210之間。
為了防止在導電散熱構件220和穿透電極300之間造成短路，一穿透孔係於環繞穿透電極之區域形成，以至該散熱構件220不會接觸穿透電極300。散熱構件220之穿透孔的直徑大於穿透電極300。
第5圖係一顯示於第1圖所述之蓋板形成之附加電路圖形之剖面圖。
參照第5圖，蓋板200可包含附加之電路圖形230。
附加之電路圖形230，係被配置於蓋板200之外表面。該電路圖形230係電性連接至穿透電極300(茲將詳述於下)。
附加之電路圖形230，可被電性連接至電晶體、電阻器、電容器、及電感器等之電氣元件。該附加之電路圖形亦可電性連接至另一半導體封裝。
再次參照第1圖，一穿透電極300係穿透蓋板200、絕緣構件130、電路圖形116、及絕緣基板110。該穿透電極300係電性連接至電路圖形116。
在此具體實施例，穿透電極300可為一電鍍層。可用來作為穿透電極300之材料像是銅，雖然銅並非唯可用作穿透電極之材料。為了利用電鍍法形成穿透電極300，在穿透電極300之一表面形成一金屬種晶層310。
一半導體封裝400，包括一半導體封裝模組100和一蓋板200，已敘述於上並且顯示於第1圖。參照第6圖，可經由堆疊數個半導體封裝模組100而輕易地實現一疊層半導體封裝310，並且可利用下半導體封裝模組之蓋板200作為上半導體封裝模組100之絕緣基板。
第7圖係一顯示根據本發明之第二具體實施例之半導體封裝之剖面圖。根據本發明之第二具體實施例之半導體封裝，除了半導體晶片和電路圖形之配置不同之外，實質上與第一具體實施例之半導體封裝相似。因此，將省略重覆部件之說明，對於重覆部件給予同樣之圖號和說明。
在第二具體實施例，至少可將二半導體晶片配置於一絕緣基板上。茲將說明二半導體晶片之設計，作為闡述之用。參照第7圖，二半導體晶片126、128係配置於一絕緣基板110上。銲墊127、129係配置於半導體晶片126、128之頂面。半導體晶片126、128之底面係附著於絕緣基板110。
電路圖形115，係配置於絕緣基板110上。該電路圖形115係配置於半導體晶片126、128之鄰近處。各半導體晶片係電性連接至各電路圖形115。導線127a、120a可被用來連接半導體晶片126、128至電路圖形115。
一絕緣構件130係覆蓋導線係覆蓋導線127a、129a和半導體晶片126、128。
穿透電極300，係穿透配置於半導體晶片126、128之間之電路圖形115，結果該穿透電極300係電性連接至配置於半導體晶片1261、28之間之各電路圖形，該電路圖形115係經由穿透電極而彼此電性連接。
第8~17圖係顯示根據本發明之第三具體實施例製造一半導體封裝之方法之剖面圖。
第8~9圖係顯示根據本發明之第三具體實施例在一絕緣基板上產生電路圖形之製程之剖面圖。
參照第8圖，為了在絕緣基板110上產生電路圖形，一金屬膜116a係於絕緣基板110上形成。
在此具體實施例，金屬膜116a可為一銅膜。該金屬膜116a可經由使用一黏著物而附著於絕緣基板110之第一表面112。或者，該金屬膜116a可經由使用一電鍍法，如無電電鍍法，而於絕緣基板110之第一表面112上形成。
在金屬膜116a附著於絕緣基板110或於絕緣基板110上形成之後，一光阻膜(圖中未顯示)在該金屬膜116a上形成。該光阻膜經由使用一光製程，包含曝光和製程開發而被圖案化，因此在金屬膜116a上形成一光阻圖形。
參照第9圖，金屬膜116a係經使用光阻圖形作為一蝕刻光罩而圖案化，以在絕緣基板110之第一表面112形成電路圖形116。
電路圖形116於絕緣基板110之第一表面112上形成之後，一電鍍層118可於電路圖形116之一表面上形成。可用於電鍍層118之材料包含金、鎳、鈀、及這些材料之合金等。
第10圖係一顯示電性連接至第9圖所示之電路圖形之半導體晶片之剖面圖。
參照第10圖，在數個電路圖形形成之後，至少二半導體晶片電性連接至電路圖形116。第10圖顯示二半導體晶片122、124作為闡明之用。半導體晶片122、124係電性連接至電路圖形116。茲將半導體晶片122、124稱作第一半導體晶片122和第二半導體晶片124。
在此具體實施例，銲墊(圖中未顯示)係配置於第一半導體晶片122和第二半導體晶片124之頂面，銲錫凸塊123、125係電性連接至各銲墊。
第一半導體晶片122和第二半導體晶片124之銲錫凸塊123、125，係經由覆晶方式連接至電路圖形116。
第11圖係一顯示電性連接至第10圖所示之電路圖形之電氣元件之剖面圖。
參照第11圖，當電路圖形116於絕緣基板110之第一表面112形成，，用於電氣元件117之電路圖形可沿著電路圖形116形成。該用於電氣元件117之電路圖形可電性連接至電路圖形116。
用於電氣元件117之電路圖形，係電性連接至電氣元件140。該用於電氣元件117之電路圖形可為電晶體、電容器、電阻器、電感器等。
第12圖係顯示一塗佈於第10圖所示之一絕緣基板之預備絕緣構件之剖面圖。
參照第12圖，在絕緣基板110之第一表面112形成之電路圖形116電性連接至第一半導體晶片122和第二半導體晶片124之後，一預備絕緣構件132係於絕緣基板110之第一表面112上形成。
為了形成該預備絕緣構件132，一包含溶劑之液態絕緣材料被塗佈於絕緣基板110之第一表面112。該絕緣材料可插置於絕緣基板110之第一表面112和半導體晶片122、124之間，此外，該絕緣材料可覆蓋半導體晶片122、124之側面。
在此具體實施例，包含於預備第一絕緣構件132之絕緣材料被硬化。舉例而言，該絕緣材料可包含一種受熱而硬化之熱硬化材料。
第13圖係一顯示受到研磨之半導體晶片和第12圖所示之預備絕緣構件之剖面圖。
參照第13圖，可經由使用一化學機械研磨(CMP)製程而使半導體晶片122、124之背面受到研磨。因此，可大大地減少半導體晶片122、124之厚度。
另外，當半導體晶片122、124經由化學機械研磨(CMP)製程而受到研磨，預備絕緣構件132亦受到研磨，因此產生經過研磨之絕緣構件130，如第13圖所示。當第8~13圖所示之製程完成，即產生一半導體封裝模組100。
第14圖係顯示一配置於第13圖所示之半導體封裝模組之蓋板之剖面圖。
參照第14圖，在如第13圖所示之半導體封裝模組100產生後，一蓋板200被放置於受研磨之半導體封裝模組100之半導體晶片122、124上。
蓋板200可為一板狀之絕緣基板。該蓋板200可保護半導體封裝模組100之半導體晶片122、124不受外界所施加之衝擊和(或)振動。
一黏著構件210，係於蓋板200之底面(例如：面對半導體封裝模組100之表面)形成。該黏著構件210係將半導體封裝模組100附著於蓋板200。黏著構件210可包含一受熱熔解之黏著材料。
半導體封裝模組100之半導體晶片122、124，係藉由蓋板200、絕緣基板110、及絕緣構件130而與外部隔離。
第15圖係顯示一附著於第14圖所示之蓋板之散熱構件之剖面圖。
參照第15圖，當半導體封裝模組100之半導體晶片122、124在高速處理資料，半導體晶片122、124即產生大量的熱。由半導體晶片122、124產生之熱大大地損害半導體晶片122、124之性能。
為了迅速地消散由半導體晶片122、124產生之熱，一散熱構件220被附著於面對半導體晶片122、124之蓋板200之底面。
散熱構件220具有一板狀，並且可包含一種具有比半導體晶片122、124高之熱導率之金屬。可用於散熱構件220之材料包含銅、銅合金、鋁、及鋁合金。
一穿透孔，可在和穿透電極300(茲將詳述於下)對應之一部分之導電散熱構件220形成。在散熱構件220之穿透孔大於穿透電極300，因此，能防止穿透電極300接觸散熱構件220。因此，該穿透孔可防止在導電散熱構件220和穿透電極300之間發生之短路。
第16圖係顯示一第14圖所示之穿透該半導體封裝模組和一蓋板之穿透電極之剖面圖。
參照第15圖，在蓋板200附著於半導體封裝模組100之後，形成一穿透該蓋板200和半導體封裝模組100之導孔。在此具體實施例，亦有可能形成數個導孔。
所述導孔，可藉由使用一鑽機之鑽孔製程或使用一雷射光束之雷射鑽孔製程而形成。該導孔係穿透蓋板200、絕緣構件130、電路圖形116、及絕緣基板110。
在形成導孔之後，利用一無電電鍍法在該導孔之內表面形成一金屬種晶層310。接著該金屬種晶層310被用來在導孔中形成一穿透電極300
第17圖係顯示於第16圖所示之半導體封裝之絕緣基板上形成之外部電路圖形之剖面圖。
參照第17圖，在產生具有半導體封裝模組100、蓋板200、及穿透電極300之半導體封裝400之後，外部電路圖形119係於半導體封裝模組100之絕緣基板110之外表面形成。為了形成外部電路圖形119，一金屬膜(圖中未顯示)首先形成或配置於半導體封裝400之絕緣基板110之外表面。
可利用電鍍法使該金屬膜於絕緣基板110之外表面形成，或使用一黏著劑將該金屬膜附著於絕緣基板110之外表面。
在該金屬膜形成或附著於絕緣基板110之外表面之後，一光阻膜於該金屬膜上形成。該光阻膜經由使用一包含曝光和製程開發之光製程而被圖案化，因此在金屬膜上形成一光阻圖形。
接著該金屬膜經使用一光阻圖形作為光罩而被圖案化，而在絕緣基板110上形成外部電路圖形119。該外部電路圖形119係電性連接至穿透電極300。
雖然如第17圖所示之外部電路圖形119在第8~16圖所示之製程之後形成，該外部電路圖形119亦可在電路圖形116於絕緣基板110上形成時，在絕緣基板119上形成。
在上述製程步驟中，雖然已說明電路圖形116可經由一覆晶法而連接至半導體晶片122、124之各凸塊；如第7圖所示，亦可能將半導體晶片126、128附著於絕緣基板110。接著半導體晶片126、128可經由使用導線127a、129a電性連接至配置於半導體晶片126、128鄰近處之電路圖形115。接著可使用一絕緣構件130來覆蓋導線127a、129a和半導體晶片127、129。
另外，如第6圖所示，經由將數個半導體封裝模組100相互堆疊並且使用一黏著構件來附著各半導體封裝模組，有可能形成一疊層半導體封裝，接著在最頂部之半導體封裝模組100上形成一蓋板200。
如上詳述，當製造一半導體封裝，該基板之製程可與封裝半導體晶片之製程一起實行。以此方式製造一半導體封裝具有各種功效，包括：減少半導體封裝之尺寸、顯著地改進半導體封裝之資料處理速度和資料儲存容量、改進半導體封裝之可靠性、防止翹曲、及迅速地消散由半導體晶片產生之熱。
綜上所述，僅為本發明之數項實施例，並非限定本發明實施之範圍。凡依本發明申請專利範圍所做之同等變更與修飾，應皆為本發明專利範圍所涵蓋。
400．．．半導體封裝
123．．．銲錫凸塊
122．．．第一半導體晶片
120．．．半導體晶片
300．．．穿透電極
125．．．銲錫凸塊
124．．．第二半導體晶片
200．．．蓋板
210．．．黏著構件
130．．．絕緣構件
112．．．絕緣基板之第一表面
114．．．絕緣基板之第二表面
116．．．電路圖形
118．．．電鍍層
310．．．金屬種晶層
315．．．導電球
110．．．絕緣基板
100．．．半導體封裝模組
119c、119b．．．電鍍層
119a．．．導電球
119．．．外部電路圖形
117、140．．．電氣元件
220．．．散熱構件
230．．．附加之電路圖形
180．．．黏著構件
127a、129a．．．導線
127、129．．．銲墊
210．．．黏著構件
115．．．電路圖形
126、128．．．半導體晶片
116a．．．金屬膜
132．．．預備絕緣構件
第1圖係顯示一根據本發明之第一具體實施例之半導體封裝之剖面圖。
第2圖係顯示一配置於第1圖所示之絕緣基板之外部電路圖形之剖面圖。
第3圖係顯示一配置於第1圖所示之絕緣基板之電氣元件之剖面圖。
第4圖係顯示一配置於第1圖所示之蓋板上之散熱構件之剖面圖。
第5圖係一顯示於第1圖所示之蓋板上形成之附加電路圖形之剖面圖。
第6圖係顯示一包含數個半導體封裝模組之半導體封裝之剖面圖。
第7圖係顯示一根據本發明之第二具體實施例之半導體封裝之剖面圖。
第8~17圖係顯示根據本發明之第三具體實施例製造一半導體封裝之方法之剖面圖。
400．．．半導體封裝
210．．．黏著構件
123．．．銲錫凸塊
122．．．第一半導體晶片
120．．．半導體晶片
300．．．穿透電極
125．．．銲錫凸塊
124．．．第二半導體晶片
200．．．蓋板
130．．．絕緣構件
112．．．絕緣基板之第一表面
114．．．絕緣基板之第二表面
116．．．電路圖形
118．．．電鍍層
310．．．金屬種晶層
315．．．導電球
110．．．絕緣基板
100．．．半導體封裝模組

Claims (30)

  1. 一種半導體封裝，包括：一半導體封裝模組，其包括：一絕緣基板，具有一上表面和一下表面；數個電路圖形，在該絕緣基板之上表面形成；至少二半導體晶片，係電性連接至各電路圖形；和一絕緣構件，至少被填入半導體晶片和電路圖形之任何組成之間之空間；一穿透電極，形成而穿透一部分介於該上表面和下表面之間之半導體封裝模組，其中該穿透電極係電性連接至各電路圖形；其中每一個半導體晶片包含一多數個銲錫凸塊，藉著此銲錫凸塊，半導體晶片可與電路圖形電性連接；而且，此半導體封裝包含一多數彼此重疊的半導體晶片模組，穿透電極即穿透每一個半導體封裝模組；以及至少一設置於該絕緣基板之上表面之電氣元件，其中該電氣元件係電性連接至各電路圖形，其中各電氣元件包含電晶體、電阻器、及電容器其中之一者。
  2. 如申請專利範圍第1項之半導體封裝，其中該電路圖形係包含銅。
  3. 如申請專利範圍第1項之半導體封裝，其又包括 一於電路圖形之表面形成之電鍍層。
  4. 如申請專利範圍第2項之半導體封裝，其中該電鍍層包含金、鈀、及鎳其中之一者。
  5. 如申請專利範圍第1項之半導體封裝，又包括：數個於絕緣基板之下表面形成之外部電路圖形，其中該外部電路圖形係電性連接至穿透電極。
  6. 如申請專利範圍第5項之半導體封裝，其又包括：數顆導電球，分別於各外部電路圖形上形成，以至於該導電球電性連接至各外部電路圖形。
  7. 如申請專利範圍第1項之半導體封裝，其又包括一置於半導體封裝模組上和各半導體晶片上方之蓋板。
  8. 如申請專利範圍第7項之半導體封裝，其中所述蓋板包括配置於與該半導體晶片相對之蓋板一側面上的接著材料。
  9. 如申請專利範圍第7項之半導體封裝，其中該蓋板包含一附著於面對半導體封裝模組之內表面之散熱構件，用以將由半導體晶片產生之熱消散。
  10. 如申請專利範圍第7項之半導體封裝，其又包括數個於蓋板之外表面上形成之附加之電路圖形，其中該附加之電路圖形係電性連接至該穿透電極。
  11. 如申請專利範圍第1項之半導體封裝，其又包括 一於穿透電極之一表面形成之金屬種晶層。
  12. 如申請專利範圍第1項之半導體封裝，其中各半導體晶片係包括數個凸塊。
  13. 如申請專利範圍第1項之半導體封裝，其中所述半導體晶片係經由該凸塊電性連接至各電路圖形。
  14. 如申請專利範圍第1項之半導體封裝，其中所述半導體模組至少為兩個積層者。
  15. 一種製造半導體封裝之方法，包括以下步驟：形成一半導體封裝模組，包括：在一絕緣基板之上表面形成數個電路圖形；在電路圖形之上方至少放置二半導體晶片，其中各半導體晶片係電性連接至各電路圖形；至少將一絕緣構件填入半導體晶片和電路圖形之任何組成之空間的半導體封裝模組形成步驟；將一蓋板放置於各半導體晶片之上方，以覆蓋該半導體封裝模組的半導體封裝模組被覆步驟；及形成一穿透電極，因此該穿透電極穿透一部分介於上表面和下表面之間之半導體封裝模組，其中該穿透電極係電性連接至各電路圖形的電氣連接穿透電極形成步驟。
  16. 如申請專利範圍第15項之製造一半導體封裝之 方法，其中形成該半導體封裝模組之步驟又包括：在電路圖形上形成一電鍍層，其中該電鍍層包含金、鈀、及鎳其中一者。
  17. 如申請專利範圍第16項之製造一半導體封裝之方法，其中該電鍍層包含金、鈀、及鎳其中之一者。
  18. 如申請專利範圍第15項之製造一半導體封裝之方法，其中所述半導體晶片係經由多數個銲錫凸塊電性連接至各電路圖形。
  19. 如申請專利範圍第15項之製造一半導體封裝之方法，其中形成半導體晶片模組之步驟又包括：在填入一絕緣構件之步驟前，電性連接數個電氣元件至絕緣基板之上表面，其中該電氣元件係電性連接至各電路圖形，電氣元件包含電晶體、電阻器、及電容器等其中一者。
  20. 如申請專利範圍第15項之製造一半導體封裝之方法，其中形成半導體晶片模組之步驟又包括：研磨該半導體晶片之上表面。
  21. 如申請專利範圍第15項之製造一半導體封裝之方法，其中形成該半導體晶片模組之步驟又包括：將一散熱構件附著於面對半導體封裝模組之蓋板。
  22. 如申請專利範圍第15項之製造一半導體封裝之 方法，其中以一蓋板覆蓋該半導體封裝模組之步驟包括：將一黏著構件施加於該蓋板之內表面或在該半導體晶片上，其中該黏著構件包含一受熱熔解之黏著材料。
  23. 如申請專利範圍第15項之製造一半導體封裝之方法，又包括：在形成半導體封裝模組之步驟後，在絕緣基板之外表面上形成數個外部電路圖形，其中該外部電路圖形係電性連接至該穿透電極。
  24. 如申請專利範圍第23項之製造一半導體封裝之方法，其中形成該外部電路圖形之步驟包含以下步驟：在絕緣基板之外表面形成一金屬層；及將該金屬層圖案化。
  25. 如申請專利範圍第15項之製造一半導體封裝之方法，其中形成該穿透電極之步驟包括：形成一穿透該絕緣基板、絕緣構件、及蓋板之導孔；在該導孔之內面形成一金屬種晶層；及將一導電材料填入該導孔。
  26. 如申請專利範圍第15項之製造一半導體封裝之方法，其中所述導孔的形成步驟係，多數個導孔將所述半導體封裝及蓋板貫通。
  27. 如申請專利範圍第15項之製造一半導體封裝之方法，其中該半導體晶片係經由導線與電路圖形電性連接。
  28. 如申請專利範圍第27項之製造一半導體封裝之方法，其中所述導線係由所述絕緣材料被覆。
  29. 如申請專利範圍第15項之製造一半導體封裝之方法，又包括：在以一蓋板覆蓋該半導體封裝模組之步驟前，堆疊至少二個半導體封裝模組。
  30. 如申請專利範圍第23項之製造一半導體封裝之方法，其中一黏著構件係插設於該半導體封裝模組之間。
TW096144028A 2007-09-10 2007-11-21 半導體封裝及其製造方法 TWI381509B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070091754A KR100881400B1 (ko) 2007-09-10 2007-09-10 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW200913207A TW200913207A (en) 2009-03-16
TWI381509B true TWI381509B (zh) 2013-01-01

Family

ID=40430959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144028A TWI381509B (zh) 2007-09-10 2007-11-21 半導體封裝及其製造方法

Country Status (5)

Country Link
US (2) US7786590B2 (zh)
JP (2) JP2009071259A (zh)
KR (1) KR100881400B1 (zh)
CN (1) CN101388383A (zh)
TW (1) TWI381509B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013555B1 (ko) * 2008-10-09 2011-02-14 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5600427B2 (ja) * 2009-12-25 2014-10-01 株式会社フジクラ 貫通配線基板の材料基板
KR101096045B1 (ko) * 2010-05-06 2011-12-19 주식회사 하이닉스반도체 적층 반도체 패키지 및 그 제조방법
US9252172B2 (en) 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US9553162B2 (en) 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
JP5831401B2 (ja) * 2012-08-24 2015-12-09 三菱電機株式会社 半導体装置
KR102509048B1 (ko) * 2016-04-26 2023-03-10 에스케이하이닉스 주식회사 반도체 패키지
KR102442623B1 (ko) * 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521438A (en) * 1993-09-24 1996-05-28 Ngk Spark Plug Co., Ltd. Ceramic base and metallic member assembly
JPH1041425A (ja) * 1996-07-18 1998-02-13 Nec Corp 半導体パッケージとその製造方法
KR19990025444A (ko) * 1997-09-12 1999-04-06 구본준 반도체 기판과 적층형 반도체 패키지 및 그 제조방법
US20010010627A1 (en) * 2000-01-31 2001-08-02 Masatoshi Akagawa Semiconductor device and manufacturing method therefor
JP2002026187A (ja) * 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
US6847109B2 (en) * 2002-09-25 2005-01-25 Samsung Electronics Co., Ltd. Area array semiconductor package and 3-dimensional stack thereof
US6900074B2 (en) * 1999-07-30 2005-05-31 Renesas Technology Corp. Method of manufacturing a semiconductor device having plural semiconductor chips, wherein electrodes of the semiconductor chips are electrically connected together via wiring substrates of the semiconductor chips
US20060125096A1 (en) * 2003-02-05 2006-06-15 Masakuni Shiozawa Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
CN1858825A (zh) * 2005-05-02 2006-11-08 三星Sdi株式会社 Ic芯片散热结构和具有所述散热结构的等离子体显示模块
US20070085188A1 (en) * 2005-10-18 2007-04-19 Phoenix Precision Technology Corporation Stack Structure of Carrier Board Embedded with Semiconductor Components and Method for Fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369191A (ja) * 1989-08-08 1991-03-25 Nec Corp 電子部品内蔵の多層プリント基板
US5877561A (en) * 1995-07-28 1999-03-02 Lg Semicon Co., Ltd. Plate and column type semiconductor package having heat sink
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
JP2000174442A (ja) * 1998-12-03 2000-06-23 Sony Corp 電子部品の実装方法、及び半導体装置
JP2000200851A (ja) * 1999-01-07 2000-07-18 Hitachi Cable Ltd 複数チップ型半導体装置
KR100324333B1 (ko) * 2000-01-04 2002-02-16 박종섭 적층형 패키지 및 그 제조 방법
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP3547423B2 (ja) * 2000-12-27 2004-07-28 松下電器産業株式会社 部品内蔵モジュール及びその製造方法
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP4438389B2 (ja) * 2003-11-14 2010-03-24 カシオ計算機株式会社 半導体装置の製造方法
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2006295119A (ja) * 2005-03-17 2006-10-26 Matsushita Electric Ind Co Ltd 積層型半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521438A (en) * 1993-09-24 1996-05-28 Ngk Spark Plug Co., Ltd. Ceramic base and metallic member assembly
JPH1041425A (ja) * 1996-07-18 1998-02-13 Nec Corp 半導体パッケージとその製造方法
KR19990025444A (ko) * 1997-09-12 1999-04-06 구본준 반도체 기판과 적층형 반도체 패키지 및 그 제조방법
US6900074B2 (en) * 1999-07-30 2005-05-31 Renesas Technology Corp. Method of manufacturing a semiconductor device having plural semiconductor chips, wherein electrodes of the semiconductor chips are electrically connected together via wiring substrates of the semiconductor chips
US20010010627A1 (en) * 2000-01-31 2001-08-02 Masatoshi Akagawa Semiconductor device and manufacturing method therefor
JP2002026187A (ja) * 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
US6847109B2 (en) * 2002-09-25 2005-01-25 Samsung Electronics Co., Ltd. Area array semiconductor package and 3-dimensional stack thereof
US20060125096A1 (en) * 2003-02-05 2006-06-15 Masakuni Shiozawa Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US7256072B2 (en) * 2003-03-25 2007-08-14 Seiko Epson Corporation Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
CN1858825A (zh) * 2005-05-02 2006-11-08 三星Sdi株式会社 Ic芯片散热结构和具有所述散热结构的等离子体显示模块
US20070085188A1 (en) * 2005-10-18 2007-04-19 Phoenix Precision Technology Corporation Stack Structure of Carrier Board Embedded with Semiconductor Components and Method for Fabricating the same

Also Published As

Publication number Publication date
TW200913207A (en) 2009-03-16
CN101388383A (zh) 2009-03-18
US7786590B2 (en) 2010-08-31
US7858520B2 (en) 2010-12-28
US20100291733A1 (en) 2010-11-18
JP2009071259A (ja) 2009-04-02
JP2012231169A (ja) 2012-11-22
KR100881400B1 (ko) 2009-02-02
US20090065923A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
TWI381509B (zh) 半導體封裝及其製造方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US8802507B2 (en) Fabrication method of semiconductor package device, and fabrication method of semiconductor package structure
TWI355034B (en) Wafer level package structure and fabrication meth
US8647924B2 (en) Semiconductor package and method of packaging semiconductor devices
JP5280014B2 (ja) 半導体装置及びその製造方法
US10593629B2 (en) Semiconductor package with a conductive casing for heat dissipation and electromagnetic interference (EMI) shield and manufacturing method thereof
US6596560B1 (en) Method of making wafer level packaging and chip structure
US8994168B2 (en) Semiconductor package including radiation plate
US20180301418A1 (en) Package structure and manufacturing method thereof
TW201806101A (zh) 封裝結構及其製造方法
KR20010078174A (ko) 반도체 장치 및 그 제조 방법
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US20170358557A1 (en) Package-on-package structure and manufacturing method thereof
TW201409589A (zh) 半導體裝置之製造方法
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP2006228897A (ja) 半導体装置
US7170167B2 (en) Method for manufacturing wafer level chip scale package structure
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
TWI490959B (zh) 半導體封裝結構及其製作方法
JP7251951B2 (ja) 半導体装置及び半導体装置の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
TWI766761B (zh) 電子封裝件及其製法
JP2004006482A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees