CN101388383A - 半导体封装及其制造方法 - Google Patents
半导体封装及其制造方法 Download PDFInfo
- Publication number
- CN101388383A CN101388383A CNA2008100024369A CN200810002436A CN101388383A CN 101388383 A CN101388383 A CN 101388383A CN A2008100024369 A CNA2008100024369 A CN A2008100024369A CN 200810002436 A CN200810002436 A CN 200810002436A CN 101388383 A CN101388383 A CN 101388383A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- circuit pattern
- package module
- semiconductor chip
- semiconductor packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体封装及其制造方法。该半导体封装包含半导体封装模块,该半导体封装模块具有形成于绝缘基板上的电路图案,通过凸块电连接至每个电路图案的至少两个半导体芯片,以及填入该半导体模块的任何开放空间中的绝缘构件。盖板形成于半导体封装模块的上部,穿透电极穿透半导体封装。穿透电极电连接至电路图案。所述半导体封装改进了例如尺寸、可靠性、翘曲防止与迅速散热的重要特性。
Description
技术领域
本发明涉及一种半导体封装及其制造方法。
背景技术
通常,制造半导体封装包括三个工艺:半导体芯片制造工艺、电气检验工艺、以及封装工艺。在半导体芯片制造工艺中,例如晶体管、电阻器、以及电容器的元件形成于晶片上。在电气检验工艺中,半导体芯片受到电气检验以区分好的与不良的半导体芯片。封装工艺防止脆弱的半导体芯片不受到外界施加的冲击与/或振动。
具有这些半导体元件的半导体封装被应用到个人计算机、电视接收器、家用电器、信息与通讯设备等。
近年来,半导体封装技术的发展已衍生出具有不超过半导体芯片的100~105%的尺寸的“芯片级封装”。此发展亦衍生出层叠多个半导体芯片与/或半导体封装的“叠层半导体封装”。“叠层半导体封装”能够改善数据储存容量和数据处理速度。
发明内容
本发明提供一种半导体封装,更具体而言提供一种具有可改进的尺寸、可靠性、翘曲防止与散热等特性的半导体封装。
本发明还提供一种具有这些改进的特性的半导体封装的制造方法。
本发明的半导体封装包括半导体封装模块,该半导体封装模块具有:形成于绝缘基板上的电路图案;至少两个半导体芯片,电连接至每个该电路图案;以及绝缘构件,填入该半导体封装模块的开放空间之间。穿透电极随后穿透该半导体封装的全部厚度,且该穿透电极电连接至该电路图案。
在该半导体封装中,该电路图案可含有铜。
镀层覆盖该电路图案的外表面。覆盖电路图案的该镀层包含金、钯、以及镍其中之一。
多个外部电路图案形成于该绝缘基板的下表面上。该外部电路图案电连接至该穿透电极。该绝缘基板还包含电连接至该外部电路图案的导电球。此外,电学元件形成于该绝缘基板的上表面上。该电学元件可以为晶体管、电阻器、以及电容器,且该电学元件电连接至该电路图案。
该半导体封装中包括覆盖该半导体封装模块的盖板。
粘着构件形成于该半导体封装的盖板上,用以将该盖板附着到该半导体芯片。
该半导体封装的盖板还可包含散热构件。该散热构件形成于半导体芯片和盖板之间,并且用来散逸自该半导体芯片产生的热。
连接到该穿透电极的外部电路图案另外布置于该半导体封装的盖板上。
该半导体封装的穿透电极包含布置于该穿透电极的表面上的金属种晶图案。
该半导体封装的半导体芯片包含用于通过倒装焊方法将该半导体芯片连接至该电路图案的凸块。
备选地,该半导体封装的半导体芯片可形成于绝缘基板上。半导体芯片的结合焊垫通过导电引线连接至该电路图案。
半导体封装的多个半导体封装模块可以层叠。
本发明的半导体封装的制造方法包括步骤:通过在绝缘基板中形成电路图案,在每个电路图案上形成凸块,在该凸块上放置至少两个半导体芯片,将绝缘构件填入该半导体封装模块的任何间隙之间而形成半导体封装模块;以盖板覆盖该半导体封装模块;以及形成穿透该半导体封装模块的全部厚度的穿透电极。
在该半导体封装的制造方法中,形成半导体封装模块的步骤包含在电路图案上形成镀层的步骤。该镀层包含选自金、钯、以及镍的金属。
在该半导体封装的制造方法中,凸块电连接该半导体芯片的结合焊垫,由此将该半导体芯片电连接至该电路图案。
在该半导体封装的制造方法中,在半导体芯片之间布置绝缘构件的步骤之前,例如晶体管、电阻器、以及电容器的电学元件可添加至该绝缘基板。该电学元件电连接至该电路图案。
在该半导体封装的制造方法中,在填入该绝缘构件的步骤之后,可抛光该半导体芯片和该绝缘构件的顶面。
在制造该半导体封装时,在添加盖板的步骤之前,可在该盖板的底面上形成散热构件。该散热构件在围绕该穿透电极的区域中可包含穿透孔以防止短路。该散热构件用来散逸由该半导体芯片产生的热。
在该半导体封装的制造方法中,当将该粘着构件施加于盖板(或者备选地施加于该半导体芯片)时,粘着材料受热熔化。
在该半导体封装的制造方法中,在形成半导体封装模块的步骤之后,外部电路图案可形成于该绝缘基板的外表面上。该外部电路图案电连接至该穿透电极。
在该半导体封装的制造方法中,形成外部电路图案的步骤还包含在绝缘基板的外表面上形成金属膜以及图案化该金属膜的步骤。
在该半导体封装的制造方法中,形成穿透电极的步骤包含步骤:形成穿透绝缘基板的全部厚度以及绝缘构件及盖板的通路孔;在该通路孔的内表面上形成金属种晶层;以及利用金属种晶层将导电材料填入该通路孔内。
在该半导体封装的制造方法中,可形成多个穿透电极,而非仅形成一个穿透电极。
在半导体封装的备选制造方法中,半导体芯片可形成于该绝缘基板的表面上,且该电路图案随后利用导电引线彼此电连接。
在该制造方法中,当绝缘构件填入该半导体封装模块内的空的空间时,该导电引线被该绝缘构件覆盖。
在该半导体封装的制造方法中,可在附着该盖板之前层叠多个半导体封装模块。
当依照上述方式层叠半导体芯片时,粘着构件夹置于半导体封装模块之间。
附图说明
图1为显示根据本发明的第一实施例的半导体封装的剖面图。
图2为显示布置于图1所示的绝缘基板上的外部电路图案的剖面图。
图3为显示布置于图1所示的绝缘基板上的电学元件的剖面图。
图4为显示布置于图1所示的盖板上的散热构件的剖面图。
图5为显示形成于图1所示的盖板上形成的附加电路图案的剖面图。
图6为显示包含多个半导体封装模块的半导体封装的剖面图。
图7为显示根据本发明的第二实施例的半导体封装的剖面图。
图8至17为显示根据本发明的第三实施例半导体封装的制造方法的剖面图。
附图标记说明
400:半导体封装 123:焊料凸块
122:第一半导体芯片 120:半导体芯片
300:穿透电极 125:焊料凸块
124:第二半导体芯片 200:盖板
210:粘着构件 130:绝缘构件
112:绝缘基板的第一表面 114:绝缘基板的第二表面
116:电路图案 118:镀层
310:金属种晶层 315:导电球
110:绝缘基板 100:半导体封装模块
117:电学元件用电路图案119c、119b:镀层
119a:导电球 119:外部电路图案
140:电学元件 220:散热构件
230:附加电路图案 180:粘着构件
127a、129a:导电引线 127、129:结合焊垫
210:粘着构件 115:电路图案
126、128:半导体芯片 116a:金属膜
132:初始绝缘构件
具体实施方式
图1为显示根据本发明的第一实施例的半导体封装的剖面图。
参考图1,半导体封装400包含半导体封装模块100和穿透电极300。此外,半导体封装400还包含盖板200。
半导体封装模块100包含绝缘基板110、半导体芯片120、以及绝缘构件130。
绝缘基板110可为例如板状。绝缘基板110具有第一表面112和与第一表面112相对的第二表面114。
电路图案116位于绝缘基板110上。从图2可看出,外部电路图案119和导电球199a也可被包含在绝缘基板110上。
往回参考图1,电路图案116布置于绝缘基板110的第一表面112上。电路图案116电连接至半导体芯片120和穿透电极300(二者均在下文更详细描述)。电路图案116例如可包含铜。
镀层118可形成于电路图案116的表面上,以改进电路图案116和每个半导体芯片120的焊料凸块的附着力。可用作镀层118的材料的示例包含金、镍、钯、以及这些材料的合金。
图2为显示布置于图1所示的绝缘基板上的外部电路图案的剖面图。
参考图2,外部电路图案119布置于绝缘基板110的第二表面114上。外部电路图案119可包含例如铜并电连接至穿透电极300(将在下文更详细描述)。
为了改进外部电路图案119和导电球119a的附着力,可在外部电路图案119a的表面上形成镀层119b。可用作镀层119b的材料的示例包含金、镍、钯、以及这些材料的合金。
导电球119a电连接至外部电路图案119。因此,当信号经由导电球119a而被接收时,该信号随后经由外部电路图案119和穿透电极300而被提供至半导体芯片120。
图3为显示布置于图1所示的绝缘基板上的电学元件的剖面图。
参考图3,电学元件用电路图案117可布置于绝缘基板110上。电学元件140电连接至电学元件用电路图案117。电学元件用电路图案117亦可布置于绝缘基板110的第一表面112上。电学元件用电路图案117电连接至布置于绝缘基板110的第一表面112上的电路图案116。
在本实施例中,电学元件140可包含例如晶体管、电容器、电阻器、以及电感器等的电学元件。
再次参考图1,半导体封装模块100的半导体芯片120电连接至每个电路图案116。下文中,将半导体芯片120定义为第一半导体芯片122和第二半导体芯片124。
在本实施例中,第一和第二半导体芯片122、124是从晶片(未示出)切下并且使用电子管芯分类(EDS)工艺选出的具有良好品质的半导体芯片。
第一半导体芯片122和第二半导体芯片124包含例如结合焊垫(未示出)和电连接至每个结合焊垫的凸块123及125。在本实施例中,凸块123及125通过倒装焊方法而电连接至电路图案116。通过在电路图案116上形成镀层118,可大幅提升电路图案116和凸块123及125的附着力。
在本实施例中,当第一半导体芯片122和第二半导体芯片124直接电连接至电路图案116时,输入到第一半导体芯片122和第二半导体芯片124的数据的传输路径以及从第一半导体芯片122和第二半导体芯片124输出的数据的传输路径被缩短。通过缩短传输路径,第一半导体芯片122和第二半导体芯片124可以较高速度输入和输出数据。
通过以倒装焊方法将第一半导体芯片122和第二半导体芯片124的凸块123及125连接至电路图案116,可以减少半导体封装模块100的厚度,并且可以改进半导体封装模块100的可靠性。
再次参考图1,半导体封装模块100的绝缘构件130形成于半导体芯片122、124和绝缘基板110的第一表面112之间的区域内,亦形成于第一和第二半导体芯片122、124的侧边区域内。绝缘构件130封闭半导体芯片122、124和绝缘基板110的第一表面112之间的间隙,并改进半导体芯片122、124和绝缘基板110之间的附着力。
在本实施例中,第一半导体芯片122和第二半导体芯片124的侧面均被绝缘构件130覆盖,其上布置有凸块125、123的第一半导体芯片122和第二半导体芯片124的底面部分当然没有被绝缘构件130覆盖。
绝缘构件130可包含例如通过受热而硬化的热硬化材料和通过例如紫外线的光而硬化的光硬化材料。
盖板200布置于具有绝缘基板110、半导体芯片120、以及绝缘构件130的半导体封装模块100上。
盖板200一般例如为板状。盖板200接触第一半导体芯片122和第二半导体芯片124的底面。盖板200保护第一半导体芯片122和第二半导体芯片124不受外界的冲击与/或振动。
粘着构件210位于盖板200的底部。粘着构件210用来将盖板200附着到半导体封装模块100。如图1所示,粘着构件210夹置于盖板200和第一和第二半导体芯片122、124之间。通常对粘着构件210施加热量以将盖板200物理附着到半导体封装模块100。
图4为显示布置于图1所示的盖板上的散热构件的剖面图。
参考图4,当第一半导体芯片122和第二半导体芯片124高速输入或输出数据时,大量的热从第一半导体芯片122和第二半导体芯片124产生。这些热导致第一半导体芯片122和第二半导体芯片124的数据处理速度降低。
为了迅速将第一半导体芯片122和第二半导体芯片124产生的热散逸到半导体封装模块100外部,盖板200包含散热构件220。
散热构件220可包含具有较高热导率的金属。可用于散热构件220的材料的示例包含铜、铜合金、铝、铝合金、银、银合金等。
散热构件220可夹置于盖板200和半导体芯片122、124之间。在图4中,散热构件220布置于半导体芯片122、124和粘着构件210之间。
为了防止导电散热构件220和穿透电极300之间短路,穿透孔形成于围绕穿透电极的区域内,使得散热构件220不接触穿透电极300。散热构件220中穿透孔的直径大于穿透电极300。
图5为显示形成于图1所示的盖板上的附加电路图案的剖面图。
参考图5,盖板200可包含附加电路图案230。
附加电路图案230布置于盖板200的外表面上。附加电路图案230电连接至穿透电极300(将在下文详细描述)。
附加电路图案230可电连接至例如晶体管、电阻器、电容器、以及电感器的电学元件。附加电路图案亦可电连接至另一半导体封装。
再次参考图1,穿透电极300穿透盖板200、绝缘构件130、电路图案116、以及绝缘基板110。穿透电极300电连接至电路图案116。
在本实施例中,穿透电极300可为镀层。可用作穿透电极300的材料的示例为铜,不过铜并非可用作穿透电极的唯一材料。为了使用镀覆方法形成穿透电极300,在穿透电极300的表面上形成金属种晶层310。
包括半导体封装模块100和盖板200的半导体封装400已经在上文描述并示于图1。参考图6,通过层叠多个半导体封装模块100,并利用下半导体封装模块的盖板200作为上半导体封装模块100的绝缘基板,则可以容易地实现叠层半导体封装310
图7为显示根据本发明的第二实施例的半导体封装的剖面图。根据本发明的第二实施例的半导体封装,除了半导体芯片和电路图案的配置不同之外,基本上与第一实施例的半导体封装相似。因此,将省略对重复部件的解释,对于重复部件给予同样的描述和附图标记。
在第二实施例,至少两个半导体芯片可以布置于绝缘基板上。出于解释的目的,将描述两个半导体芯片的设计。参考图7,两个半导体芯片126、128布置于绝缘基板110上。结合焊垫127、129布置于半导体芯片126、128的顶面上。半导体芯片126、128的底面附着到绝缘基板110。
电路图案115布置于绝缘基板110上。电路图案115布置为毗邻半导体芯片126、128。每个半导体芯片电连接至每个电路图案115。导电引线127a、120a可用来将半导体芯片126、128连接至电路图案115。
绝缘构件130覆盖导电引线127a、129a和半导体芯片126、128。
穿透电极300穿透布置于半导体芯片126、128之间的电路图案115,结果穿透电极300电连接至布置于半导体芯片126、128之间的电路图案115,且电路图案115通过穿透电极而彼此电连接。
图8至17为显示根据本发明的第三实施例半导体封装的制造方法的剖面图。
图8和9为显示根据本发明的第三实施例在绝缘基板上产生电路图案的工艺的剖面图。
参考图8,为了在绝缘基板110上产生电路图案,在绝缘基板110上形成金属膜116a。
在本实施例中,金属膜116a可为铜膜。金属膜116a可使用粘着介质而附着到绝缘基板110的第一表面112。备选地,金属膜116a可使用镀覆方法例如无电镀覆方法而形成于绝缘基板110的第一表面112上。
在金属膜116a附着到绝缘基板110或形成于绝缘基板110上后,光致抗蚀剂膜(未示出)形成于金属膜116a上。光致抗蚀剂膜通过包含曝光和显影工艺的光工艺而被图案化,以在金属膜116a上形成光致抗蚀剂图案。
参考图9,金属膜116a使用光致抗蚀剂图案作为蚀刻掩模而被图案化,以在绝缘基板110的第一表面112上形成电路图案116。
电路图案116形成于绝缘基板110的第一表面112上后,镀层118可形成于电路图案116的表面上。可用于镀层118的材料的示例包含金、镍、钯、这些材料的合金等等。
图10为显示电连接至图9所示的电路图案的半导体芯片的剖面图。
参考图10,在电路图案形成之后,至少两个半导体芯片电连接至电路图案116。出于说明的目的,图10显示两个半导体芯片122、124。半导体芯片122、124电连接至电路图案116。下文中,将半导体芯片122、124称作第一半导体芯片122和第二半导体芯片124。
在本实施例中,结合焊垫(未示出)布置于第一半导体芯片122和第二半导体芯片124的顶面上,且焊料凸块123及125电连接至该结合焊垫。
第一半导体芯片122和第二半导体芯片124的焊料凸块123及125以倒装焊方式连接至电路图案116。
图11为显示电连接至图10所示的电路图案的电学元件的剖面图。
参考图11,当电路图案116形成于绝缘基板110的第一表面112上时,电学元件用电路图案117可与电路图案116一起形成。电学元件用电路图案117可电连接至电路图案116。
电学元件用电路图案117电连接至电学元件140。电学元件140可为例如晶体管、电容器、电阻器、电感器等。
图12为显示涂布于图10所示绝缘基板上的初始绝缘构件的剖面图。
参考图12,在形成于绝缘基板110的第一表面112上的电路图案116电连接至第一半导体芯片122和第二半导体芯片124之后,初始绝缘构件132形成于绝缘基板110的第一表面112上。
为了形成初始绝缘构件132,包含溶剂的流体绝缘材料被涂布于绝缘基板110的第一表面112上。该绝缘材料例如可以夹置于绝缘基板110的第一表面112和半导体芯片122、124之间,且此外,该绝缘材料可覆盖半导体芯片122、124的侧面。
在本实施例中,初始第一绝缘构件132中包含的绝缘材料被硬化。例如,该绝缘材料可包含受热而硬化的热硬化材料。
图13为显示经抛光的图12所示的半导体芯片和初始绝缘构件的剖面图。
参考图13,例如可以使用化学机械抛光(CMP)工艺来抛光半导体芯片122、124的背面。因此,可大幅减少半导体芯片122、124的厚度。
另外,当半导体芯片122、124通过化学机械抛光(CMP)工艺被抛光时,初始绝缘构件132也被抛光,形成如图13所示的经过抛光的绝缘构件130。当图8至13所示的工艺完成时,即产生半导体封装模块100。
图14为显示布置于图13所示的半导体封装模块上的盖板的剖面图。
参考图14,在如图13所示的半导体封装模块100产生后,盖板200放置于经过抛光的半导体封装模块100的半导体芯片122、124上。
盖板200可为例如板状的绝缘基板。盖板200保护半导体封装模块100的半导体芯片122、124不受外界所施加的冲击与/或振动。
粘着构件210形成于盖板200的底面(即,面对半导体封装模块100的表面)上。粘着构件210将半导体封装模块100附着到盖板200。粘着构件210可包含例如受热熔化的粘着材料。
半导体封装模块100的半导体芯片122、124通过盖板200、绝缘基板110、以及绝缘构件130与外部隔离。
图15为显示附着到图14所示盖板的散热构件的剖面图。
参考图15,当半导体封装模块100的半导体芯片122、124高速处理数据时,半导体芯片122、124产生大量的热。从半导体芯片122、124产生的热严重损害半导体芯片122、124的性能。
为了迅速地散逸由半导体芯片122、124产生的热,散热构件220被附着到面对半导体芯片122、124的盖板200的底面。
散热构件220具有板状,并包含具有比半导体芯片122、124高的热导率的金属。可用于散热构件220的材料的示例包含铜、铜合金、铝、以及铝合金。
穿透孔可形成于与穿透电极300对应的导电散热构件220的部分(将在下文更详细描述)。散热构件220内的穿透孔大于穿透电极300,因此防止穿透电极300接触散热构件220。穿透孔因此可以防止在导电散热构件220和穿透电极300之间发生短路。
图16为显示穿透图14所示的半导体封装模块和盖板的穿透电极的剖面图。
参考图16,在盖板200附着到半导体封装模块100之后,形成穿透盖板200和半导体封装模块100的通路孔。在本实施例中,还可形成多个通路孔。
该通路孔可通过使用钻机的钻孔工艺或使用激光束的激光钻孔工艺来形成。通路孔穿透盖板200、绝缘构件130、电路图案116、以及绝缘基板110。
在形成通路孔之后,利用无电镀覆方法在通路孔的内表面上形成金属种晶层310。接着金属种晶层310被用于在通路孔中形成穿透电极300。
图17为显示形成于图16所示的半导体封装的绝缘基板上的外部电路图案的剖面图。
参考图17,在制备具有半导体封装模块100、盖板200、以及穿透电极300的半导体封装400之后,外部电路图案119形成于半导体封装模块100的绝缘基板110的外表面上。为了形成外部电路图案119,金属膜(未示出)首先形成或布置于半导体封装400的绝缘基板110的外表面上。
可利用镀覆方法在绝缘基板110的外表面上形成该金属膜,或者使用粘着剂将该金属膜附着到绝缘基板110的外表面。
在该金属膜形成或附着到绝缘基板110的外表面之后,光致抗蚀剂膜形成于该金属膜上。该光致抗蚀剂膜使用包含曝光和显影工艺的光工艺而被图案化,以在金属膜上形成光致抗蚀剂图案。
接着该金属膜使用光致抗蚀剂图案作为掩模而被图案化,以在绝缘基板110上形成外部电路图案119。外部电路图案119电连接至穿透电极300。
虽然如图17所示的外部电路图案119被描述为在图8至16所示的工艺之后形成,外部电路图案119亦可在电路图案116形成于绝缘基板110上时形成于绝缘基板119上。
在上述工艺步骤中,虽然已说明和描述了电路图案116以倒装焊方法连接至半导体芯片122、124的凸块;如图7所示,也可以将半导体芯片126、128附着到绝缘基板110。半导体芯片126、128随后可使用导电引线127a、129a电连接至布置为毗邻半导体芯片126、128的电路图案115。绝缘构件130随后可用于覆盖导电引线127a、129a和半导体芯片127、129。
另外,如图6所示,通过将多个半导体封装模块100相互层叠并且使用粘着构件来附着半导体封装模块,且随后在最上面的半导体封装模块100上形成盖板200,由此可形成叠层半导体封装。
如上详述,当制造半导体封装时,基板的制造工艺可以与封装半导体芯片的工艺一起实施。以此方式制造半导体封装具有各种有益效果,包括:减少半导体封装的尺寸、显著地改进半导体封装的数据处理速度和数据储存容量、改进半导体封装的可靠性、防止翘曲、以及迅速地散逸由半导体芯片产生的热。
虽然本公开中结合具体实施例说明和描述了本发明,但是本发明不限于这些实施例。本领域技术人员将理解,可以进行各种改进、添加和替换而不背离权利要求所披露的本发明的范围和精神。
本申请主张2007年9月10日提出的韩国专利申请No.10-2007-0091754的优先权,其全文引用结合于此。
Claims (25)
1.一种半导体封装,包括:
半导体封装模块,包括:
绝缘基板,具有上表面和下表面;
多个电路图案,形成于所述绝缘基板的上表面上;
至少两个半导体芯片,电连接至每个所述电路图案;以及
绝缘构件,至少填入所述半导体芯片和所述电路图案的任何组合之间的任何空间内,以及
穿透电极,形成为穿透介于所述上表面和下表面之间的所述半导体封装模块的一部分,其中所述穿透电极电连接至所述电路图案。
2.如权利要求1所述的半导体封装,其中所述电路图案包含铜。
3.如权利要求1所述的半导体封装,还包括形成于所述电路图案的表面上的镀层,其中所述镀层包括金、钯、和镍其中之一。
4.如权利要求1所述的半导体封装,还包括:
形成于所述绝缘基板的下表面上的多个外部电路图案,其中所述外部电路图案电连接至所述穿透电极,
多个导电球,每个分别形成于每个外部电路图案上,使得所述导电球电连接至所述外部电路图案。
5.如权利要求1所述的半导体封装,还包括设置于所述绝缘基板的上表面上的至少一个电学元件,其中所述电学元件电连接至所述电路图案,且其中每个电学元件包含晶体管、电阻器、以及电容器其中之一。
6.如权利要求1所述的半导体封装,还包括置于所述半导体封装模块上和所述半导体芯片上方的盖板。
7.如权利要求6所述的半导体封装,其中所述盖板包括附着到面对所述半导体封装模块的内表面上的散热构件,以散逸由所述半导体芯片产生的热。
8.如权利要求6所述的半导体封装,还包括形成于所述盖板的外表面上的多个附加电路图案,其中所述附加电路图案电连接至所述穿透电极。
9.如权利要求1所述的半导体封装,还包括形成于所述穿透电极的表面上的金属种晶层。
10.如权利要求1所述的半导体封装,其中每个半导体芯片包括多个凸块,所述半导体芯片通过所述凸块电连接至所述电路图案。
11.如权利要求1所述的半导体封装,其中具有结合焊垫的所述半导体芯片形成于所述绝缘基板上,使得所述半导体芯片通过连接所述结合焊垫和所述电路图案的导电引线而电连接到每个所述电路图案。
12.如权利要求1所述的半导体封装,其中所述半导体封装包括相互层叠的多个所述半导体封装模块,使得所述穿透电极穿透每个半导体封装模块。
13.一种半导体封装的制造方法,包括步骤:
形成半导体封装模块,包括:
在绝缘基板的上表面上形成多个电路图案;
在所述电路图案的上方放置至少两个半导体芯片,其中每个所述半导体芯片电连接至每个所述电路图案;以及
将绝缘构件至少填入所述半导体芯片和所述电路图案的任何组合之间的任何空间内,
将盖板放置于所述半导体芯片上方以覆盖所述半导体封装模块;以及
形成穿透电极,使得所述穿透电极穿透介于所述上表面和下表面之间的所述半导体封装模块的一部分,其中所述穿透电极电连接至所述电路图案。
14.如权利要求13所述的半导体封装的制造方法,其中形成半导体封装模块的步骤还包括:
在所述电路图案上形成镀层,其中所述镀层包含金、钯、以及镍其中之一。
15.如权利要求13所述的半导体封装的制造方法,其中形成半导体封装模块的步骤还包括:
在填入绝缘构件的步骤之前,将多个电学元件电连接至所述绝缘基板的上表面,其中所述电学元件电连接至所述电路图案,且所述电学元件包含晶体管、电阻器、以及电容器其中之一。
16.如权利要求13所述的半导体封装的制造方法,其中形成半导体封装模块的步骤还包括:
抛光所述半导体芯片和所述绝缘构件的上表面。
17.如权利要求13所述的半导体封装的制造方法,其中形成半导体封装模块的步骤还包括:
将散热构件附着到面对所述半导体封装模块的所述盖板的内表面,其中穿透孔在围绕所述穿透电极的区域内形成于所述散热构件内。
18.如权利要求13所述的半导体封装的制造方法,其中使用盖板覆盖所述半导体封装模块的顶面的步骤包括:
将粘着构件施加于所述盖板的内表面或在所述半导体芯片上,其中所述粘着构件包含受热熔化的粘着材料。
19.如权利要求13所述的半导体封装的制造方法,还包括:
在形成半导体封装模块的步骤之后,在所述绝缘基板的外表面上形成多个外部电路图案,其中所述外部电路图案电连接至所述穿透电极。
20.如权利要求19所述的半导体封装的制造方法,其中形成外部电路图案的步骤包含步骤:
在所述绝缘基板的外表面上形成金属层;以及
图案化所述金属层。
21.如权利要求13所述的半导体封装的制造方法,其中形成穿透电极的步骤包括:
形成穿透所述绝缘基板、所述绝缘构件、以及所述盖板的通路孔;
在所述通路孔的内表面上形成金属种晶层;以及
用导电材料填充所述通路孔。
22.如权利要求13所述的半导体封装的制造方法,其中形成多个所述穿透电极。
23.如权利要求13所述的半导体封装的制造方法,其中所述半导体芯片和所述电路图案通过导电引线相互电连接。
24.如权利要求13所述的半导体封装的制造方法,还包括:
在用盖板覆盖所述半导体封装模块的步骤之前,层叠多个所述半导体封装模块。
25.如权利要求24所述的半导体封装的制造方法,其中粘着构件夹置于所述半导体封装模块之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070091754A KR100881400B1 (ko) | 2007-09-10 | 2007-09-10 | 반도체 패키지 및 이의 제조 방법 |
KR91754/07 | 2007-09-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101388383A true CN101388383A (zh) | 2009-03-18 |
Family
ID=40430959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100024369A Pending CN101388383A (zh) | 2007-09-10 | 2008-01-07 | 半导体封装及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7786590B2 (zh) |
JP (2) | JP2009071259A (zh) |
KR (1) | KR100881400B1 (zh) |
CN (1) | CN101388383A (zh) |
TW (1) | TWI381509B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254890A (zh) * | 2010-05-06 | 2011-11-23 | 海力士半导体有限公司 | 层叠式半导体封装及其制造方法 |
CN103000574A (zh) * | 2011-09-15 | 2013-03-27 | 新科金朋有限公司 | 形成具有响应于外部刺激的有源区域的半导体管芯的方法 |
CN107316853A (zh) * | 2016-04-26 | 2017-11-03 | 爱思开海力士有限公司 | 半导体封装件 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101013555B1 (ko) * | 2008-10-09 | 2011-02-14 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
JP5600427B2 (ja) * | 2009-12-25 | 2014-10-01 | 株式会社フジクラ | 貫通配線基板の材料基板 |
US9252172B2 (en) | 2011-05-31 | 2016-02-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region |
US9553162B2 (en) | 2011-09-15 | 2017-01-24 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus |
JP5831401B2 (ja) * | 2012-08-24 | 2015-12-09 | 三菱電機株式会社 | 半導体装置 |
KR102442623B1 (ko) * | 2017-08-08 | 2022-09-13 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0369191A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | 電子部品内蔵の多層プリント基板 |
JPH0794633A (ja) * | 1993-09-24 | 1995-04-07 | Ngk Spark Plug Co Ltd | 金属部材を接合したセラミック基板 |
US5877561A (en) * | 1995-07-28 | 1999-03-02 | Lg Semicon Co., Ltd. | Plate and column type semiconductor package having heat sink |
JP2783259B2 (ja) | 1996-07-18 | 1998-08-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
KR100447313B1 (ko) * | 1996-11-21 | 2004-09-07 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조방법 |
US6492719B2 (en) * | 1999-07-30 | 2002-12-10 | Hitachi, Ltd. | Semiconductor device |
KR100280398B1 (ko) * | 1997-09-12 | 2001-02-01 | 김영환 | 적층형 반도체 패키지 모듈의 제조 방법 |
JP2000174442A (ja) * | 1998-12-03 | 2000-06-23 | Sony Corp | 電子部品の実装方法、及び半導体装置 |
JP2000200851A (ja) * | 1999-01-07 | 2000-07-18 | Hitachi Cable Ltd | 複数チップ型半導体装置 |
KR100324333B1 (ko) * | 2000-01-04 | 2002-02-16 | 박종섭 | 적층형 패키지 및 그 제조 방법 |
JP3813402B2 (ja) * | 2000-01-31 | 2006-08-23 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3537400B2 (ja) * | 2000-03-17 | 2004-06-14 | 松下電器産業株式会社 | 半導体内蔵モジュール及びその製造方法 |
JP2002026187A (ja) | 2000-07-07 | 2002-01-25 | Sony Corp | 半導体パッケージ及び半導体パッケージの製造方法 |
JP3798620B2 (ja) * | 2000-12-04 | 2006-07-19 | 富士通株式会社 | 半導体装置の製造方法 |
JP3547423B2 (ja) * | 2000-12-27 | 2004-07-28 | 松下電器産業株式会社 | 部品内蔵モジュール及びその製造方法 |
JP3655242B2 (ja) * | 2002-01-04 | 2005-06-02 | 株式会社東芝 | 半導体パッケージ及び半導体実装装置 |
TW200302685A (en) | 2002-01-23 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Circuit component built-in module and method of manufacturing the same |
KR20040026530A (ko) * | 2002-09-25 | 2004-03-31 | 삼성전자주식회사 | 반도체 패키지 및 그를 이용한 적층 패키지 |
JP2004349495A (ja) * | 2003-03-25 | 2004-12-09 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
JP4438389B2 (ja) * | 2003-11-14 | 2010-03-24 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP2005223223A (ja) * | 2004-02-06 | 2005-08-18 | Tdk Corp | 半導体ic内蔵基板及びその製造方法、並びに、半導体ic内蔵モジュール |
JP2006165175A (ja) * | 2004-12-06 | 2006-06-22 | Alps Electric Co Ltd | 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法 |
JP2006295119A (ja) * | 2005-03-17 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 積層型半導体装置 |
KR100696517B1 (ko) | 2005-05-02 | 2007-03-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 모듈의 집적회로칩 방열 구조 및 이를구비한 플라즈마 디스플레이 모듈 |
TWI295497B (en) * | 2005-10-18 | 2008-04-01 | Phoenix Prec Technology Corp | Stack structure of semiconductor component embedded in supporting board and method for fabricating the same |
-
2007
- 2007-09-10 KR KR1020070091754A patent/KR100881400B1/ko not_active IP Right Cessation
- 2007-10-26 US US11/924,689 patent/US7786590B2/en active Active
- 2007-11-21 TW TW096144028A patent/TWI381509B/zh not_active IP Right Cessation
- 2007-11-30 JP JP2007311665A patent/JP2009071259A/ja active Pending
-
2008
- 2008-01-07 CN CNA2008100024369A patent/CN101388383A/zh active Pending
-
2010
- 2010-07-22 US US12/841,618 patent/US7858520B2/en active Active
-
2012
- 2012-07-10 JP JP2012154985A patent/JP2012231169A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254890A (zh) * | 2010-05-06 | 2011-11-23 | 海力士半导体有限公司 | 层叠式半导体封装及其制造方法 |
CN103000574A (zh) * | 2011-09-15 | 2013-03-27 | 新科金朋有限公司 | 形成具有响应于外部刺激的有源区域的半导体管芯的方法 |
CN103000574B (zh) * | 2011-09-15 | 2017-04-12 | 新科金朋有限公司 | 形成具有响应于外部刺激的有源区域的半导体管芯的方法 |
US10217873B2 (en) | 2011-09-15 | 2019-02-26 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus |
CN107316853A (zh) * | 2016-04-26 | 2017-11-03 | 爱思开海力士有限公司 | 半导体封装件 |
CN107316853B (zh) * | 2016-04-26 | 2019-11-05 | 爱思开海力士有限公司 | 半导体封装件 |
US10741529B2 (en) | 2016-04-26 | 2020-08-11 | SK hynix, Inc. | Semiconductor packages |
Also Published As
Publication number | Publication date |
---|---|
JP2012231169A (ja) | 2012-11-22 |
US20100291733A1 (en) | 2010-11-18 |
US7858520B2 (en) | 2010-12-28 |
JP2009071259A (ja) | 2009-04-02 |
TW200913207A (en) | 2009-03-16 |
TWI381509B (zh) | 2013-01-01 |
US20090065923A1 (en) | 2009-03-12 |
KR100881400B1 (ko) | 2009-02-02 |
US7786590B2 (en) | 2010-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101388383A (zh) | 半导体封装及其制造方法 | |
CN104253115B (zh) | 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制 | |
US6489687B1 (en) | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment | |
JP5123664B2 (ja) | 半導体装置およびその製造方法 | |
EP0734065B1 (en) | Chip sized semiconductor device and multi-chip-sized semiconductor device | |
US8524539B2 (en) | Method of manufacturing semiconductor package | |
US7719104B2 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
CN101345199B (zh) | 一种封装结构及其形成方法 | |
TWI241700B (en) | Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication | |
JPH10294423A (ja) | 半導体装置 | |
JP2008218926A (ja) | 半導体装置及びその製造方法 | |
CN112670278B (zh) | 一种芯片封装结构及芯片封装方法 | |
TW200504952A (en) | Method of manufacturing semiconductor package and method of manufacturing semiconductor device | |
US20060108146A1 (en) | Structure of electronic package and method for fabricating the same | |
JP2014507809A (ja) | Pcb基板に埋め込まれたチップモジュール | |
TWI770405B (zh) | 封裝元件及其製備方法 | |
CN100390983C (zh) | 芯片封装体 | |
KR100923501B1 (ko) | 패키지 기판 제조방법 | |
US9892985B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2699929B2 (ja) | 半導体装置 | |
TW200531235A (en) | Multi-chip package structure | |
CN102956547A (zh) | 半导体封装结构及其制作方法 | |
JP6985599B2 (ja) | 電子装置及び電子装置の製造方法 | |
KR20080051658A (ko) | 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법 | |
JP2005167159A (ja) | 積層型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090318 |