CN103000574A - 形成具有响应于外部刺激的有源区域的半导体管芯的方法 - Google Patents

形成具有响应于外部刺激的有源区域的半导体管芯的方法 Download PDF

Info

Publication number
CN103000574A
CN103000574A CN2012103398685A CN201210339868A CN103000574A CN 103000574 A CN103000574 A CN 103000574A CN 2012103398685 A CN2012103398685 A CN 2012103398685A CN 201210339868 A CN201210339868 A CN 201210339868A CN 103000574 A CN103000574 A CN 103000574A
Authority
CN
China
Prior art keywords
semiconductor element
active region
semiconductor
sealant
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103398685A
Other languages
English (en)
Other versions
CN103000574B (zh
Inventor
B.J.韩
I.K.辛
H.H.关
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN103000574A publication Critical patent/CN103000574A/zh
Application granted granted Critical
Publication of CN103000574B publication Critical patent/CN103000574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Abstract

本发明涉及形成具有响应于外部刺激的有源区域的半导体管芯的方法。半导体器件具有第一半导体管芯，该第一半导体管芯包括在第一半导体管芯的表面上形成的有源区域。第一半导体管芯的有源区域可包括传感器。密封剂沉积在第一半导体管芯上方。导电层在密封剂和第一半导体管芯上方形成。绝缘层可以在第一半导体管芯上方形成。开口在有源区域上方的绝缘层中形成。透射层在包括有源区域的第一半导体管芯上方形成。透射层包括光学电介质材料或者光学透明或半透明材料。有源区域响应于穿过透射层的外部刺激。多个凸块贯穿密封剂形成并且电连接到导电层。第二半导体管芯毗邻第一半导体管芯布置。

Description

形成具有响应于外部刺激的有源区域的半导体管芯的方法
主张国内优先权
本申请主张于2011年9月15日提交的临时申请No. 61/535,301的权益，该临时申请通过引用结合于此。
技术领域
本发明一般涉及半导体器件，且更具体地涉及一种半导体器件以及形成具有响应于外部刺激的有源区域的半导体管芯的方法。
背景技术
常常在现代电子产品中发现半导体器件。半导体器件在电部件的数目和密度方面变化。分立的半导体器件一般包含一种类型的电部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器、和功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件典型地包含几百个到几百万的电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池以及数字微镜器件（DMD）。
半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转变为电力以及产生用于电视显示的视觉投影。在娱乐、通信、功率转换、网络、计算机以及消费产品的领域中发现半导体器件。还在军事应用、航空、汽车、工业控制器和办公设备中发现半导体器件。
半导体器件利用半导体材料的电属性。半导体材料的原子结构允许通过施加电场或基电流（base current）或通过掺杂工艺而操纵其导电性。掺杂向半导体材料引入杂质以操纵和控制半导体器件的导电性。
半导体器件包含有源和无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和施加电场或基电流，晶体管要么促进要么限制电流的流动。包括电阻器、电容器和电感器的无源结构创建为执行各种电功能所必需的电压和电流之间的关系。无源和有源结构电连接以形成电路，这使得半导体器件能够执行高速计算和其它有用功能。
半导体器件一般使用两个复杂的制造工艺来制造，即，前端制造和后端制造，每一个可能涉及成百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每个半导体管芯典型地是相同的且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从完成的晶片分割（singulate）各个半导体管芯且封装管芯以提供结构支撑和环境隔离。此处使用的术语“半导体管芯”指该措词的单数和复数形式，并且因此可以指代单个半导体器件和多个半导体器件二者。
半导体制造的一个目的是生产较小的半导体器件。较小的器件典型地消耗较少的功率、具有较高的性能且可以更高效地生产。另外，较小的半导体器件具有较小的占位面积，这对于较小的最终产品而言是希望的。较小的半导体管芯尺寸可以通过前端工艺中的改进来获得，该前端工艺中的改进导致半导体管芯具有较小、较高密度的有源和无源部件。后端工艺可以通过电互连和封装材料中的改进而导致具有较小占位面积的半导体器件封装。
半导体管芯具有含有模拟或数字电路的有源表面，所述模拟或数字电路实施为在管芯内形成并且根据管芯的电设计和功能而电互连的有源器件、无源器件、导电层以及电介质层。有源表面执行半导体管芯的电和机械设计功能。有源表面也可以含有传感器，诸如光电二极管、光电晶体管、霍尔效应器件、压电器件、纳米电子器件以及微机电器件。有源表面响应于诸如光、声、热、电磁辐射、电场、磁场、运动、电离辐射、振动、运动、加速、旋转、压力和温度的刺激，从而使得半导体管芯能够执行设计功能。例如，有源表面上的光学传感器对穿过半导体封装中的开口或窗口到达传感器的光作出反应。
发明内容
对于成本有效的具有响应于外部刺激的有源区域的半导体管芯存在需求。因此，在一个实施例中，本发明是一种制作半导体器件的方法，该方法包括下述步骤：提供第一半导体管芯，其包括在第一半导体管芯的表面上形成的有源区域，在第一半导体管芯上方沉积密封剂，在密封剂和第一半导体管芯上方形成导电层，在包括有源区域的第一半导体管芯上方形成透射层（transmissive layer），以及形成贯穿密封剂并且电连接到导电层的多个凸块。
在另一实施例中，本发明为一种制作半导体器件的方法，该方法包括下述步骤：提供第一半导体管芯，其包括在第一半导体管芯的表面上形成的有源区域，在第一半导体管芯上方形成密封剂，在第一半导体管芯上方形成绝缘层，在有源区域上方的绝缘层中形成开口，以及形成贯穿密封剂的互连结构。
在另一实施例中，本发明为一种制作半导体器件的方法，该方法包括下述步骤：提供半导体管芯，在半导体管芯上方沉积密封剂，在半导体管芯上方形成透射层，以及形成贯穿密封剂的互连结构。
在另一实施例中，本发明为一种半导体器件，该半导体器件包括：半导体管芯，以及沉积在半导体管芯上方的密封剂。透射层在半导体管芯上方形成。互连结构形成为贯穿密封剂。
附图说明
图1示出不同类型的封装安装到其表面的印刷电路板(PCB)；
图2a-2c示出安装到PCB的代表性半导体封装的进一步细节；
图3a-3d示出具有通过划片街区（saw street）分离的多个半导体管芯的半导体晶片；
图4a-4j示出在eWLB上方形成透射层的工艺；
图5示出具有在半导体管芯上方形成的透射层的eWLB；
图6a-6d示出在eWLB中在半导体管芯的有源区域上方的绝缘层中形成窗口的工艺；
图7示出在半导体管芯的有源区域上方的绝缘层中具有窗口的eWLB；
图8a-8e示出在eWLB中相对于半导体管芯的有源区域在绝缘层中的窗口上方形成透射层的工艺；
图9示出在eWLB上方形成的透射层；
图10a-10f示出在eWLB中相对于半导体管芯的有源区域在绝缘层中的窗口上方形成透射层的另一工艺；
图11a-11b示出根据图10a-10f在eWLB上方形成的透射层；以及
图12a-12b示出具有两个相邻半导体管芯的eWLB。
具体实施方式
在下面的描述中，参考图以一个或多个实施例描述本发明，在这些图中相似的标号代表相同或类似的元件。尽管就用于实现本发明目的的最佳模式描述本发明，但是本领域技术人员应当理解，其旨在覆盖可以包括在如下面的公开和图支持的所附权利要求及其等价物限定的本发明的精神和范围内的备选、修改和等价物。
半导体器件一般使用两个复杂制造工艺来制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含有源和无源电部件，它们电连接以形成功能电路。诸如晶体管和二极管的有源电部件具有控制电流流动的能力。诸如电容器、电感器、电阻器和变压器的无源电部件创建执行电路功能所必需的电压和电流之间的关系。
通过包括掺杂、沉积、光刻、蚀刻和平坦化的一系列工艺步骤在半导体晶片的表面上形成无源和有源部件。掺杂通过诸如离子注入或热扩散的技术将杂质引入到半导体材料中。掺杂工艺修改了有源器件中半导体材料的导电性，将半导体材料转变为绝缘体、导体，或者响应于电场或基电流而动态地改变半导体材料的导电性。晶体管包含不同类型和掺杂程度的区域，其按照需要被布置为使得当施加电场或基电流时晶体管能够促进或限制电流的流动。
通过具有不同电属性的材料层形成有源和无源部件。层可以通过部分由被沉积的材料类型确定的各种沉积技术来形成。例如，薄膜沉积可能涉及化学汽相沉积（CVD）、物理汽相沉积（PVD）、电解电镀和无电电镀工艺。每一层一般被图案化以形成有源部件、无源部件或部件之间的电连接的部分。
可以使用光刻对层进行图案化，光刻涉及例如光致抗蚀剂的光敏材料在待被图案化的层上的沉积。使用光，图案从光掩蔽转移到光致抗蚀剂。在一个实施例中，受光影响的光致抗蚀剂图案的部分使用溶剂来移除，露出待被图案化的底层的部分。在另一实施例中，未受光影响的光致抗蚀剂图案的部分（负性光致抗蚀剂）使用溶剂来移除，露出待被图案化的底层的部分。光致抗蚀剂的剩余部分被移除，留下图案化层。备选地，一些类型的材料通过使用诸如无电电镀和电解电镀这样的技术来直接向先前沉积/蚀刻工艺形成的区域或空位中沉积材料而被图案化。
图案化是移除半导体晶片表面上的顶层的部分的基础操作。半导体晶片的部分可以利用光刻、光掩蔽、掩蔽、氧化物或金属移除、摄影和制版以及微光刻来移除。光刻包括在分划板或光掩模中形成图案，以及将该图案转移到半导体晶片的表面层中。光刻在两个步骤的工艺中在半导体晶片的表面上形成有源和无源部件的水平维度。首先，分划板或掩模上的图案被转移到光致抗蚀剂的层中。光致抗蚀剂是在暴露于光时发生结构和属性变化的光敏材料。或者作为负性作用光致抗蚀剂或者作为正性作用光致抗蚀剂而发生改变光致抗蚀剂的结构和属性的过程。其次，光致抗蚀剂层转移到晶片表面中。当蚀刻移除未被光致抗蚀剂覆盖的半导体晶片的顶层的部分时，发生该转移。光致抗蚀剂的化学性质使得，在未被光致抗蚀剂覆盖的半导体晶片的顶层的部分被移除的同时，光致抗蚀剂保持基本上原封不动并且抵抗化学蚀刻溶液的移除。形成、曝光和移除光致抗蚀剂的过程，以及移除半导体晶片的一部分的过程可以根据所使用的具体抗蚀剂以及期望的结果来调整。
在负性作用光致抗蚀剂中，光致抗蚀剂暴露于光并且在已知为聚合的过程中从可溶解状态改变到不可溶解状态。在聚合中，未聚合材料暴露于光或能量源并且聚合物形成抗蚀刻的交联材料。在大多数负性抗蚀剂中，聚合物为聚异戊二烯(polyisopremes)。利用化学溶剂或显影剂移除可溶解部分(即未暴露于光的部分)，在抗蚀剂层中留下对应于分划板上的不透明图案的孔。图案存在于不透明区域中的掩模称为明场掩模。
在正性作用光致抗蚀剂中，光致抗蚀剂暴露于光并且在已知为光溶解化的过程中从相对不溶解状态改变到溶解性高得多的状态。在光溶解化中，相对不溶解的抗蚀剂暴露于适当的光能量并且被转换为更加可溶解状态。抗蚀剂的光溶解化部分在显影过程中可以通过溶剂来移除。基本的正性光致抗蚀剂聚合物为酚醛树脂聚合物，其也称为酚醛树脂酚醛清漆树脂。利用化学溶剂或显影剂移除可溶解部分(即暴露于光的部分)，在抗蚀剂层中留下对应于分划板上的透明图案的孔。图案存在于透明区域中的掩模称为暗场掩模。
在移除未被光致抗蚀剂覆盖的半导体晶片的顶部部分之后，光致抗蚀剂的剩余部分被移除，留下图案化层。备选地，一些类型的材料通过使用诸如无电电镀和电解电镀这样的技术来直接向先前沉积/蚀刻工艺形成的区域或空位沉积材料而被图案化。
在现有图案上沉积材料的薄膜可以放大底层图案且形成不均匀的平坦表面。需要均匀的平坦表面来生产更小且更致密堆叠的有源和无源部件。平坦化可以用于从晶片的表面移除材料且产生均匀的平坦表面。平坦化涉及使用抛光垫对晶片的表面进行抛光。研磨材料和腐蚀化学物在抛光期间被添加到晶片的表面。组合的研磨物的机械行为和化学物的腐蚀行为移除任何不规则拓扑，导致均匀的平坦表面。
后端制造指将完成的晶片切割或分割为各个半导体管芯且然后封装半导体管芯以用于结构支撑和环境隔离。为了分割半导体管芯，晶片沿着称为划片街区或划线器的晶片的非功能区域被划片且折断。使用激光切割工具或锯条来分割晶片。在分割之后，各个半导体管芯被安装到封装基板，该封装基板包括引脚或接触焊盘以用于与其它系统部件互连。在半导体管芯上形成的接触焊盘然后连接到封装内的接触焊盘。电连接可以使用焊料凸块、柱形凸块、导电胶或引线接合来制成。密封剂或其它成型材料沉积在封装上以提供物理支撑和电隔离。完成的封装然后被插入到电系统中且使得半导体器件的功能性对于其它系统部件可用。
图1示出具有芯片载体基板或印刷电路板（PCB）52的电子器件50，该芯片载体基板或PCB 52具有安装在其表面上的多个半导体封装。取决于应用，电子器件50可以具有一种类型的半导体封装或多种类型的半导体封装。用于说明性目的，在图1中示出了不同类型的半导体封装。
电子器件50可以是使用半导体封装以执行一个或多个电功能的独立系统。备选地，电子器件50可以是较大系统的子部件。例如，电子器件50可以是蜂窝电话、个人数字助理（PDA）、数码摄像机（DVC）或其它电子通信器件的一部分。备选地，电子器件50可以是图形卡、网络接口卡或可以被插入到计算机中的其它信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路（ASIC）、逻辑电路、模拟电路、RF电路、分立器件或其它半导体管芯或电部件。微型化和重量减小对于这些产品被市场接受是至关重要的。半导体器件之间的距离必须减小以实现更高的密度。
在图1中，PCB 52提供用于安装到PCB上的半导体封装的结构支撑和电互连的一般性基板。使用蒸发、电解电镀、无电电镀、丝网印刷或其它合适的金属沉积工艺，导电信号迹线54在PCB 52的表面上或其层内形成。信号迹线54提供半导体封装、安装的部件以及其它外部系统部件中的每一个之间的电通信。迹线54还向半导体封装中的每一个提供功率和接地连接。
在一些实施例中，半导体器件具有两个封装级别。第一级封装是用于机械和电附连半导体管芯到中间载体的技术。第二级封装涉及机械和电附连中间载体到PCB。在其它实施例中，半导体器件可以仅具有第一级封装，其中管芯被直接机械和电地安装到PCB。
用于说明目的，在PCB 52上示出包括接合线封装56和倒装芯片58的若干类型的第一级封装。另外，示出在PCB 52上安装的若干类型的第二级封装，包括球栅阵列（BGA）60、凸块芯片载体（BCC）62、双列直插式封装（DIP）64、岸面栅格阵列（LGA）66、多芯片模块（MCM）68、四方扁平无引脚封装（QFN）70以及方形扁平封装72。取决于系统需求，使用第一和第二级封装类型的任何组合配置的半导体封装以及其它电子部件的任何组合可以连接到PCB 52。在一些实施例中，电子器件50包括单一附连的半导体封装，而其它实施例需要多个互连封装。通过在单个基板上组合一个或多个半导体封装，制造商可以将预制部件结合到电子器件和系统中。因为半导体封装包括复杂的功能性，所以可以使用较不昂贵的部件和流水线制造工艺来制造电子器件。所得到的器件较不倾向于发生故障且对于制造而言较不昂贵，导致针对消费者的较少的成本。
图2a-2c示出示例性半导体封装。图2a示出安装在PCB 52上的DIP 64的进一步细节。半导体管芯74包括有源区域，该有源区域包含实现为根据管芯的电设计而在管芯内形成且电互连的有源器件、无源器件、导电层以及电介质层的模拟或数字电路。例如，电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器以及在半导体管芯74的有源区域内形成的其它电路元件。接触焊盘76是诸如铝（Al）、Cu、锡（Sn）、镍（Ni）、金（Au）或银（Ag）的一层或多层导电材料，且电连接到半导体管芯74内形成的电路元件。在DIP 64的组装期间，半导体管芯74使用金-硅共熔层或者诸如热环氧物或环氧树脂的粘合剂材料而安装到中间载体78。封装体包括诸如聚合物或陶瓷的绝缘封装材料。导线80和接合线82提供半导体管芯74和PCB 52之间的电互连。密封剂84沉积在封装上，以通过防止湿气和颗粒进入封装以及污染半导体管芯74或接合线82而进行环境保护。
图2b示出安装在PCB 52上的BCC 62的进一步细节。半导体管芯88使用底层填料或者环氧树脂粘合剂材料92而安装在载体90上。接合线94提供接触焊盘96和98之间的第一级封装互连。模塑料或密封剂100沉积在半导体管芯88和接合线94上，从而为器件提供物理支撑和电隔离。接触焊盘102使用诸如电解电镀或无电电镀之类的合适的金属沉积工艺而在PCB 52的表面上形成以防止氧化。接触焊盘102电连接到PCB 52中的一个或多个导电信号迹线54。凸块104在BCC 62的接触焊盘98和PCB 52的接触焊盘102之间形成。
在图2c中，使用倒装芯片类型第一级封装将半导体管芯58面朝下地安装到中间载体106。半导体管芯58的有源区域108包含实现为根据管芯的电设计而形成的有源器件、无源器件、导电层以及电介质层的模拟或数字电路。例如，电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器以及有源区域108内的其它电路元件。半导体管芯58通过凸块110电和机械连接到载体106。
使用利用凸块112的BGA类型第二级封装，BGA 60电且机械连接到PCB 52。半导体管芯58通过凸块110、信号线114和凸块112电连接到PCB 52中的导电信号迹线54。模塑料或密封剂116被沉积在半导体管芯58和载体106上以为器件提供物理支撑和电隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电迹线的短导电路径以便减小信号传播距离、降低电容且改善整体电路性能。在另一实施例中，半导体管芯58可以使用倒装芯片类型第一级封装来直接机械和电地连接到PCB 52而不使用中间载体106。
图3a示出具有用于结构支撑的基底基板材料122的半导体晶片120，该基底基板材料诸如是硅、锗、砷化镓、磷化铟或者碳化硅。如上所述，在晶片120上形成通过非有源的管芯间晶片区域或划片街区126分离的多个半导体管芯或部件124。划片街区126提供切割区域从而将半导体晶片120分割为各个半导体管芯124。
图3b示出半导体晶片120的一部分的剖面图。每个半导体管芯124具有背表面128和有源表面130，该有源表面包含实现为在管芯内形成的且根据管芯的电设计和功能而电互连的有源器件、无源器件、导电层以及电介质层的模拟或数字电路。例如，电路可以包括一个或多个晶体管、二极管以及在有源表面130内形成的其它电路元件以实现诸如数字信号处理（DSP）、专用集成电路（ASIC）、存储器或其它信号处理电路之类的模拟电路或数字电路。半导体管芯124还可以包含诸如电感器、电容器和电阻器的集成无源器件（IPD）以用于RF信号处理。
典型地在前端制造工艺期间，在半导体管芯124的有源表面130上形成有源区域134。在一个实施例中，有源区域134含有模拟和数字电路。在另一实施例中，有源区域134包括具有响应于外部刺激生成或控制电流的流动的能力的一个或多个有源传感器，诸如光电二极管、光电晶体管和霍尔效应器件。备选地，有源区域134包括具有响应于外部刺激改变电压和电流之间的关系的能力的一个或多个无源传感器，诸如光敏电阻、热敏电阻、电容式加速计和测压元件。有源区域134也可以含有压电器件、纳米电子器件或微机电器件。外部刺激可以是光、声、电磁辐射、电场、磁场、电离辐射、振动、运动、加速、旋转、取向、压力和温度。有源区域134电连接到有源表面130上的其它模拟和数字电路，从而响应于外部刺激执行半导体管芯124的设计功能。
使用PVD、CVD、电解电镀、无电电镀工艺或其它合适的沉积工艺而在有源表面130上形成导电层132。导电层132可以是Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料的一层或多层。导电层132操作为电连接到有源区域134以及在有源表面130上形成的模拟和数字电路的接触焊盘。导电层132可以形成为接触焊盘，该接触焊盘被布置为与半导体管芯124的边缘并排相距第一距离，如图3b所示。备选地，导电层132可以形成为位于多个行中的接触焊盘，使得第一行接触焊盘布置成与管芯边缘相距第一距离，以及与第一行相间隔的第二行接触焊盘布置成与管芯边缘相距第二距离。
图3c示出半导体晶片120的示例实施例的俯视图，该半导体晶片120包括多个半导体管芯124，诸如在数码相机中，每个半导体管芯具有适于捕获摄影图像的有源区域134。有源区域134可包括诸如光电二极管或光电晶体管的光敏传感器138阵列。有源区域134也可以包括有源器件、无源器件和互连结构，其电连接到传感器138并且提供控制来自传感器的电信号的累积和传输的能力。另外，有源区域134电连接到有源表面130内的模拟和数字电路，诸如放大器、多路复用器、数字到模拟转换器(DAC)和模拟到数字转换器(ADC)，从而提供电地捕获来自传感器138的信号的能力。在另一实施例中，有源区域134含有模拟电路、数字电路或者响应于外部刺激的器件。
在图3d中，使用锯条或激光切割工具136通过划片街区126将半导体晶片120分割为各个半导体管芯124。备选地，可以使用背面研磨、隐形切割或划片来分割半导体晶片120。
与图1和2a-2c相关联，图4a-4j示出在eWLB上方形成透射层的工艺。图4a示出含有牺牲基底材料的载体或临时基板140的一部分的剖面图，该牺牲基底材料为诸如硅、聚合物、氧化铍、玻璃或者用于结构支撑的其它合适的低成本刚性材料。在载体140上方形成界面层或双面胶带142作为临时粘合剂结合膜、蚀刻停止层或者热释放层。使用拾取和放置操作，有源表面130朝向载体取向地将来自图3d的半导体管芯124安装到界面层142和载体140。
在图4b中，使用膏料印刷、压缩模塑、转移模塑、液体密封剂模塑、真空层压、旋涂或其它合适涂敷工艺，在半导体管芯124和载体140上方沉积密封剂或模塑料146以形成重组晶片147。密封剂146可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或具有适当填料的聚合物。密封剂146是不导电的并且环境上保护半导体器件免受外部元件和污染物的影响。
在图4c中，通过化学蚀刻、机械剥离、化学机械抛光(CMP)、机械研磨、热烘烤、紫外(UV)光、激光扫描或湿剥离，将载体140和界面层142移除，从而露出半导体管芯124、导电层132、有源区域134和密封剂146。
在图4d中，使用诸如溅射、电解电镀或无电电镀的图案化和沉积工艺，在半导体管芯124和密封剂146上方形成导电层或再分配层(RDL)148。导电层148可以是Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料的一个或多个层。导电层148电连接到半导体管芯124的导电层132。取决于半导体管芯124的设计和功能，导电层148的部分可以是电公用或电隔离的。
在图4e中，在密封剂146、导电层148以及包括有源区域134的有源表面130上方形成透射层150。透射层150将例如声音、电磁辐射、电场、磁场、电离辐射、振动、运动、加速、旋转、取向、压力和温度的外部刺激传递到有源表面130和有源区域134。在一个实施例中，透射层150是光学透明或半透明电介质材料，以用于将光传递到有源区域134。例如，透射层150可以是厚度为10微米(μm)的光学级聚酰亚胺。备选地，透射层为能够传递其它外部刺激的电介质材料。透射层150可以通过PVD、CVD、层压、印刷、旋涂、喷涂或其它合适的沉积工艺形成。
在图4f中，可选地以透射层150朝向载体或临时基板151的方式安装半导体管芯124，该载体或临时基板151含有牺牲基底材料，诸如硅、聚合物、氧化铍、玻璃或者用于结构支撑的其它合适的低成本刚性材料。利用蚀刻工艺通过图案化的光致抗蚀剂层来移除密封剂146的一部分，从而形成开口152并且露出导电层148。也可以使用激光器154通过激光直接消融(LDA)来形成开口152，从而移除密封剂146的部分并且露出导电层148，如图4g所示。
在图4h中，使用蒸发、电解电镀、无电电镀、球滴（ball drop）或丝网印刷工艺，将导电凸块材料沉积在露出的导电层148上方的开口152中。凸块材料可包括具有可选焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料可包括共熔Sn/Pb、高铅焊料或无铅焊料。凸块材料使用合适的附连或接合工艺接合到导电层148。在一个实施例中，通过将凸块材料加热到其熔点之上使凸块材料回流，从而形成球体或凸块156。在一些应用中，凸块156被二次回流以改善与导电层148的电接触。凸块下金属化(UBM)可以形成于凸块156下方。凸块156也可以被压缩接合到导电层148。凸块156代表可以在导电层148上方形成的一种类型的互连结构。互连结构也可以使用柱形凸块、微凸块或其它电互连。
图4i示出通过透射层150观看的重组晶片147的俯视图。重组晶片147包括多个半导体管芯124以及在半导体管芯周围形成的密封剂146。每个半导体管芯124包括有源区域134。导电层148在半导体管芯124和密封剂146上方形成并且电连接到凸块156。透射层150在半导体管芯124、密封剂146和导电层148上方形成。
在图4j中，移除临时载体151，并且利用锯条或激光切割工具158将重组晶片147分割成分离的嵌入式晶片级球栅阵列(eWLB)封装160。
图5示出以凸块156冶金并且电连接到导电层164的方式安装到基板162的eWLB 160。半导体管芯124的有源区域134取向为远离基板162并且通过透射层150接收外部刺激166。有源区域134响应于外部刺激166生成信号。由半导体管芯124的有源表面130内的模拟和数字电路处理来自有源区域134的信号。在一个实施例中，eWLB 160的有源区域134包括用于数码相机或蜂窝电话的传感器，该传感器能够通过凸块156接收控制信号并且通过该凸块输出数字图像。有源区域134包括光电二极管的阵列并且半导体管芯124使用放大、转换、存储器和控制电路处理来自有源区域134的信号。半导体管芯124使用导电层132、导电层148、凸块156和导电层164与其它部件通信。半导体管芯124与其它部件之间的通信包括由有源区域134响应于外部刺激166产生的和/或与有源区域134的操作有关的信号。与基于引线框或基于层压的封装相比，eWLB 160具有更小的封装厚度。另外，使用晶片级或面板级制造工艺可以成本有效地生产eWLB 160。
图6a-6d示出在eWLB中的半导体管芯的有源区域上方的绝缘层中形成窗口的实施例。从图4d继续，使用PVD、CVD、印刷、旋涂、喷涂或其它合适的沉积工艺，在密封剂146和半导体管芯124的有源表面130上方形成绝缘或电介质层170，如图6a所示。绝缘层170含有二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO2)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并恶唑(PBO)或其它合适的绝缘材料的一个或多个层。备选地，绝缘层170为用于将外部刺激传递到有源表面130的透射材料，诸如光学电介质材料。利用蚀刻工艺通过图案化的光致抗蚀剂层来移除绝缘层170的一部分，从而形成开口或窗口172并且露出有源区域134。备选地，使用激光器174通过LDA形成窗口172以露出有源区域134。
在图6b中，利用蚀刻工艺通过图案化的光致抗蚀剂层来移除密封剂146的一部分，从而形成开口176并且露出导电层148。也可以使用激光器178通过LDA形成开口176以露出导电层148。
在图6c中，使用蒸发、电解电镀、无电电镀、球滴或丝网印刷工艺，将导电凸块材料沉积在露出的导电层148上方的开口176中。凸块材料可包括具有可选焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料可包括共熔Sn/Pb、高铅焊料或无铅焊料。使用合适的附连或接合工艺将凸块材料接合到导电层148。在一个实施例中，通过将凸块材料加热到其熔点之上使凸块材料回流，从而形成球体或凸块180。在一些应用中，凸块180被二次回流以改善与导电层148的电接触。UBM层可以形成于凸块180下方。凸块180也可以被压缩接合到导电层148。凸块180代表可以在导电层148上方形成的一种类型的互连结构。互连结构也可以使用柱形凸块、微凸块或其它电互连。
在图6d中，利用锯条或激光切割工具184将重组晶片182分割成分离的eWLB 186。
图7示出以凸块180冶金并且电连接到导电层190的方式安装到基板188的eWLB 186。半导体管芯124的有源区域134取向为远离基板188并且通过窗口172接收外部刺激192。有源区域134响应于外部刺激192生成信号。在一个实施例中，由半导体管芯124内的模拟和数字电路处理来自有源区域134的信号。半导体管芯124使用导电层132、导电层148、凸块180和导电层190与其它部件通信。与基于引线框或基于层压的封装相比，eWLB 186具有更小的封装厚度。另外，使用晶片级或面板级制造工艺可以成本有效地生产eWLB 186。
图8a-8e示出在eWLB中相对于半导体管芯的有源区域在绝缘层中的窗口上方形成透射层的工艺。从图4d继续，使用PVD、CVD、印刷、旋涂、喷涂或其它合适的沉积工艺，在密封剂146和半导体管芯124的有源表面130上方形成绝缘或电介质层200，如图8a所示。绝缘层200含有SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO或其它合适的绝缘材料的一个或多个层。备选地，绝缘层200为用于将外部刺激传递到有源表面130的透射材料，诸如光学电介质材料。利用蚀刻工艺通过图案化的光致抗蚀剂层来移除绝缘层200的一部分，从而形成开口或窗口202并且露出有源区域134。备选地，使用激光器204通过LDA形成窗口202以露出有源区域134。
图8b示出含有选择为将外部刺激传递到有源区域134的材料的透射层210。例如，透射层210包括玻璃、石英、光学电介质材料或其它光学透明或半透明材料。在透射层210上方形成界面层或双面胶带212作为粘合剂结合膜。备选地，在绝缘层200上方形成界面层212。透射层210安装在重组晶片214上方并且由界面层212紧固。
在图8c中，利用蚀刻工艺通过图案化的光致抗蚀剂层移除密封剂146的一部分，从而形成开口218并且露出导电层148。也可以使用激光器220通过LDA形成开口218以露出导电层148。
在图8d中，使用蒸发、电解电镀、无电电镀、球滴或丝网印刷工艺，将导电凸块材料沉积在露出的导电层148上方的开口218中。凸块材料可包括具有可选焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料可包括共熔Sn/Pb、高铅焊料或无铅焊料。使用合适的附连或接合工艺将凸块材料接合到导电层148。在一个实施例中，通过将凸块材料加热到其熔点之上使该凸块材料回流，从而形成球体或凸块222。在一些应用中，凸块222被二次回流从而改善与导电层148的电接触。UBM层可以形成于凸块222下方。凸块222也可以被压缩接合到导电层148。凸块222代表可以在导电层148上方形成的一种类型的互连结构。互连结构也可以使用柱形凸块、微凸块或其它电互连。
在图8e中，利用锯条或激光切割工具224将重组晶片214分割成分离的eWLB 226。
图9示出以凸块222冶金并且电连接到导电层232的方式安装到基板230的eWLB 226。半导体管芯124的有源区域134取向为远离基板230并且通过透射层210和窗口202接收外部刺激234。有源区域134响应于外部刺激234生成信号。由半导体管芯124中的模拟和数字电路处理来自有源区域134的信号。半导体管芯124使用导电层132、导电层148、凸块222和导电层232与其它部件通信。与基于引线框或基于层压的封装相比，eWLB 226具有更小的封装厚度。另外，使用晶片级或面板级制造工艺可以成本有效地生产eWLB 226。
图10a-10f示出在eWLB中相对于半导体管芯的有源区域在绝缘层中的窗口上方形成透射层的另一工艺。从图4d继续，使用PVD、CVD、印刷、旋涂、喷涂或其它合适的沉积工艺，在密封剂146和半导体管芯124的有源表面130上方形成绝缘或电介质层240，如图10a所示。绝缘层240含有SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO或其它合适的绝缘材料的一个或多个层。备选地，绝缘层240为用于将外部刺激传递到有源表面130的透射材料，诸如光学电介质材料。利用蚀刻工艺通过图案化的光致抗蚀剂层来移除绝缘层240的一部分，从而形成开口或窗口242并且露出有源区域134。备选地，使用激光器244通过LDA形成窗口242以露出有源区域134。
图10b示出含有临时或牺牲基底材料的基板或载体246，该临时或牺牲基底材料为诸如硅、聚合物、氧化铍或用于结构支撑的其它合适的低成本刚性材料。在载体246上方形成界面层或双面胶带248作为临时粘合剂结合膜或蚀刻停止层。以绝缘层240和窗口242为引导，将重组晶片250安装到载体246上方的界面层248。
在图10c中，利用蚀刻工艺通过图案化的光致抗蚀剂层来移除密封剂146的一部分，从而形成开口252并且露出导电层148。也可以使用激光器254通过LDA形成开口252以露出导电层148。
在图10d中，使用蒸发、电解电镀、无电电镀、球滴或丝网印刷工艺，将导电凸块材料沉积在露出的导电层148上方的开口252中。凸块材料可包括具有可选焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料可包括共熔Sn/Pb、高铅焊料或无铅焊料。使用合适的附连或接合工艺将凸块材料接合到导电层148。在一个实施例中，通过将凸块材料加热到其熔点之上使凸块材料回流，从而形成球体或凸块256。在一些应用中，凸块256被二次回流以改善与导电层148的电接触。UBM可以形成于凸块256下方。凸块256也可以被压缩接合到导电层148。凸块256代表可以在导电层148上方形成的一种类型的互连结构。互连结构也可以使用柱形凸块、微凸块或其它电互连。
在图10e中，通过化学蚀刻、机械剥离、CMP、机械研磨、热烘烤、UV光、激光扫描或湿剥离移除载体246和界面层248以露出绝缘层240。
透射层258含有材料（诸如玻璃、石英、光学电介质材料、光学透明或半透明材料或者选择为将外部刺激传递到有源区域134的其它合适材料）。在透射层258上方形成界面层或双面胶带260作为粘合剂结合膜。透射层258安装在窗口242和重组晶片250的有源区域134上方。备选地，界面层260形成于绝缘层240上方围绕窗口242，并且透射层258安装到有源区域134上方的界面层260。
在图10f中，利用锯条或激光切割工具262将重组晶片250分割成分离的eWLB 264。
图11a示出以凸块256冶金并且电连接到导电层268的方式安装到基板266的eWLB 264的剖面图。图11b示出通过透射层258观看的eWLB 264的俯视图。半导体管芯124的有源区域134取向为远离基板266并且通过透射层258和窗口242接收外部刺激269。有源区域134响应于外部刺激269生成信号。由半导体管芯124内的模拟和数字电路处理来自有源区域134的信号。半导体管芯124使用导电层132、导电层148、凸块256和导电层268与其它部件通信。与基于引线框或基于层压的封装相比，eWLB 264具有更小的封装厚度。另外，使用晶片级或面板级制造工艺可以成本有效地生产eWLB 264。
图12a示出与图5相似的eWLB 270的另一实施例，其中半导体管芯272毗邻半导体管芯124布置。与图4b相似，将密封剂274沉积在半导体管芯124和272上方。导电层或RDL 276形成于半导体管芯124和272以及密封剂274上方并且电连接到导电层132和278。透射层280形成于半导体管芯124和272上方以将外部刺激282传递到有源区域134。移除密封剂274的一部分并且在开口中形成凸块284。以凸块284电连接到导电层290的方式，将eWLB 270安装到基板288。
图12b示出通过透射层280的eWLB 270的俯视图。半导体管芯124的有源区域134通过透射层280接收外部刺激282。有源区域134响应于外部刺激282生成信号。由半导体管芯124和272内的模拟和数字电路处理来自有源区域134的信号。在一个实施例中，半导体管芯272为ASIC、DSP或存储器器件。与基于引线框或基于层压的封装相比，eWLB 270具有更小的封装厚度。另外，使用晶片级或面板级制造工艺可以成本有效地生产eWLB 270。
尽管已经详细说明了本发明的一个或多个实施例，但是本领域技术人员应当意识到，可以在不偏离如随后的权利要求阐述的本发明的范围的情况下对那些实施例做出修改和改写。

Claims (19)

1.一种制作半导体器件的方法，包括：
提供第一半导体管芯，其包括在第一半导体管芯的表面上形成的有源区域；
在第一半导体管芯上方形成密封剂；
在第一半导体管芯上方形成绝缘层；
在有源区域上方的绝缘层中形成开口；以及
形成贯穿密封剂的互连结构。
2.权利要求1所述的方法，其中有源区域响应于穿过绝缘层中的开口的外部刺激。
3.权利要求1所述的方法，进一步包括在有源区上方的绝缘层中包括开口的第一半导体管芯上方形成透射层。
4.权利要求3所述的方法，其中透射层包括光学电介质材料或者光学透明或半透明材料。
5.权利要求1所述的方法，其中第一半导体管芯的有源区域包括传感器。
6.权利要求1所述的方法，进一步包括形成位于密封剂和第一半导体管芯上方并且电连接到互连结构的导电层。
7.权利要求1所述的方法，进一步包括毗邻第一半导体管芯布置第二半导体管芯。
8.一种制作半导体器件的方法，包括：
提供半导体管芯；
在半导体管芯上方沉积密封剂；
在半导体管芯上方形成透射层；以及
形成贯穿密封剂的互连结构。
9.权利要求8所述的方法，其中半导体管芯包括响应于穿过透射层的外部刺激的有源区域。
10.权利要求9所述的方法，其中有源区域包括传感器。
11.权利要求9所述的方法，进一步包括：
在半导体管芯上方形成绝缘层；以及
在半导体管芯的有源区域上方的绝缘层中形成开口。
12.权利要求8所述的方法，其中透射层包括光学电介质材料或者光学透明或半透明材料。
13.权利要求8所述的方法，进一步包括形成位于密封剂和半导体管芯上方并且电连接到互连结构的导电层。
14.一种半导体器件，包括：
半导体管芯；
沉积在半导体管芯上方的密封剂；
形成于半导体管芯上方的透射层；以及
贯穿密封剂形成的互连结构。
15.权利要求14所述的半导体器件，其中半导体管芯包括响应于穿过透射层的外部刺激的有源区域。
16.权利要求15所述的半导体器件，其中有源区域包括传感器。
17.权利要求15所述的半导体器件，进一步包括形成于半导体管芯上方的绝缘层，该绝缘层包括在半导体管芯的有源区域上方的开口。
18.权利要求14所述的半导体器件，其中透射层包括光学电介质材料或者光学透明或半透明材料。
19.权利要求14所述的半导体器件，进一步包括形成于密封剂和半导体管芯上方并且电连接到互连结构的导电层。
CN201210339868.5A 2011-09-15 2012-09-14 形成具有响应于外部刺激的有源区域的半导体管芯的方法 Active CN103000574B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201161535301P 2011-09-15 2011-09-15
US61/535301 2011-09-15
US61/535,301 2011-09-15
US13/545887 2012-07-10
US13/545,887 US9564413B2 (en) 2011-09-15 2012-07-10 Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US13/545,887 2012-07-10

Publications (2)

Publication Number Publication Date
CN103000574A true CN103000574A (zh) 2013-03-27
CN103000574B CN103000574B (zh) 2017-04-12

Family

ID=47879924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210339868.5A Active CN103000574B (zh) 2011-09-15 2012-09-14 形成具有响应于外部刺激的有源区域的半导体管芯的方法

Country Status (4)

Country Link
US (2) US9564413B2 (zh)
CN (1) CN103000574B (zh)
SG (2) SG10201501716WA (zh)
TW (1) TWI620271B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716116A (zh) * 2014-12-19 2015-06-17 华天科技（西安）有限公司 一种埋入式传感芯片封装结构及其制备方法
CN104812165A (zh) * 2015-05-08 2015-07-29 林梓梁 一种嵌入式电路板贴片结构及其生产方法
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构
CN107481992A (zh) * 2017-09-06 2017-12-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN107634076A (zh) * 2017-09-06 2018-01-26 中芯长电半导体（江阴）有限公司 Cmos图像传感器扇出型封装结构及其制备方法
CN107644845A (zh) * 2017-09-06 2018-01-30 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN108198791A (zh) * 2018-01-29 2018-06-22 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN108695269A (zh) * 2017-04-06 2018-10-23 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN108735695A (zh) * 2017-04-18 2018-11-02 凤凰先驱股份有限公司 封装基板及其制法
CN109585403A (zh) * 2017-09-29 2019-04-05 凤凰先驱股份有限公司 传感器封装件及其制作方法
CN109616466A (zh) * 2018-09-21 2019-04-12 芯光科技新加坡有限公司 指纹封装模组、封装方法、显示模组
WO2019076189A1 (zh) * 2017-10-20 2019-04-25 新加坡有限公司 图像传感器的封装方法、图像传感器封装结构和镜头模组
CN109729242A (zh) * 2017-10-27 2019-05-07 宁波舜宇光电信息有限公司 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
CN109872986A (zh) * 2017-12-04 2019-06-11 新加坡有限公司 光学传感器的封装结构及光学传感器的封装方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013114907A1 (de) * 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
US9527723B2 (en) 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US10718826B2 (en) * 2014-12-02 2020-07-21 Texas Instruments Incorporated High performance fluxgate device
CN105990269B (zh) * 2015-03-06 2019-03-05 吴勇军 一种指纹识别芯片封装结构及其封装方法
CN104701254B (zh) * 2015-03-16 2017-10-03 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
WO2017056697A1 (ja) * 2015-09-30 2017-04-06 日立オートモティブシステムズ株式会社 慣性力センサ
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
TWI666743B (zh) * 2017-09-29 2019-07-21 英屬開曼群島商鳳凰先驅股份有限公司 感測器封裝件及其製作方法
CN109979951B (zh) * 2017-12-28 2021-04-16 宁波舜宇光电信息有限公司 感光组件及其制作方法
KR102016495B1 (ko) * 2018-01-31 2019-10-21 삼성전기주식회사 팬-아웃 센서 패키지
US20190378749A1 (en) * 2018-06-12 2019-12-12 Korea Advanced Institute Of Science And Technology Micro-vacuum module for semiconductor device transfer and method for transferring semiconductor device using the micro-vacuum module
US11295972B2 (en) 2018-06-12 2022-04-05 Korea Advanced Institute Of Science And Technology Layout structure between substrate, micro-LED array and micro-vacuum module for micro-LED array transfer using micro-vacuum module, and method for manufacturing micro-LED display using the same
JP7128697B2 (ja) * 2018-09-19 2022-08-31 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US10617009B1 (en) * 2019-07-31 2020-04-07 Google Llc Printed circuit board connection for integrated circuits using two routing layers
US11742437B2 (en) * 2020-03-27 2023-08-29 Stmicroelectronics Ltd WLCSP with transparent substrate and method of manufacturing the same
US11735554B2 (en) * 2020-08-14 2023-08-22 Sj Semiconductor (Jiangyin) Corporation Wafer-level chip scale packaging structure having a rewiring layer and method for manufacturing the wafer-level chip scale packaging structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371367A (zh) * 2005-12-22 2009-02-18 壳牌可再生能源有限公司 光伏器件和封装的方法
CN101388383A (zh) * 2007-09-10 2009-03-18 海力士半导体有限公司 半导体封装及其制造方法
CN101632177A (zh) * 2007-03-14 2010-01-20 普廷数码影像控股公司 用于成像器装置的封装方法
US20100171205A1 (en) * 2009-01-07 2010-07-08 Kuang-Hsiung Chen Stackable Semiconductor Device Packages
US20110049662A1 (en) * 2007-12-27 2011-03-03 Stats Chippac, Ltd. Semiconductor Device with Optical Sensor and Method of Forming Interconnect Structure on Front and Backside of the Device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627983B2 (en) 2001-01-24 2003-09-30 Hsiu Wen Tu Stacked package structure of image sensor
DE50210653D1 (de) 2001-08-24 2007-09-20 Schott Ag Verfahren zur herstellung von elektronischen bauelementen
SG104291A1 (en) 2001-12-08 2004-06-21 Micron Technology Inc Die package
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7294897B2 (en) 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
JP2006128625A (ja) 2004-09-30 2006-05-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TWI303864B (en) 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
US20060102974A1 (en) 2004-11-12 2006-05-18 Chen Neng C Contact image capturing structure
US20090090412A1 (en) * 2005-12-22 2009-04-09 Hermann Calwer Photovoltaic device and method for encapsulating
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US7675157B2 (en) * 2006-01-30 2010-03-09 Marvell World Trade Ltd. Thermal enhanced package
US7514775B2 (en) 2006-10-09 2009-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures
TWI313050B (en) 2006-10-18 2009-08-01 Advanced Semiconductor Eng Semiconductor chip package manufacturing method and structure thereof
US7605477B2 (en) 2007-01-25 2009-10-20 Raytheon Company Stacked integrated circuit assembly
TWI332790B (en) 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8211751B2 (en) 2007-12-25 2012-07-03 Fujikura Ltd. Semiconductor device and method of manufacturing the same
SG155793A1 (en) * 2008-03-19 2009-10-29 Micron Technology Inc Upgradeable and repairable semiconductor packages and methods
US9559046B2 (en) 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
US9257356B2 (en) 2008-12-10 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming an IPD beneath a semiconductor die with direct connection to external devices
US9299648B2 (en) 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
US8034662B2 (en) 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
US7923290B2 (en) 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
US8119447B2 (en) 2009-06-17 2012-02-21 Stats Chippac Ltd. Integrated circuit packaging system with through via die having pedestal and recess and method of manufacture thereof
JP5448184B2 (ja) 2009-06-18 2014-03-19 株式会社パイオラックス ばね組立体とその製造方法
KR101680082B1 (ko) * 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371367A (zh) * 2005-12-22 2009-02-18 壳牌可再生能源有限公司 光伏器件和封装的方法
CN101632177A (zh) * 2007-03-14 2010-01-20 普廷数码影像控股公司 用于成像器装置的封装方法
CN101388383A (zh) * 2007-09-10 2009-03-18 海力士半导体有限公司 半导体封装及其制造方法
US20110049662A1 (en) * 2007-12-27 2011-03-03 Stats Chippac, Ltd. Semiconductor Device with Optical Sensor and Method of Forming Interconnect Structure on Front and Backside of the Device
US20100171205A1 (en) * 2009-01-07 2010-07-08 Kuang-Hsiung Chen Stackable Semiconductor Device Packages

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716116A (zh) * 2014-12-19 2015-06-17 华天科技（西安）有限公司 一种埋入式传感芯片封装结构及其制备方法
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构
CN104812165A (zh) * 2015-05-08 2015-07-29 林梓梁 一种嵌入式电路板贴片结构及其生产方法
US11682653B2 (en) 2017-04-06 2023-06-20 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN108695269A (zh) * 2017-04-06 2018-10-23 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN108695269B (zh) * 2017-04-06 2022-05-13 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN108735695A (zh) * 2017-04-18 2018-11-02 凤凰先驱股份有限公司 封装基板及其制法
CN107481992A (zh) * 2017-09-06 2017-12-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN107634076A (zh) * 2017-09-06 2018-01-26 中芯长电半导体（江阴）有限公司 Cmos图像传感器扇出型封装结构及其制备方法
CN107644845A (zh) * 2017-09-06 2018-01-30 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN109585403B (zh) * 2017-09-29 2020-09-25 恒劲科技股份有限公司 传感器封装件及其制作方法
CN109585403A (zh) * 2017-09-29 2019-04-05 凤凰先驱股份有限公司 传感器封装件及其制作方法
WO2019076189A1 (zh) * 2017-10-20 2019-04-25 新加坡有限公司 图像传感器的封装方法、图像传感器封装结构和镜头模组
CN109698208A (zh) * 2017-10-20 2019-04-30 新加坡有限公司 图像传感器的封装方法、图像传感器封装结构和镜头模组
US11282879B2 (en) 2017-10-20 2022-03-22 Inno-Pach Technology Pte Ltd Image sensor packaging method, image sensor packaging structure, and lens module
CN109729242A (zh) * 2017-10-27 2019-05-07 宁波舜宇光电信息有限公司 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
CN109729242B (zh) * 2017-10-27 2020-10-02 宁波舜宇光电信息有限公司 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
CN109872986A (zh) * 2017-12-04 2019-06-11 新加坡有限公司 光学传感器的封装结构及光学传感器的封装方法
CN108198791A (zh) * 2018-01-29 2018-06-22 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN109616466A (zh) * 2018-09-21 2019-04-12 芯光科技新加坡有限公司 指纹封装模组、封装方法、显示模组

Also Published As

Publication number Publication date
US10217873B2 (en) 2019-02-26
SG188713A1 (en) 2013-04-30
TWI620271B (zh) 2018-04-01
US20170110599A1 (en) 2017-04-20
TW201312692A (zh) 2013-03-16
CN103000574B (zh) 2017-04-12
US9564413B2 (en) 2017-02-07
US20130069252A1 (en) 2013-03-21
SG10201501716WA (en) 2015-05-28

Similar Documents

Publication Publication Date Title
CN103000574B (zh) 形成具有响应于外部刺激的有源区域的半导体管芯的方法
CN102194740B (zh) 半导体器件及其形成方法
CN102194718B (zh) 半导体器件及其制造方法
TWI538131B (zh) 形成在半導體晶粒的接觸墊上的晶種層上方的互連結構而在互連結構下方無底切的晶種層之方法和半導體裝置
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
CN203481192U (zh) 半导体器件
TWI553794B (zh) 半導體裝置及在膠封期間形成黏著材料於半導體晶粒和載體上以減少晶粒位移之方法
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
CN102709200B (zh) 半导体器件和形成设置在半导体管芯上的绝缘层的方法
CN103178047A (zh) 半导体器件及其制作方法
CN101989558A (zh) 半导体器件及其制造方法
CN102420147B (zh) 形成保护结构用于绝缘层局部平坦化的方法和半导体器件
CN103715104A (zh) 在半导体管芯上形成支撑层的半导体器件和方法
CN102543772A (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
CN102194717A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN101996894A (zh) 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
CN101996895A (zh) 半导体器件及其制造方法
CN103715108A (zh) 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法
CN102738067A (zh) 半导体器件以及用于形成半导体封装的方法
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN102163561A (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
CN102637608A (zh) 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
CN102244012A (zh) 半导体器件及其制造方法
CN103050476A (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
CN102347253A (zh) 在接触焊盘上形成rdl的方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant