TWI666743B - 感測器封裝件及其製作方法 - Google Patents

感測器封裝件及其製作方法 Download PDF

Info

Publication number
TWI666743B
TWI666743B TW106133542A TW106133542A TWI666743B TW I666743 B TWI666743 B TW I666743B TW 106133542 A TW106133542 A TW 106133542A TW 106133542 A TW106133542 A TW 106133542A TW I666743 B TWI666743 B TW I666743B
Authority
TW
Taiwan
Prior art keywords
layer
sensor
packaging
diameter
packaging layer
Prior art date
Application number
TW106133542A
Other languages
English (en)
Other versions
TW201916275A (zh
Inventor
許哲瑋
許詩濱
Original Assignee
英屬開曼群島商鳳凰先驅股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英屬開曼群島商鳳凰先驅股份有限公司 filed Critical 英屬開曼群島商鳳凰先驅股份有限公司
Priority to TW106133542A priority Critical patent/TWI666743B/zh
Priority to US15/837,042 priority patent/US10269841B1/en
Publication of TW201916275A publication Critical patent/TW201916275A/zh
Application granted granted Critical
Publication of TWI666743B publication Critical patent/TWI666743B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種感測器封裝件，包括感測器、封裝層、線路重佈層、感光介電層以及導電柱。封裝層之上表面與感測器之主動面共平面，且暴露出感測器之主動面。線路重佈層覆蓋於感測器之主動面與封裝層之上表面上。感光介電層覆蓋於線路重佈層、封裝層與感測器之主動面上。導電柱設置於感測器周圍而貫穿封裝層，並電性連接至線路重佈層與感測器之主動面。其中，各導電柱在封裝層之上表面的截面具有第一直徑，各導電柱在封裝層之相對下表面的截面具有第二直徑，而各導電柱之第一直徑小於第二直徑。

Description

感測器封裝件及其製作方法
本發明是有關於一種半導體封裝件及其製作方法，且特別是有關於一種感測器封裝件及其製作方法。
隨著科技不斷進步，各種感測技術的應用日增，例如指紋感測器與互補式金屬氧化物半導體影像感測器應用在攜帶式消費電子產品的重要性增加。封裝技術對感測器之封裝要求相較於傳統積體電路封裝更複雜。例如影像感測器係將入射光轉換成電信號之光敏感光區域來擷取影像，而指紋感測器包括電容式感測方式與光學式感測方式，係將手指(導體)引起的電容差異或光線差異轉換成電信號來擷取指紋資料。感測器封裝需包括感測窗，以偵測透射光或感應電荷，且同時減少不欲之寄生光與電荷。當感測器晶片置放於封裝結構內時，感測窗尺寸與封裝結構高度均需符合相對規範。
第1圖繪示的是習知指紋感測器封裝件10之操作示意圖。如第1圖所示，習知指紋感測器封裝件10之原理係將高密度的電容感測器12或是壓力感測器等微型化感測器，整合於晶片14中，待手指16按壓保護玻璃18表面時，晶片14之內部微型電容感測器12會根據指紋波峰與波谷聚集而產生的不同電荷量，形成指紋影像。
請參照第2圖，其繪示傳統打線焊接(wire bound，WB)封裝件的示意圖。感測器封裝件20包括感測元件21、載板22、封膠23以及複數條導線24。感測元件21配置於載板22上，並位於封膠23中。打線焊接是利用導線24連接感測元件21之電性接點(electric pad)與載板22，使其電性導通。之後，感測元件21透過 導線24與載板22之引腳(圖未示)電性連接，引腳穿過封膠23延伸而出，並透過焊料與基板電性連接(圖未示)，以傳送訊號。
但由於傳統感測器封裝件20係使用打線方式連接，導線24自感測元件21上表面向上延伸再彎曲，導線24增加封膠23所需要的高度，故感測器封裝件20的總高度難以降低，不適合應用於第1圖所示之玻璃內層式(under glass)產品，不符合產品薄化之需求。
請參照第3圖，其繪示習知矽穿孔(through silicon via，TSV，也稱做矽通孔)封裝件30的示意圖。矽穿孔封裝是一種穿透矽晶圓或晶片的垂直互連技術。矽穿孔封裝件30在晶片32上以蝕刻或雷射方式製造穿矽導孔34，再以導電材料如銅、多晶矽、鎢等物質填充穿矽導孔34，形成導電柱36。習知矽穿孔封裝製程是將內埋有穿矽導孔34的晶片32覆晶接合在基板31上，並填入封膠33保護。
然而，在晶片32本身鑽孔並填充導電柱36的製程對於精確度的要求很高，製程條件較嚴苛。一旦有微小失誤的結果往往需要報廢整顆晶片，導致矽穿孔封裝製程的成本過高，不利於產品普及。故如何開發一種得以解決上述習知技術各種缺點之製程，以提升薄化產品，並降低製造成本，實為目前亟欲解決之課題之一。
因此，本發明之目的係提供一種感測器封裝件及其製作方法，以大板面封裝(panel level packaging)製程與矽外穿孔(through outside silicon via，TOSV)技術製作感測器封裝件，其可以提升薄化產品，並降低製造成本。
根據上述目的，本發明提供一種感測器封裝件，包括一感測器、一封裝層、一第一線路重佈層(redistribution layer，RDL)、一感光介電層(photo-imagible dielectric layer,PID layer)以及複數個導電柱。感測器具有至少一側面、一背面與一主動面，主動面上包括有一感測區與複數個電性接點。封裝層用以包覆感 測器之側面與背面，且暴露出感測器之主動面。封裝層具有相對之第一表面與第二表面，且封裝層之第一表面鄰接於感測器之主動面。第一線路重佈層覆蓋於感測器之主動面與封裝層之第一表面上。第一線路重佈層係用以電性連接感測器之電性接點。感光介電層覆蓋於第一線路重佈層、封裝層之第一表面與感測器之主動面上。導電柱設置於感測器周圍而貫穿封裝層。導電柱自封裝層之第一表面電性連接第一線路重佈層，延伸至封裝層之第二表面。其中，各導電柱在封裝層之第一表面的截面具有一第一直徑，各導電柱在封裝層之第二表面的截面具有一第二直徑，而各導電柱之第一直徑小於第二直徑。第一直徑約為第二直徑之40%~80%。
於本發明之一實施例中，感光介電層覆蓋感測器之電性接點與感測區。
於本發明之另一實施例中，感光介電層覆蓋感測器之電性接點，並且暴露出感測器之感測區。
根據上述目的，本發明另提供一種製作感測器封裝件之方法。首先，提供一大板面載板(panel type carrier)與一可剝離膜，可剝離膜位於大板面載板表面上。接著，提供複數個感測器，各感測器具有至少一側面、一背面與一主動面，各主動面上包括有一感測區與複數個電性接點。然後，利用可剝離膜把感測器固定於大板面載板上，感測器係以主動面朝向大板面載板之方式固定。其後，形成一封裝層，包覆可剝離膜、感測器之側面與背面，封裝層具有相對之一第一表面與一第二表面，且封裝層之第一表面接觸可剝離膜。再者，進行一鑽孔製程，以於各感測器周圍形成複數個貫孔(via hole)而貫穿封裝層，其中各貫孔在封裝層之第一表面的截面具有一第一直徑，各貫孔在封裝層之第二表面的截面具有一第二直徑，而各貫孔之第一直徑小於第二直徑。第一直徑約為第二直徑的40%~80%。接著，填充貫孔，而於貫孔中形成複數個導電柱(via plug)，導電柱自封裝層之第二表面延伸至封裝層之第一表面。之後，自感測器與封裝層去除可剝離膜與大板面載板。然後，形成一第一線路重佈層，位於感測器之 電性接點與導電柱上，第一線路重佈層係用以電性連接感測器之電性接點與導電柱。其後，形成一感光介電層，覆蓋於第一線路重佈層、封裝層之第一表面與感測器之主動面上。再來，進行一切割製程，用以切割感光介電層與封裝層，使感測器彼此分離。
綜合上述，本發明藉由矽外穿孔技術製作感測器封裝件，在封裝層內形成錐狀導電柱，導電柱在感測器側之直徑與連接側直徑的比例為40%~80%。利用此導電柱作為感測器與外部印刷電路板之間的導電結構，使本發明具有超薄封裝結構與降低製造成本之優點。此外，由於本發明係採用大板面製程，可以把眾多感測器固定於大板面載板上批量進行製程，因此本發明的批次產量可以是習知技術的倍數，大幅提升製程效率。
10‧‧‧指紋感測器封裝件
12‧‧‧電容感測器
14、32‧‧‧晶片
16‧‧‧手指
18‧‧‧保護玻璃
20‧‧‧打線焊接封裝件
21‧‧‧感測元件
22‧‧‧載板
23‧‧‧封膠
24‧‧‧導線
30‧‧‧矽穿孔封裝件
31‧‧‧基板
34‧‧‧穿矽導孔
36‧‧‧導電柱
33‧‧‧封膠
40、42、44‧‧‧步驟
46、48、50‧‧‧步驟
52、54、56‧‧‧步驟
58、60‧‧‧步驟
100‧‧‧感測器封裝件
102‧‧‧大板面載板
103‧‧‧可剝離膜
104‧‧‧感測器
104a‧‧‧主動面
104b‧‧‧背面
104c‧‧‧側面
105‧‧‧封裝層
105a‧‧‧第一表面
105b‧‧‧第二表面
106‧‧‧感測區
108‧‧‧電性接點
110‧‧‧貫孔
120‧‧‧導電柱
130‧‧‧第一線路重佈層
134‧‧‧第二線路重佈層
140‧‧‧感光介電層
142‧‧‧光學膠
144‧‧‧介電層
150‧‧‧保護玻璃
160‧‧‧印刷電路板
162‧‧‧電性連接元件
200、300‧‧‧感測器封裝件
第1圖繪示的是習知指紋感測器封裝件之操作示意圖。
第2圖繪示傳統打線焊接封裝件的示意圖。
第3圖繪示習知矽穿孔封裝件的示意圖。
第4圖係本發明製作感測器封裝件之方法的流程示意圖。
第5A圖、第5B圖及第6圖至第12圖繪示的是本發明第一實施例製作感測器封裝件之方法的剖視示意圖，其中，第5B圖係第5A圖之製作方法的俯視示意圖，第9B圖係第9A圖之製作方法的俯視示意圖。
第13圖繪示的是本發明第二實施例所製作之感測器封裝件的剖視示意圖。
第14圖繪示的是本發明第三實施例所製作之感測器封裝件的剖視示意圖。
關於本發明之優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。本發明較佳實施例之製造及使用係詳細說明如下。必須瞭解的是本發明提供了許多可應用的創新概念，在特定的背景技術之下可以做廣泛的實施。此特定的實施例 僅以特定的方式表示，以製造及使用本發明，但並非限制本發明的範圍。
第4圖係本發明製作感測器封裝件之方法的流程示意圖；第5A圖、第5B圖以及第6圖至第12圖繪示的是本發明第一實施例製作感測器封裝件之方法的剖視示意圖；第5B圖係第5A圖之感測器封裝件半成品的俯視示意圖。如第4圖之步驟40、步驟42、第5A圖與第5B圖所示，製作感測器封裝件之步驟40先提供大板面載板(panel type carrier)102與一可剝離膜103，可剝離膜103位於大板面載板102表面上。其中，可剝離膜103係可為所謂的離型膜(release film)。另外，大板面載板102可包括金屬材質，例如包括鐵、不鏽鋼或銅。
如步驟42所示，接著進行感測器連接製程。先提供複數個感測器104，可以是指紋感測器(fingerprint sensor)或互補式金屬氧化物半導體(CMOS)影像感測器。各感測器104表面定義有一主動面104a、一背面104b與至少一側面104c。各主動面104a上包括有一感測區106與複數個電性接點(electrical pad)108。然後，利用可剝離膜103把感測器104固定於大板面載板102上。感測器104係以主動面104a朝下並面向大板面載板102之方式固定。其中圖示係以一個大板面載板102乘載4個感測器104為例進行說明，而實際之感測器104數量不受圖示所侷限。
如第4圖之步驟44與第6圖所示，接著進行封裝(molding)製程。在大板面載板102上形成一封裝層105，以包覆可剝離膜103、感測器104之側面104c與背面104b。封裝層105具有相對之一第一表面105a與一第二表面105b，且封裝層105之第一表面105a接觸可剝離膜103。
形成封裝層105之步驟可包括將封裝膠置入模具中(圖未示)，加熱後經由澆道與澆口，注入已放好晶片與載板的模穴，完成壓模程序，接著進行烘烤製程，以固化封裝層105。封裝層105包括環氧樹脂封裝材料(epoxy molding compound，EMC，亦稱為固態封裝材料)，環氧樹脂封裝材料可包括二氧化矽、環氧 樹脂、硬化劑與耐燃劑。
於本實施例中，封裝層105之材質可以為高填料含量介電材(high filler content dielectric material)，例如為鑄模化合物(molding compound)，其係以環氧樹脂(epoxy)為主要基質，其佔鑄模化合物之整體比例約為8wt.%~12wt.%，並摻雜佔整體比例約70wt.%~90wt.%的填充劑而形成。其中，填充劑可以包括二氧化矽及氧化鋁，以達到增加機械強度、降低線性熱膨脹係數、增加熱傳導、增加阻水及減少溢膠的功效。
再者如第4圖之步驟46與第7圖所示，進行一雷射鑽孔製程，以於各感測器104周圍形成複數個貫孔110，貫穿封裝層105與可剝離膜103。其中各貫孔110在封裝層105之第一表面105a的截面具有一第一直徑，各貫孔110在封裝層105之第二表面105b的截面具有一第二直徑，而各貫孔110之第一直徑係小於第二直徑。於本實施例中，第一直徑約為第二直徑的40%~80%。由於大板面載板102材質與封裝層105及可剝離膜103不同，例如大板面載板102之金屬材質硬度較高，因此使雷射鑽孔製程易於停止於大板面載板102表面。
接著如第4圖之步驟48與第8圖所示，利用導電材料填充貫孔110，而於貫孔110中形成複數個導電柱120。例如，先進行一銅電鍍製程或一無電銅電鍍製程以於貫孔110內形成銅層，再進行一研磨製程去除封裝層105之第二表面105b的多餘銅層。由於貫孔110貫穿可剝離膜103與封裝層105，因此填充貫孔110之步驟包括使導電柱120自封裝層105之第二表面105b延伸至可剝離膜103。導電柱120自封裝層105之第二表面105b延伸至封裝層105之第一表面105a，並可突出於封裝層105之第一表面105a與第二表面105b。
之後如第4圖之步驟50與第9A圖及第9B圖所示，自感測器104與封裝層105去除可剝離膜103與大板面載板102，翻轉感測器104與封裝層105。
然後如第4圖之步驟52與第10圖所示，於感測器104 之電性接點108、導電柱120及部分的封裝層105之第一表面105a上形成一第一線路重佈層(redistribution layer，RDL)130。第一線路重佈層130係用以電性連接感測器104之電性接點108與導電柱120，其中導電柱120突出於封裝層105之第一表面105a係埋設於第一線路重佈層130中。使感測器104得以藉此向外作電性延伸。第一線路重佈層130可以是單層結構基板，也可以是多層結構基板，層數不限。亦即，感測器104扇出(fan out)的第一線路重佈層130是直接在封裝層105與感測器104表面形成，且封裝層105與感測器104共平面。
要特別說明的是，當第一線路重佈層130係形成於高填料含量介電材之封裝層105上時，則必須對封裝層105之第一表面105a的至少一部分進行例如粗糙度控制等進一步的製程。
其後如第4圖之步驟54與第11圖所示，形成一感光介電層140，覆蓋於第一線路重佈層130、封裝層105暴露出的第一表面105a與感測器104暴露出的主動面104a上，且感光介電層140覆蓋感測器104之電性接點108與感測區106。
如步驟56所示，其後進行切割製程，用以切割感光介電層140與封裝層105，使各感測器104彼此獨立分離，以批次完成複數個感測器封裝件100，並使感光介電層140之邊緣與封裝層105之邊緣齊平。切割後的大板面載板102成為獨立載板，承載各別感測器104。透過感測器封裝件100的扇出功能，以確定晶片邏輯閘(logic gate)輸出能達到電路板上邏輯閘輸入的最大數目。
接著如第4圖之步驟58、步驟60與第12圖所示，步驟58可選擇性地在封裝層105之第二表面105b上形成複數個電性連接元件162。電性連接元件162可電性連接一印刷電路板(printed circuit board，PCB)160與導電柱120。感測器104與印刷電路板160透過感測器104外側的導電柱120來連接，而導電柱120的形狀是靠近感測器104端較小，而靠近印刷電路板160端較大。
步驟60更包括於感光介電層140之整個上表面形成一光學膠142，再於光學膠142上提供一保護玻璃150。其中光學膠 142用以黏結感光介電層140與保護玻璃150。另外，光學膠142可以係為光學膠帶(optical clear adhesive，OCA)或液態光學膠(optical clear resin，OCR)，於此並不加以限定。
在此，電性連接元件162可以是錫球(solder ball)，即後續形成之感測器封裝件為球柵陣列封裝(ball grid array，BGA)。球柵陣列封裝常用來固定並電性連結感測器104與電路板。球柵陣列封裝能提供比其他如雙列直插封裝(dual in-line package)或四側引腳扁平封裝(quad flat package)容納更多的接腳，具有更短的平均導線長度，故具備更佳的高速效能。另外，在其他實施例中，電性連接元件162亦可以是金、銅等導電凸塊。
於其他實施例中，本發明導電柱120於封裝層105之第二表面105b所暴露之部分為複數個接觸點(land)，而後續形成之感測器封裝件為平面網格陣列封裝(land grid array，LGA)。平面網格陣列封裝特點在於其針腳是位於插座上而非積體電路晶片上。平面網格陣列封裝的感測器104的接觸點能直接被連接到印刷電路板上。與傳統針腳在積體電路上的封裝方式相比，可減少針腳損壞的問題並可增加腳位。
第13圖繪示的是本發明第二實施例所製作之感測器封裝件200的剖視示意圖。第二實施例與第一實施例的不同之處在於，第二實施例更包括用光學膠142取代感測區106上的局部感光介電層140之步驟。
詳言之，如第13圖所示，進行一圖案化製程以去除感測區106上的部份感光介電層140。此時，感光介電層140可覆蓋感測器104之電性接點108，而暴露出感測器104之感測區106。據此，之後於步驟60塗布光學膠142時，光學膠142即一併填入感光介電層140之凹槽中，使感測器封裝件200之光學膠142覆蓋於感光介電層140與感測器104之感測區106上。於此，光學膠142係以液態光學膠為較佳。
第二實施例係因應不同產品特性，例如感測器104是互補式金屬氧化物半導體影像感測器時，感測器封裝件200之結構 可提升感測器104的感光能力。感測區106上的感光介電層140凹槽可作為感測器封裝件200之感測窗，光學膠142容許高量之外部光線穿過，使感測器封裝件200具有高感測能力。
第14圖繪示的是本發明第三實施例所製作之感測器封裝件300的剖視示意圖。第三實施例與第一實施例的不同之處在於，第三實施例更包括一第二線路重佈層134與一介電層144。
如第14圖所示，例如於形成導電柱120之後(步驟50之後)，形成電性連接元件162之前(步驟52、步驟54、步驟56或步驟58之前)，於封裝層105上形成第二線路重佈層134與介電層144。此時，第二線路重佈層134與介電層144覆蓋於封裝層105之第二表面105b，第二線路重佈層134係用以電性連接導電柱120與電性連接元件162，其中導電柱120突出於封裝層105之第二表面105b係埋設於第二線路重佈層中。第二線路重佈層134可重新分配外部接點(電性連接元件162或第二線路重佈層134本身)的位置，以配合所需印刷電路板160。
綜上所述，本發明藉由矽外穿孔技術製作感測器封裝件，在封裝層內形成錐狀導電柱，導電柱在感測器側之直徑與連接側直徑的比例為40%~80%。利用此導電柱作為感測器與外部印刷電路板之間的導電結構，使本發明具有超薄封裝結構與降低製造成本之優點。此外，由於本發明係採用大板面製程，可以把眾多感測器固定於大板面載板上批量進行製程，因此本發明的批次產量可以是習知技術的倍數，大幅提升製程效率。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包括於後附之申請專利範圍中。

Claims (12)

  1. 一種感測器封裝件，包括：一感測器，具有至少一側面、一背面與一主動面，該主動面上包括有一感測區與複數個電性接點；一封裝層，用以包覆該感測器之該至少一側面與該背面，且暴露出該感測器之該主動面，該封裝層具有相對之一第一表面與一第二表面，且該封裝層之該第一表面鄰接於該感測器之該主動面；一第一線路重佈層，覆蓋於該感測器之該主動面與該封裝層之該第一表面上，該第一線路重佈層係用以電性連接該感測器之該等電性接點；一感光介電層，覆蓋於該第一線路重佈層、該封裝層之該第一表面與該感測器之該主動面上；以及複數個導電柱，設置於該感測器周圍而貫穿該封裝層，該等導電柱自該封裝層之該第一表面電性連接該第一線路重佈層，延伸至該封裝層之該第二表面，其中各該導電柱在該封裝層之該第一表面的截面具有一第一直徑，各該導電柱在該封裝層之該第二表面的截面具有一第二直徑，而該第一直徑小於該第二直徑，並且各該導電柱係突出於該封裝層之該第一表面與該第二表面，且各該導電柱突出於該封裝層之該第一表面係埋設於該第一線路重佈層。
  2. 如申請專利範圍第1項所述之感測器封裝件，其中各該導電柱之該第一直徑為該第二直徑的40%~80%。
  3. 如申請專利範圍第1項所述之感測器封裝件，其中該封裝層之材質為高填料含量介電材，其包括佔整體比例為70wt.%~90wt.%之填充劑。
  4. 如申請專利範圍第1項所述之感測器封裝件，其中該感光介電層覆蓋該感測器之該等電性接點與該感測區。
  5. 如申請專利範圍第4項所述之感測器封裝件，更包括：一光學膠，覆蓋於該感光介電層上；以及一保護玻璃，覆蓋於該光學膠上，其中該光學膠用以黏結該感光介電層與該保護玻璃。
  6. 如申請專利範圍第1項所述之感測器封裝件，其中該感光介電層覆蓋該感測器之該等電性接點，並且暴露出該感測器之該感測區。
  7. 如申請專利範圍第6項所述之感測器封裝件，更包括：一光學膠，覆蓋於該感光介電層與該感測器之該感測區上；以及一保護玻璃，覆蓋於該光學膠上，其中該光學膠用以黏結該感光介電層與該保護玻璃。
  8. 如申請專利範圍第1項所述之感測器封裝件，更包括一第二線路重佈層，覆蓋於該封裝層之該第二表面，該第二線路重佈層係用以電性連接該等導電柱。
  9. 如申請專利範圍第1項所述之感測器封裝件，更包括一第二線路重佈層，覆蓋於該封裝層之該第二表面，且各該導電柱突出於該封裝層之該第二表面係埋設於該第二線路重佈層。
  10. 一種製作感測器封裝件之方法，包括：提供一大板面載板與一可剝離膜，該可剝離膜位於該大板面載板表面上；提供複數個感測器，各該感測器具有至少一側面、一背面與一主動面，各該主動面上包括有一感測區與複數個電性接點；利用該可剝離膜把該等感測器固定於該大板面載板上，該等感測器係以該等主動面朝向該大板面載板之方式固定；形成一封裝層，包覆該可剝離膜、該等感測器之該等側面與該等背面，該封裝層具有相對之一第一表面與一第二表面，且該封裝層之該第一表面接觸該可剝離膜；進行一鑽孔製程，以於各該感測器周圍形成複數個貫孔而貫穿該封裝層，其中各該貫孔在該封裝層之該第一表面的截面具有一第一直徑，各該貫孔在該封裝層之該第二表面的截面具有一第二直徑，而各該貫孔之該第一直徑小於該第二直徑；填充該等貫孔，而於該等貫孔中形成複數個導電柱，該等導電柱自該封裝層之該第二表面延伸至該封裝層之該第一表面；自該等感測器與該封裝層去除該可剝離膜與該大板面載板；形成一第一線路重佈層，位於該等感測器之該等電性接點與該等導電柱上，該第一線路重佈層係用以電性連接該等感測器之該等電性接點與該等導電柱；形成一感光介電層，覆蓋於該第一線路重佈層與該封裝層之該第一表面上；以及進行一切割製程，用以切割該感光介電層與該封裝層，使該等感測器彼此分離。
  11. 如申請專利範圍第10項所述之方法，其中該鑽孔製程包括貫穿該可剝離膜與該封裝層，且填充該等貫孔之步驟包括使該等導電柱自該封裝層之該第二表面延伸至該可剝離膜。
  12. 如申請專利範圍第10項所述之方法，其中各該導電柱之該第一直徑為該第二直徑的40%~80%。
TW106133542A 2017-09-29 2017-09-29 感測器封裝件及其製作方法 TWI666743B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106133542A TWI666743B (zh) 2017-09-29 2017-09-29 感測器封裝件及其製作方法
US15/837,042 US10269841B1 (en) 2017-09-29 2017-12-11 Sensor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106133542A TWI666743B (zh) 2017-09-29 2017-09-29 感測器封裝件及其製作方法

Publications (2)

Publication Number Publication Date
TW201916275A TW201916275A (zh) 2019-04-16
TWI666743B true TWI666743B (zh) 2019-07-21

Family

ID=65897338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133542A TWI666743B (zh) 2017-09-29 2017-09-29 感測器封裝件及其製作方法

Country Status (2)

Country Link
US (1) US10269841B1 (zh)
TW (1) TWI666743B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6576862B2 (ja) 2016-03-16 2019-09-18 東芝メモリ株式会社 トランスファ成型装置
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
TWI685922B (zh) * 2019-02-22 2020-02-21 勝麗國際股份有限公司 晶片級感測器封裝結構
TWI707191B (zh) * 2019-09-26 2020-10-11 大陸商廣州立景創新科技有限公司 光學模組及其製造方法
TWI710123B (zh) * 2019-11-27 2020-11-11 恆勁科技股份有限公司 感測裝置之封裝結構以及其製造方法
CN112103304B (zh) * 2020-09-22 2024-02-09 武汉新芯集成电路制造有限公司 背照式传感器及其制造方法、版图结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201712836A (zh) * 2015-09-30 2017-04-01 台灣積體電路製造股份有限公司 三維積體電路結構
TW201724413A (zh) * 2015-09-30 2017-07-01 台灣積體電路製造股份有限公司 晶片封裝及其製造方法
TW201729359A (zh) * 2016-02-05 2017-08-16 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6409930B1 (en) * 1999-11-01 2002-06-25 Bmc Industries, Inc. Lamination of circuit sub-elements while assuring registration
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US7687724B2 (en) * 2005-01-10 2010-03-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate
US9293401B2 (en) * 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
US7843056B2 (en) * 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7901981B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US10217716B2 (en) * 2016-09-12 2019-02-26 Mediatek Inc. Semiconductor package and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201712836A (zh) * 2015-09-30 2017-04-01 台灣積體電路製造股份有限公司 三維積體電路結構
TW201724413A (zh) * 2015-09-30 2017-07-01 台灣積體電路製造股份有限公司 晶片封裝及其製造方法
TW201729359A (zh) * 2016-02-05 2017-08-16 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US10269841B1 (en) 2019-04-23
TW201916275A (zh) 2019-04-16
US20190103429A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
TWI666743B (zh) 感測器封裝件及其製作方法
TWI496270B (zh) 半導體封裝件及其製法
US20190279925A1 (en) Semiconductor package structure and method of making the same
US20130175705A1 (en) Stress Compensation Layer for 3D Packaging
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
TWI497645B (zh) 半導體封裝件及其製法
CN108962840B (zh) 电子封装件及其制法
TWI635585B (zh) 半導體封裝件及其製法
TW201903992A (zh) 封裝結構及其製造方法
CN109585403B (zh) 传感器封装件及其制作方法
CN108074904B (zh) 电子封装件及其制法
TWI698966B (zh) 電子封裝件及其製法
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN111312676B (zh) 一种扇出型封装件及其制作方法
TWI611544B (zh) 電子封裝結構
TWI567843B (zh) 封裝基板及其製法
TWI612650B (zh) 電子封裝結構
TWM537303U (zh) ３ｄ多晶片模組封裝結構（二）
US11417581B2 (en) Package structure
TWI606562B (zh) 電子封裝結構
US20160163629A1 (en) Semiconductor package and method of fabricating the same
TWM537310U (zh) ３ｄ多晶片模組封裝結構（一）
TWI570861B (zh) 封裝結構及其製法
CN107731759A (zh) 半导体封装
KR101963182B1 (ko) 반도체 패키지 제조 방법