TWI612650B - 電子封裝結構 - Google Patents

Abstract

一種電子封裝結構，係包括：一具有凹部之絕緣體、一埋設於該凹部中且具有外露於該絕緣體之感應區的電子元件、以及設於該絕緣體上並電性連接該電子元件之一導電結構，故藉由將該電子元件埋設於該凹部中，以降低整體封裝結構之厚度。

Description

電子封裝結構

本發明係有關一種電子封裝結構，尤指一種能薄型化之電子封裝結構。

隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術亦隨之開發出不同的封裝型態。

目前應用於感測器元件或相機鏡頭之電子元件大都仍採用打線(Wire bonding)封裝型式、或晶片直接板上封裝(Chip On Board，簡稱COB)型式。

如第1A圖所示，習知打線型封裝結構1係包括：一基板10、一電子元件13以及一封裝膠體18。

所述之基板10係於上、下側設有第一線路層11與第二線路層12，且藉由形成於其中之通孔或盲孔型導電體14電性連接該第一與第二線路層11,12，並於上、下側形成第一絕緣保護層16與第二絕緣保護層17，以令部分該第一與第二線路層11,12外露於該第一與第二絕緣保護層16,17，且令複數導電元件15形成於該第二線路層12上。

所述之電子元件13係為感測器元件，其形成於該基板 10上側並藉由複數金線130電性連接該第一線路層11，且該電子元件13之上表面係具有一感應區131以作為指紋辨識之用。

所述之封裝膠體18係形成於該基板10上側並包覆該電子元件13與該些金線130。

於習知打線型封裝結構1中，該封裝膠體18覆蓋該感應區131上之有效感應之厚度d需極薄(否則無法感測)，因而需極高的精度。

然而，該金線130具有一定的拉高線弧，且模封製程需具有足夠高度以使該封裝膠體18均勻覆蓋該電子元件13，導致難以控制該封裝膠體18之極薄厚度，以致於該打線型封裝結構1無法達到薄化之需求。

第1B圖係為習知COB型封裝結構1’之剖面示意圖。如第1B圖所示，該COB型封裝結構1’係包括：一基板10’、一相機鏡頭之IC電子元件13、一透光件19以及一封裝膠體18，且該基板10’係可參考第1A圖所示之構造。

所述之電子元件13係形成於該基板10’上側並藉由複數金線130電性連接該基板10’，且該電子元件13之上表面係具有一感應區131以作為光感應之用。

所述之透光件19係藉由複數支撐件190形成於該電子元件13之上表面並遮蓋該感應區131。

所述之封裝膠體18係為非透光材，其形成於該基板10上側並包覆該透光件19、電子元件13與該些金線130，且該透光件19之上表面外露於該封裝膠體18。

於習知COB型封裝結構1’中，相機鏡頭需薄型化。惟，該電子元件13需黏貼於該基板10’上，且該透光件19需藉由該些支撐件190設於該電子元件13上，使得該COB型封裝結構1’之整體厚度不易薄型化。

為了解決上述問題，遂有應用半導體的矽穿孔(Through Silicon Via，簡稱TSV)技術進行封裝。如第1C圖所示，習知光感應封裝結構1”係包括：一矽基板10”以及一透光件19’。

所述之矽基板10”係於上、下側設有第一線路層11與第二線路層12，且藉由形成於其中之導電矽穿孔100電性連接該第一線路層11與第二線路層12，並於上側形成感應區131，而下側形成絕緣保護層17’，以令部分該第二線路層12外露於該絕緣保護層17’，且令複數導電元件15形成於該第二線路層12之外露表面上。

所述之透光件19’係藉由黏著層190’形成於該矽基板10”上側並遮蓋該感應區131。

惟，習知光感應封裝結構1”中，因製作導電矽穿孔100之成本昂貴、整合難度高、技術難度高，尤其是應用於感測器元件或相機鏡頭之電子元件均為高成本。

因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。

鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝結構，係包括：一絕緣體，係具有相對之第一表面 與第二表面，且該第一表面上具有至少一凹部；一電子元件，係設於該凹部中，且具有外露於該絕緣體之第一表面的至少一感應區；以及一導電結構，係設於該絕緣體之第一表面上並電性連接該電子元件，且該導電結構未遮蓋該感應區。

本發明復提供一種電子封裝結構，係包括：一絕緣體，係具有相對之第一表面與第二表面，且該第一表面上具有至少一凹部；一電子元件，係設於該凹部中，且具有外露於該絕緣體之第一表面的至少一感應區；一導電結構，係設於該絕緣體之第一表面上並電性連接該電子元件，且該導電結構未遮蓋該感應區；以及一覆蓋層，係覆蓋該感應區。

前述之兩種電子封裝結構中，該絕緣體中具有連通該第一表面並電性連接該導電結構之一線路結構。例如，該線路結構係接觸或未接觸該電子元件。

前述之兩種電子封裝結構中，該凹部之底面可進一步為金屬材，以結合該電子元件。

前述之兩種電子封裝結構中，該絕緣體之第一表面上具有一電性連接該導電結構之線路層。

前述之兩種電子封裝結構中，該導電結構係以複數導電凸塊電性連接該電子元件。

前述之兩種電子封裝結構中，該導電結構係藉由結合材設於該絕緣體之第一表面上，且該結合材係遮蓋或未遮蓋該感應區。

前述之兩種電子封裝結構中，復包括形成於該凹部中之結合材，以固定該電子元件。

前述之兩種電子封裝結構中，該導電結構係為引腳架；或者該導電結構係包含一具有複數開孔之引腳架及複數設於該些開孔中之導電凸塊。

前述之兩種電子封裝結構中，復包括形成於該絕緣體之第一表面上的一絕緣保護層。

前述之兩種電子封裝結構中，復包括形成於該絕緣體之第二表面上之複數導電元件。

前述之兩種電子封裝結構中，復包括設於該絕緣體中之至少一另一電子元件，例如該另一電子元件為主動元件、被動元件或其組合。

前述之兩種電子封裝結構中，復包括用以遮蓋該感應區之一透光件。

前述之兩種電子封裝結構中，復包括複數導電柱體，係埋設於該絕緣層中並電性連接該導電結構。

由上可知，本發明之電子封裝結構，主要藉由埋設該電子元件於該凹部中，故能降低整體結構之厚度。

1‧‧‧打線型封裝結構

1’‧‧‧COB型封裝結構

1”‧‧‧光感應封裝結構

10,10’‧‧‧基板

10”‧‧‧矽基板

100‧‧‧導電矽穿孔

11,22‧‧‧第一線路層

12,21‧‧‧第二線路層

13,23,40‧‧‧電子元件

130‧‧‧金線

131,231‧‧‧感應區

14‧‧‧通孔或盲孔型導電體

15,25‧‧‧導電元件

16‧‧‧第一絕緣保護層

17‧‧‧第二絕緣保護層

17’,26,26’‧‧‧絕緣保護層

18‧‧‧封裝膠體

19,19’,50‧‧‧透光件

190‧‧‧支撐件

190’,232‧‧‧黏著層

2a-2e,3a,3b,4,4’,5,5’‧‧‧電子封裝結構

20‧‧‧絕緣體

20a‧‧‧第一表面

20b‧‧‧第二表面

200‧‧‧凹部

210‧‧‧電性接觸墊

22’‧‧‧金屬材

22a‧‧‧外露表面

23a‧‧‧作用面

23b‧‧‧非作用面

230‧‧‧電極墊

24‧‧‧導電柱體

24a‧‧‧端面

260‧‧‧開口

27‧‧‧線路結構

28,28’‧‧‧導電結構

280‧‧‧導電凸塊

29‧‧‧結合材

30‧‧‧覆蓋層

38‧‧‧引腳架

380‧‧‧開孔

d‧‧‧厚度

第1A圖係為習知打線型封裝結構之剖面示意圖；第1B圖係為習知COB型封裝結構之剖面示意圖；第1C圖係為習知光感應封裝結構之剖面示意圖；第2A至2D圖係為本發明之電子封裝結構之第一實施例之製法之剖視示意圖；其中，第2A’圖係為第2A圖之另 一態樣，第2C’圖係為第2C圖之局部上視圖，第2C”圖係為第2C圖之導電結構之底視圖；第2A-1至2A-4圖係為第2A圖之變化例；第2D-1至2D-3圖係為第2D圖之變化例；第3A及3B圖係為本發明之電子封裝結構之第二實施例之剖視示意圖；其中，第3A’圖係為第3A圖之導電結構之底視圖；第4及4’圖係為本發明之電子封裝結構之第三實施例之剖視示意圖；以及第5及5’圖係為本發明之電子封裝結構之第四實施例之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“底”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相 對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A至2D圖係為本發明之電子封裝結構2a-2e之第一實施例之製法之剖視示意圖。本實施例之電子封裝結構2a-2e係應用於指紋辨識或影像感測器等之產品。

如第2A圖所示，提供一絕緣體20，其具有相對之第一表面20a與第二表面20b，且該第一表面20a上具有凹部200。

於本實施例中，該絕緣體20係為鑄模化合物(molding compound)、介電材(dielectric material)、如環氧樹脂(Epoxy)、聚醯亞胺(Polyimide，簡稱PI)、其它感光或非感光性材料等之有機樹脂。

再者，該絕緣體20中具有一線路結構27，其連通該第一表面20a與第二表面20b。具體地，該線路結構27包含複數第一線路層22與複數導電柱體24，且各該第一線路層22之間藉由該些導電柱體24相互電性導通，並使該導電柱體24連通該第一表面20a，以令其端面24a作為電性接觸墊，而該第一線路層22連通該第二表面20b以令該第一線路層22之外露表面22a作為電性接觸墊。例如，以圖案化製程之電鍍、沉積或蝕刻方式形成如銅材之第一線路層22與如銅柱之導電柱體24，且該第一線路層22之外露表面22a可齊平、略高或略低於該第一絕緣體20之第二表面20b，而該導電柱體24之端面24a係齊平、略高或略低於該第一表面20a。

又，如第2A’圖所示，該第一線路層22係可外露於該凹部200之底面，使該凹部200之底面係為金屬材。

另外，如第2A-1及2A-2圖所示，係對應第2A及2A’圖之變化例，該絕緣體20之第一表面20a上具有一第二線路層21，其電性連接該線路結構27之導電柱體24。例如，以圖案化製程之電鍍、沉積或蝕刻方式形成如銅材之具有複數電性接觸墊(圖未示)的第二線路層21。

或者，如第2A-3圖所示，係對應第2A-1圖，即形成一如介電材之絕緣保護層26於該絕緣體20之第一表面20a與該第二線路層21上，且該絕緣保護層26外露部分該第二線路層21(即複數電性接觸墊210)。例如，該絕緣保護層26具有複數開口260，使該些電性接觸墊210外露於各該開口260。

或者，如第2A-4圖所示，係對應第2A-2圖，即形成一如介電層或防焊層(solder mask)之絕緣保護層26’於該絕緣體20之第一表面20a與該第二線路層21上，使該絕緣保護層26’外露該第二線路層21之頂面。

如第2B圖所示，將一電子元件23設於該凹部200中。具體地，該電子元件23係為感測器元件，例如半導體晶片結構，其具有一作用面23a與相對該作用面23a之非作用面23b，該作用面23a上具有一如光感區或指紋辨識之感應區231與複數電極墊230，以令該感應區231與該些電極墊230外露於該絕緣體20之第一表面20a。

於本實施例中，該電子元件23以其非作用面23b藉由 黏著層232設於該凹部200之底面上。

再者，該第一線路層22並未接觸該電子元件23之非作用面23b，亦即該第一線路層22與該電子元件23之非作用面23b之間具有該絕緣體20。

如第2C圖所示，將複數導電結構28設於該絕緣體20之第一表面20a上，並使該些導電結構28電性連接該電子元件23與該線路結構27，且該導電結構28未遮蓋該感應區231。

於本實施例中，該導電結構28係為引腳架，如第2C’及2C”圖所示，且以複數如焊錫或金屬膠製成之導電凸塊280接觸該些電極墊230與導電柱體24，以電性連接該電子元件23與該線路結構27，但該導電結構28並未電性導通至該電子元件23之非作用面23b。

再者，該導電結構28係藉由結合材29設於該絕緣體20之第一表面20a上，其中，該結合材29係為絕緣樹脂材，且復形成於該凹部200中以固定該電子元件23。具體地，該結合材29係可覆蓋該電子元件23之局部作用面23a，但該結合材29未覆蓋該感應區231。

另外，若接續第2A-1至2A-4圖之製程，該導電結構28之導電凸塊280接觸該第二線路層21之電性接觸墊210，以電性連接該線路結構27。

如第2D圖所示，形成複數如焊球之導電元件25於該絕緣體20之第二表面20b上，以成為球柵陣列封裝(Ball Grid Array，簡稱BGA)。

於本實施例中，該些導電元件25係為各種態樣，如焊球、焊錫凸塊、銅凸塊等，並無特別限制，且該些導電元件25係形成於該第一線路層22上以電性連接該線路結構27，使該電子封裝結構2a-2e藉由該些導電元件25接置於一如電路板之電子裝置上。

再者，若接續第2A’圖之製程，如第2D-1圖所示，該第一線路層22將接觸(或以黏著層結合)該電子元件23之非作用面23b，以供該電子元件23散熱。或者，如第2D-2圖所示，該導電結構28、該些導電柱體24與該第一線路層22之導電路徑係延伸至該電子元件23之非作用面23b下方。

又，如第2D-3圖所示，於第2D圖之導電結構28上形成一如絕緣材之覆蓋層30，以覆蓋該感應區231。

另外，若接續第2A-3及2A-4圖之製程，該絕緣保護層26,26’未遮蓋該感應區231。

於其它實施例中，如第2C圖所示，該電子封裝結構2a亦適用於平面網格陣列封裝(Land Grid Array，簡稱LGA)，即直接以該第一線路層22之電性接觸墊接接置於一如電路板之電子裝置上，而無需形成該導電元件25。

本發明之電子封裝結構2a-2e，因該電子元件23設於該絕緣體20之凹部200中，故能降低整體結構之厚度。

再者，因該導電結構28係為平坦的引腳架，故不會產生弧度，因而有利於降低整體結構之厚度。

第3A及3B圖係為本發明之電子封裝結構3a,3b之第 二實施例之剖視示意圖。本實施例與第一實施例之差異在於導電結構28’之設計，其它構造大致相同，故以下詳述差異處，而不贅述相同處。

如第3A及3A’圖所示，該導電結構28’係包含一具有複數開孔380之引腳架38及複數導電凸塊280，且該些導電凸塊280係設於該些開孔380中以電性連接該些電極墊230與導電柱體24。

於製作時，先將該引腳架38設於該絕緣體20之第一表面20a上，且各該開孔380係對應該些電極墊230與該些導電柱體24(或該電性接觸墊210)之位置，再形成如焊錫或金屬膠之導電材於該開孔380中以作為該導電凸塊280。

再者，如第3B圖所示，可於該導電結構28’上形成一如透光絕緣材覆蓋層30，以覆蓋該感應區231。

第4及4’圖係為本發明之電子封裝結構4,4’之第三實施例之剖視示意圖。本實施例與第二實施例之差異在於新增被動元件40，其它構造大致相同，故以下詳述差異處，而不贅述相同處。

如第4及4’圖所示，其為設置一另一電子元件40於該絕緣體20中。

於本實施例中，該電子元件40係為主動元件、被動元件或其組合者，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於此，該電子元件40係為被動元件。

再者，該電子元件40亦可設於該些第一線路層22之間，如第4圖所示，且可依需求位於該電子元件23之下方、或靠近該絕緣體20之第二表面20b。或者，如第4’圖所示，該電子元件40係設於該導電柱體24與該第一線路層22之間，且可依需求靠近該絕緣體20之第一表面20a或第二表面20b。

第5及5’圖係為本發明之電子封裝結構5,5’之第四實施例之剖視示意圖。本實施例與上述各實施例之差異在於本實施例之電子封裝結構5係應用於相機鏡頭，例如新增透光件50，其它構造大致相同，故以下詳述差異處，而不贅述相同處。

如第5圖所示，該電子封裝結構5復包括一遮蓋該電子元件23之感應區231之透光件50，例如鏡片或玻璃元件。

於本實施例中，係對應第2D圖之結構，但不以此為限。

或者，如第5’圖所示，係對應第3B圖之結構，亦可於該覆蓋層30上設置一透光件50。

再者，該透光件50係黏貼於該導電結構28上，因而無需製作習知支撐件，故能降低整體結構之厚度。

綜上所述，本發明之電子封裝結構，係藉由將該電子元件埋設於該凹部中，故能降低整體結構之厚度。

再者，以如引腳架之導電結構電性連接該電子元件，故於製作時，無需考量打線之線弧或封裝膠體之厚度，因 而容易控制該電子封裝結構之厚度，以達到更薄的厚度。

又，因採用非半導體製程加工，故能降低製作成本，且該電子封裝結構易於隨產品需求而調整結構及設計，故其設計彈性佳。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2b‧‧‧電子封裝結構

20‧‧‧絕緣體

20a‧‧‧第一表面

20b‧‧‧第二表面

200‧‧‧凹部

22‧‧‧第一線路層

23‧‧‧電子元件

230‧‧‧電極墊

231‧‧‧感應區

24‧‧‧導電柱體

25‧‧‧導電元件

27‧‧‧線路結構

28‧‧‧導電結構

Claims (16)

1. 一種電子封裝結構，係包括：一絕緣體，係具有相對之第一表面與第二表面，且該第一表面上具有至少一凹部；一線路結構，係形成於該絕緣體中，且該線路結構包含複數第一線路層與複數導電柱體，且各該第一線路層之間藉由該些導電柱體相互電性導通，並使該導電柱體連通該第一表面；至少一電子元件，係設於該凹部中，且具有外露於該絕緣體之第一表面的至少一感應區；以及一導電結構，係設於該絕緣體之第一表面上並電性連接該電子元件與該導電柱體，且該導電結構未遮蓋該感應區。
2. 一種電子封裝結構，係包括：一絕緣體，係具有相對之第一表面與第二表面，且該第一表面上具有至少一凹部；一線路結構，係嵌埋於該絕緣體中，且該線路結構包含複數第一線路層與複數導電柱體，且各該第一線路層之間藉由該些導電柱體相互電性導通，並使該導電柱體連通該第一表面；至少一電子元件，係設於該凹部中，且具有外露於該絕緣體之第一表面的至少一感應區；一導電結構，係設於該絕緣體之第一表面上並電性連接該電子元件與該導電柱體，且該導電結構未遮 蓋該感應區；以及一覆蓋層，係覆蓋該感應區。
3. 如申請專利範圍第1項所述之電子封裝結構，其中，該線路結構接觸該電子元件。
4. 如申請專利範圍第1項所述之電子封裝結構，其中，該線路結構未接觸該電子元件。
5. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該凹部之底面係為金屬材，以供該電子元件接置於該金屬材上。
6. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該絕緣體之第一表面上形成有一電性連接該導電結構之第二線路層。
7. 如申請專利範圍第1或2項所述之電子封裝結構，復包括形成於該絕緣體之第一表面上的一絕緣保護層。
8. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係以複數導電凸塊電性連接該電子元件。
9. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係透過一結合材設於該絕緣體之第一表面上，且該結合材未遮蓋該感應區。
10. 如申請專利範圍第1或2項所述之電子封裝結構，復包括形成於該凹部中之結合材，以固定該電子元件。
11. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係為引腳架。
12. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係包含一具有複數開孔之引腳架及複數設於該些開孔中之導電凸塊。
13. 如申請專利範圍第1或2項所述之電子封裝結構，復包括形成於該絕緣體之第二表面上之複數導電元件。
14. 如申請專利範圍第1或2項所述之電子封裝結構，復包括設於該絕緣體中之至少一另一電子元件。
15. 如申請專利範圍第14項所述之電子封裝結構，其中，該另一電子元件為主動元件、被動元件或其組合。
16. 如申請專利範圍第1或2項所述之電子封裝結構，復包括用以遮蓋該感應區之一透光件。