TWM546005U - 封裝結構 - Google Patents

Description

封裝結構

本新型創作是有關於一種封裝結構，且特別是有關於一種具有貫穿絕緣密封體的導電柱體的封裝結構。

近年來，電子產品的設計已逐漸朝向輕、薄、短、小的趨勢邁進。然而，在封裝晶片的體積要求縮小的情況下，封裝結構內部走線之間的間距也隨之縮小。舉例來說，如圖1所示，現行的封裝結構1大多是利用在絕緣密封體2中植入焊球3、4的方式來形成用以與其他封裝結構連接的導電端子。然而，基於焊球的幾何形狀控制與雷射鑽孔的限制，所形成的導電端子之間的間距並不能被有效地控制而造成較大間距的需求。因此，如何製造出一種能夠在有限的面積內達到細間距（fine pitch）導電端子連接其他封裝體以符合較小體積要求的封裝結構成為本技術領域所亟欲解決的問題。

本新型創作提供一種封裝結構，能夠有效地在有限的面積內達到細間距走線的需求且同時增強此封裝結構對於形變的抵抗力。

本新型創作的封裝結構包括載板、第一晶片、多個導電柱體、絕緣密封體以及第二晶片。載板具有第一表面以及相對於第一表面的第二表面。第一晶片配置於第一表面上。導電柱體配置於第一表面上且環繞第一晶片。絕緣密封體密封第一晶片以及導電柱體。絕緣密封體暴露出導電柱體的上表面。第二晶片配置於第二表面上。

基於上述，由於本新型創作的封裝結構包括貫穿絕緣密封體的導電柱體，故導電柱體之間的間距能夠有效地被控制，而達到細間距走線的需求。除此之外，由於導電柱體的高度能夠被有效地控制，故能減薄封裝結構的整體厚度以及降低後續製程的困難度。另一方面，由於導電柱體具有較高的剛性，故能夠支撐封裝結構，以使得封裝結構不會受到在製程中的應力的影響而形變，藉此避免翹曲（warpage）的產生。更進一步來說，本新型創作在形成絕緣封裝體之前即形成導電柱體，故能夠略過習知的做法中在絕緣封裝體中開孔以植入焊球的雷射步驟，達到製程簡化的優點。

為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖2A至圖2G為本新型創作的一實施例的封裝結構10的製造流程剖面圖。請參照圖2A，提供載板100。載板100包括小型雙面印刷電路板、導線架、陶瓷線路載板或半導體中介載板（semiconductor interposer）。載板100具有第一表面S1以及相對於第一表面S1的第二表面S2。多個連接墊（未繪示）分別配置於載板100的第一表面S1以及第二表面S2，用以連接之後形成在第一表面S1以及第二表面S2上的電子元件。部分配置於載板100的第一表面S1上的連接墊以及部分配置於載板100的第二表面S2上的連接墊可以透過位於載板100內部的內連接結構（未繪示）彼此相互連接。

接著，在載板100的第一表面S1上形成多個導電柱體200以及多個第一被動元件302。導電柱體200以及第一被動元件302對應位於載板100的第一表面S1的連接墊設置。在一些實施例中，導電柱體200以及第一被動元件302例如是藉由表面安裝技術（surface-mount technology；SMT）安置於載板100的第一表面S1上。然而，本新型創作並不限於此。在其他實施例中，導電柱體200也可以利用長凸塊製程在載板100的第一表面S1上電鍍生成，以取代習知接合之焊球。導電柱體200的形狀可為角柱體（prism）或是圓柱體（cylinder）。舉例來說，導電柱體200可以為長方體（cuboid）、六角柱（hexagonal prism）或是八角柱（octagonal prism）。在一些實施例中，導電柱體200可以在載板100上形成密集排列的陣列，以達到細間距（fine pitch）走線的需求。導電柱體200的材料包括銅、金、鎳、焊料或其組合，且導電柱體200可以為單層或多層結構。舉例來說，導電柱體200可以是銅柱、金柱、鎳柱或是焊料柱等所構成的單層結構，也可以是銅-銲料柱、銅-鎳-銲料柱等所構成的多層結構。由於導電柱體200的這些材料具有較高的剛性，故能夠支撐封裝結構10，以使得封裝結構10不會受到在製程中的應力的影響而形變，藉此避免翹曲（warpage）的產生。

第一被動元件302包括電容器（capacitor）、電阻器（resistor）或是電感器（inductor）。請參照圖2A，在一些實施例中，導電柱體200環繞第一被動元件302設置，但本新型創作不限於此。在其他實施例中，第一被動元件302也可以依據電路設計而環繞導電柱體200設置。

請參照圖2B，在載板100的第一表面S1上形成第一晶片400。如圖2B所示，第一晶片400配置於導電柱體200以及第一被動元件302所圍繞形成的空間內，故導電柱體200以及第一被動元件302環繞第一晶片400且第一被動元件302夾置於導電柱體200以及第一晶片400之間。第一晶片400為具有積體電路之半導體元件。在一些實施例中，第一晶片400為經過晶背研磨之晶粒，且其厚度可薄化到100微米以下。舉例來說，第一晶片400例如是特殊應用積體電路（Application-specific integrated circuit；ASIC）晶片。然而，本新型創作不限於此。其他合適類型的晶片也可以作為第一晶片400使用，例如打線類晶片亦可應用於此。上述打線類晶片表示晶片以打線（wire bond）的方式配置於載板100上。在一些實施例中，第一晶片400是利用多個配置於第一晶片400的主動表面上的導電凸塊402以覆晶（flip-chip）的方式接合至載板100的第一表面S1。舉例來說，導電凸塊402可為銅柱凸塊，且可以使用焊料（未繪示）焊接導電凸塊402的端面至位於載板100的第一表面S1的連接墊。在一些實施例中，可以在第一晶片400以及載板100之間的間隙404中形成底部填充膠（未繪示）以密封導電凸塊402，藉此增強第一晶片400以及載板100之間的黏著力。值得注意的是，底部填充膠之溢流擴散並不會影響導電柱體200以及載板100的結合。在另一些實施例中，第一晶片400可以是打線類晶片，其透過打線的方式連接位於第一晶片400主動面上之連接墊片以及載板100。

請同時參照圖2A以及圖2B，在一些實施例中，導電柱體200早於第一晶片400形成。然而，本新型創作的順序並不限於此。在其他實施例中，上述接合第一晶片400的步驟也可以在設置導電柱體200之前進行。

請參照圖2C，在載板100的第一表面S1上形成絕緣密封體材料層500，以密封導電柱體200、第一主動元件302以及第一晶片400。絕緣密封體材料層500例如是環氧模封化合物（Epoxy Molding Compound；EMC）、樹脂（resin）或其他合適的絕緣材料，且可藉由轉移模塑（transfer molding）技術形成。

請參照圖2D，進行薄化程序將絕緣密封體材料層500的厚度減薄直到導電柱體200的上表面200a被暴露出為止，以形成絕緣密封體502。如圖2D所示，在一些實施例中，由於第一晶片400的上表面400a低於導電柱體200的上表面200a，故在薄化程序後，儘管絕緣密封體502會暴露出導電柱體200的上表面200a，但第一晶片400的上表面400a還是會被絕緣密封體502所覆蓋。換言之，絕緣密封體502完全包覆第一晶片400。然而，本新型創作不限於此。在其他實施例中，當第一晶片400的上表面400a高於導電柱體200的上表面200a時，上述薄化程序會先使得第一晶片400的上表面400a被暴露出來後才會使得導電柱體200的上表面200a被暴露出來。在此情況下，第一晶片400會被減薄且絕緣密封體502會暴露出第一晶片400的上表面400a。如前所述，由於第一晶片400是藉由覆晶的方式配置，其主動表面會朝下，故第一晶片400的上表面400a實際上為第一晶片400的非主動表面。因此，就算部分的非主動表面被移除也不會影響到第一晶片400的電性性能。在一些實施例中，上述的薄化程序包括研磨程序。舉例來說，可以利用化學機械研磨（chemical mechanical polishing；CMP）研磨絕緣密封體材料層500以形成暴露出導電柱體200的上表面200a的絕緣密封體502。換言之，如圖2D所示，導電柱體200貫穿絕緣密封體502。

請參照圖2E，將圖2D所繪示的結構翻面，以在載板100的第二表面S2上進行後續製程。如圖2E所示，在翻面後，載板100的第二表面S2朝上而第一表面S1朝下。

請參照圖2F，在載板100的第二表面S2上形成多個第二被動元件304以及第二晶片600。第二被動元件304以及第二晶片600對應位於載板100的第二表面S2的連接墊設置。類似於第一被動元件302，在一些實施例中，第二被動元件304可以藉由表面安裝技術安置於載板100的第二表面S2上。另一方面，在一些替代性實施例中，也可以藉由覆晶的方式結合第二被動元件304以及載板100。具體來說，第二被動元件304的主動表面上具有導電凸塊306，且可以使用焊料（未繪示）焊接導電凸塊306的端面至位於載板100的第二表面S2的連接墊。第二被動元件304可以是與第一被動元件302具有相同功能或不同功能的元件。換言之，第二被動元件304例如是電容器、電阻器或是電感器。

類似於第一晶片400，第二晶片600也是具有積體電路之半導體元件。舉例來說，第二晶片600例如是反及閘（NAND）等記憶體晶片。在一些實施例中，第二晶片600可以是球柵陣列封裝（ball grid array；BGA）體。然而，本新型創作不限於此。其他合適類型的晶片也可以作為第二晶片600使用。在一些實施例中，第二晶片600是利用多個配置於第二晶片600的主動表面上的導電凸塊602以覆晶的方式接合至載板100的第二表面S2。舉例來說，導電凸塊602可為銅柱凸塊，且可以使用焊料（未繪示）焊接導電凸塊602的端面至位於載板100的第二表面S2的連接墊。在一些實施例中，可以在第二晶片600以及載板100之間的間隙604中形成底部填充膠（未繪示）以密封導電凸塊602，藉此增強第二晶片600以及載板100之間的黏著力。

請參照圖2G，在被絕緣密封體502暴露出的導電柱體200的上表面200a上對應形成多個導電端子700，以形成封裝結構10。導電端子700是用來與其他的封裝結構或是外部元件電性連接。在一些實施例中，導電端子700可以藉由植球（ball placement）製程或其他合適的製程設置於導電柱體200的上表面200a上。舉例來說，導電端子700可包含焊料、銅、鋁、金、鎳、銀、鈀、錫或其組合等導電材料，且可以為球柵陣列封裝連接件、焊球、金屬柱、微凸塊（micro bump）等。

值得注意的是，為了方便說明，圖2A至圖2G僅繪示了一個封裝結構10的製造流程，但本新型創作不限於此。多個封裝結構可以排列成陣列且同時被製造。在多個封裝結構的製程大致完成後，可以進行單一化（singulation）製程以將各個封裝結構彼此分離。

綜上所述，由於本新型創作的封裝結構包括貫穿絕緣密封體的導電柱體，故導電柱體之間的間距能夠有效地被控制，而達到細間距走線的需求。除此之外，由於導電柱體的高度能夠被有效地控制，故能減薄封裝結構的整體厚度以及降低後續製程的困難度。另一方面，由於導電柱體具有較高的剛性，故能夠支撐封裝結構，以使得封裝結構不會受到在製程中的應力的影響而形變，藉此避免翹曲（warpage）的產生。更進一步來說，本新型創作在形成絕緣封裝體之前即形成導電柱體，故能夠略過習知的做法中在絕緣封裝體中開孔以植入焊球的雷射步驟，達到製程簡化的優點。

雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。

1、10‧‧‧封裝結構
3、4‧‧‧焊球
100‧‧‧載板
200‧‧‧導電柱體
200a、400a‧‧‧上表面
302‧‧‧第一被動元件
304‧‧‧第二被動元件
306、402、602‧‧‧導電凸塊
400‧‧‧第一晶片
404、604‧‧‧間隙
500‧‧‧絕緣密封體材料層
2、502‧‧‧絕緣密封體
600‧‧‧第二晶片
700‧‧‧導電端子
S1‧‧‧第一表面
S2‧‧‧第二表面

圖1為現行封裝結構的剖面示意圖。 圖2A至圖2G為本新型創作的一實施例的封裝結構的製造流程剖面圖。

10‧‧‧封裝結構

100‧‧‧載板

200‧‧‧導電柱體

200a‧‧‧上表面

302‧‧‧第一被動元件

304‧‧‧第二被動元件

306、402、602‧‧‧導電凸塊

400‧‧‧第一晶片

502‧‧‧絕緣密封體

600‧‧‧第二晶片

700‧‧‧導電端子

S1‧‧‧第一表面

S2‧‧‧第二表面

Claims (10)

1. 一種封裝結構，包括： 載板，具有第一表面以及相對於所述第一表面的第二表面； 第一晶片，配置於所述第一表面上； 多個導電柱體，配置於所述第一表面上且環繞所述第一晶片； 絕緣密封體，密封所述第一晶片以及所述導電柱體，其中所述絕緣密封體暴露出所述導電柱體的上表面；以及 第二晶片，配置於所述第二表面上。
2. 如申請專利範圍第1項所述的封裝結構，更包括多個導電端子對應配置於所述導電柱體的所述上表面上。
3. 如申請專利範圍第1項所述的封裝結構，其中所述絕緣密封體完全包覆所述第一晶片。
4. 如申請專利範圍第1項所述的封裝結構，其中所述絕緣密封體暴露出所述第一晶片的上表面。
5. 如申請專利範圍第1項所述的封裝結構，其中所述第一晶片是以覆晶（flip-chip）或打線（wire bond）方式配置於所述第一表面上，且所述第二晶片是以覆晶方式或打線（wire bond）配置於所述第二表面上。
6. 如申請專利範圍第1項所述的封裝結構，更包括多個第一被動元件配置於所述第一表面上，其中所述第一被動元件位於所述導電柱體以及所述第一晶片之間。
7. 如申請專利範圍第6項所述的封裝結構，其中所述第一被動元件包括電容器、電阻器或是電感器。
8. 如申請專利範圍第1項所述的封裝結構，更包括多個第二被動元件配置於所述第二表面上。
9. 如申請專利範圍第1項所述的封裝結構，其中所述導電柱體包括銅、金、鎳、焊料或其組合。
10. 如申請專利範圍第1項所述的封裝結構，其中所述導電柱體的形狀包括角柱體（prism）或圓柱體（cylinder）。