TWI712147B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI712147B
TWI712147B TW106119628A TW106119628A TWI712147B TW I712147 B TWI712147 B TW I712147B TW 106119628 A TW106119628 A TW 106119628A TW 106119628 A TW106119628 A TW 106119628A TW I712147 B TWI712147 B TW I712147B
Authority
TW
Taiwan
Prior art keywords
conductive
circuit structure
manufacturing
block
electronic
Prior art date
Application number
TW106119628A
Other languages
English (en)
Other versions
TW201904011A (zh
Inventor
廖俊明
江政嘉
王隆源
王愉博
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106119628A priority Critical patent/TWI712147B/zh
Priority to CN201710507311.0A priority patent/CN109087896B/zh
Publication of TW201904011A publication Critical patent/TW201904011A/zh
Application granted granted Critical
Publication of TWI712147B publication Critical patent/TWI712147B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種電子封裝件及其製法，係於第一線路結構上設置電子元件與複數不同高度之導電柱與支撐件，再將塊體設於支撐件上，之後形成包覆該電子元件、塊體、支撐件與導電柱之包覆層，使該電子元件外圍覆蓋有塊體與支撐件，以於該電子封裝件運作時，避免該電子元件遭受外界之電磁干擾。

Description

電子封裝件及其製法
本發明係有關一種封裝技術，尤指一種避免電磁干擾之半導體封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足電子產品及設於其中之電子封裝件微型化(miniaturization)的需求，遂發展出晶片尺寸封裝件(Chip Scale Package,CSP)之技術，其特徵在於此種晶片尺寸封裝件僅具有與晶片尺寸相等或略大之尺寸。
第1A至1E圖係為習知晶片尺寸封裝件1之製法之剖面示意圖。
如第1A圖所示，形成一熱化離形膠層(thermal release tape)100於一承載件10上。
接著，置放複數半導體元件11於該熱化離形膠層100上，該些半導體元件11具有相對之作用面11a與非作用面11b，各該作用面11a上均具有複數電極墊110，且各該作用面11a黏著於該熱化離形膠層100上。
如第1B圖所示，形成一封裝膠體14於該熱化離形膠 層100上，以包覆該半導體元件11。
如第1C圖所示，烘烤該封裝膠體14以硬化該熱化離形膠層100並移除該熱化離形膠層100與該承載件10，以外露出該半導體元件11之作用面11a。
如第1D圖所示，形成一線路結構16於該封裝膠體14與該半導體元件11之作用面11a上，令該線路結構16電性連接該電極墊110。接著，形成一絕緣保護層18於該線路結構16上，且該絕緣保護層18外露該線路結構16之部分表面，以供結合如銲球之導電元件17。
如第1E圖所示，沿如第1D圖所示之切割路徑L進行切單製程，以獲取複數個晶片尺寸封裝件1。
惟，習知晶片尺寸封裝件1中，其僅能將半導體元件11置放於單一層中，故終端產品之應用受到大幅的限制。據此，業界遂開發出立體式之晶圓級系統封裝(Wafer Level System in Package，簡稱WLSiP)結構，以符合現今終端產品應用之需求。
第2A至2E圖係為習知WLSiP型式電子封裝件2之製法的剖面示意圖。
如第2A圖所示，於一具有離型層90及結合層91之承載板9上結合一第一線路結構20，該第一線路結構20具有相對之第一側20a與第二側20b並以其第二側20b結合至該結合層91上，且該第一線路結構20包括有第一絕緣層200與設於該第一絕緣層200上之第一線路重佈層(redistribution layer，簡稱RDL)201。
接著，於該第一側20a上形成複數電性連接該第一線路結構20之導電柱23，且設置第一電子元件21於該第一線路結構20之第一側20a上。該第一電子元件21具有相對之作用面21a與非作用面21b，該第一電子元件21係以其非作用面21b藉由一結合層214黏固於該第一線路結構20之第一側20a上，而該作用面21a具有複數電極墊210，其上形成有導電體212，另於該作用面21a上形成有一絕緣層211，以令該絕緣層211覆蓋該些電極墊210與該些導電體212。
如第2B圖所示，形成一包覆層25於該第一線路結構20之第一側20a上，以包覆該第一電子元件21與該些導電柱23，且令該包覆層25之表面齊平該絕緣層211之表面、該導電柱23之端面與該導電體212之端面，使該絕緣層211之表面、該導電柱23之端面與該導電體212之端面外露出該包覆層25。
如第2C圖所示，形成一第二線路結構26於該包覆層25上，且令該第二線路結構26電性連接該些導電柱23與該導電體212，其中，該第二線路結構26係包括複數第二絕緣層260,260’及設於該第二絕緣層260,260’上之複數第二線路重佈層(RDL)261,261’。
如第2D圖所示，移除該承載板9及其上之離型層90。接著，形成一絕緣保護層28於該結合層91上，再形成複數開孔於該絕緣保護層28與該結合層91中，以令該第一線路重佈層201之部分表面外露於該些開孔，俾供結合複 數如銲球之導電元件27於該第一線路結構20之第二側20b上，以接置第二電子元件22。
如第2E圖所示，形成一封裝層24於該第一線路結構20之第二側20b上，以包覆該些第二電子元件22。接著，形成一凸塊底下金屬層(Under Bump Metallurgy，簡稱UBM)270於最外層之第二線路重佈層261’上，以形成複數如銲球之導電元件27’，俾供接置如封裝結構或晶片等電子裝置(圖略)。
然而，習知電子封裝件2於運作時，位於該第一與第二線路結構20,26之間的第一電子元件21對於外界電磁波非常敏感，不僅會使該第一電子元件21無法進行正常運作，且外界電磁波亦有可能損毀該第一電子元件21。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑒於上述習知技術之缺失，本發明提供一種電子封裝件，係包括：第一線路結構，係具有相對之第一側與第二側；複數導電柱，係設於該第一側上並電性連接該第一線路結構；複數支撐件，係設於該第一線路結構之第一側上；電子元件，係結合並電性連接至該第一線路結構之第一側上；塊體，係設於該支撐件上以遮蓋該電子元件；包覆層，係形成於該第一線路結構之第一側上，以包覆該電子元件、塊體、支撐件與該導電柱；以及第二線路結構，係形成於該包覆層上且電性連接該導電柱。
本發明亦提供一種電子封裝件之製法，係包括：提供一具有相對之第一側與第二側之第一線路結構，且於該第一側上形成有複數導電柱與複數支撐件，並接置有至少一電子元件；設置塊體於該支撐件上，以令該塊體遮蓋該電子元件；形成包覆層於該第一線路結構之第一側上，以令該包覆層包覆該電子元件、該塊體、該支撐件與該導電柱；以及形成第二線路結構於該包覆層上，且令該第二線路結構電性連接該導電柱。
前述之製法中，設置該塊體之製程係包括：結合一導電蓋件於該導電柱與該支撐件上，其中，該導電蓋件包含設於該支撐件上之該塊體及藉由複數支架連接該塊體之框架，且該框架設於該導電柱上；以及於形成該包覆層後，移除該框架。進一步，可於形成該包覆層後，一併移除該支架。
前述之電子封裝件及其製法中，該電子元件係以覆晶方式設於該第一線路結構上。
前述之電子封裝件及其製法中，該支撐件相對該第一側之高度係小於該導電柱相對該第一側之高度。
前述之電子封裝件及其製法中，該支撐件係位於該電子元件與該導電柱之間。
前述之電子封裝件及其製法中，該支撐件係用以接地。
前述之電子封裝件及其製法中，形成該支撐件與塊體之材質係為導電材。
前述之電子封裝件及其製法中，該塊體之頂面係外露出該包覆層。
前述之電子封裝件及其製法中，該第二線路結構連接該塊體。
前述之電子封裝件及其製法中，復包括形成複數導電元件於該第一線路結構之第二側上。
前述之電子封裝件及其製法中，復包括形成複數導電元件於該第二線路結構上。
由上可知，本發明之電子封裝件及其製法，主要藉由該塊體與支撐件之設計，使該電子元件外圍覆蓋有屏蔽結構，以於運作該電子封裝件時，該電子元件不會遭受外界之電磁干擾。
再者，本發明利用金屬框架作成屏蔽用之塊體，因而無需以電鍍或濺渡方式形成金屬屏蔽層，不僅能降低製程成本，且能維持電子產品之一致性。
1‧‧‧晶片尺寸封裝件
10‧‧‧承載件
100‧‧‧熱化離形膠層
11‧‧‧半導體元件
11a,21a,31a‧‧‧作用面
11b,21b,31b‧‧‧非作用面
110,210,310‧‧‧電極墊
14‧‧‧封裝膠體
16‧‧‧線路結構
17,27,27’,37,37’‧‧‧導電元件
18,28,38‧‧‧絕緣保護層
2,3‧‧‧電子封裝件
20,30‧‧‧第一線路結構
20a,30a‧‧‧第一側
20b,30b‧‧‧第二側
200,300‧‧‧第一絕緣層
201,301‧‧‧第一線路重佈層
21‧‧‧第一電子元件
211,311‧‧‧絕緣層
212,312‧‧‧導電體
214,91‧‧‧結合層
22‧‧‧第二電子元件
23,33‧‧‧導電柱
24‧‧‧封裝層
25,35‧‧‧包覆層
26,36‧‧‧第二線路結構
260,260’,360,360’‧‧‧第二絕緣層
261,261’,361,361’‧‧‧第二線路重佈層
270,370‧‧‧凸塊底下金屬層
31‧‧‧電子元件
311‧‧‧銲錫凸塊
311a‧‧‧銅塊
32‧‧‧導電蓋件
320‧‧‧塊體
321‧‧‧框架
321’‧‧‧支架
34‧‧‧支撐件
4‧‧‧電子裝置
40‧‧‧晶片
9‧‧‧承載板
90‧‧‧離型層
L,S‧‧‧切割路徑
H,h‧‧‧高度
第1A至1E圖係為習知晶片尺寸封裝件之製法之剖面示意圖；第2A至2E圖係為習知WLSiP型式電子封裝件之製法的剖面示意圖；第3A至3G圖係為本發明之電子封裝件之製法的剖面示意圖；第3C’圖係為對應第3C圖之局部上視平面圖；以及第3D’圖係為對應第3D圖之另一實施例之剖面示意 圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第3A至3G圖係為本發明之電子封裝件3之製法的剖面示意圖。
如第3A圖所示，於一承載板9上形成具有相對之第一側30a與第二側30b之第一線路結構30，並該第一側30a上形成有複數導電柱33與複數支撐件34，且以該第二側30b結合至該承載板9上。
於本實施例中，該承載板9係為如玻璃之半導體材質之圓形板體，其上以例如塗佈方式依序形成有一離型層90 與一結合層91，以供該第一線路結構30設於該結合層91上。
再者，該第一線路結構30係包括至少一第一絕緣層300與設於該第一絕緣層300上之一第一線路重佈層(redistribution layer，簡稱RDL)301。具體地，形成該第一線路重佈層301之材質係例如銅，且形成該第一絕緣層300之材質係為介電材，例如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)。
又，該導電柱33係設於該第一線路重佈層301上以電性連接該第一線路重佈層301，且形成該導電柱33之材質係為如銅之金屬材或銲錫材。
另外，該支撐件34係設於該第一線路重佈層301上以作為接地用，且形成該支撐件34之材質係為如銅之金屬材或銲錫材，並使該些導電柱33圍繞於該些支撐件34外圍，其中，該支撐件34相對該第一側30a之高度h係小於該導電柱33相對該第一側30a之高度H。
具體地，於本實施例中該支撐件34係為柱狀(亦可為片狀)，其可與該導電柱33一同製作，例如，Double image製程。詳言之，該導電柱33與該支撐件34可分開製作，例如，可不移除製作該導電柱33之光阻而直接形成製作該支撐件34之光阻，以形成高低柱，再移除該兩層光阻；或者，先形成低柱(該支撐件34)並移除其所用之光阻，再形成高柱(該導電柱33)並移除其所用之光阻；或者移除 製作該導電柱33之光阻再設置另一光阻而形成該支撐件34。因此，有關該導電柱33與該支撐件34之製作方式繁多，並不限前述。
如第3B圖所示，結合至少一電子元件31至該第一線路結構30之第一側30a上，且該電子元件31電性連接至該第一線路結構30，並使該些支撐件34圍繞於該電子元件31外圍，以令該支撐件34位於該電子元件31與該導電柱33之間。
於本實施例中，該電子元件31係為半導體元件係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該電子元件31係為半導體晶片，其具有相對之作用面31a與非作用面31b，該作用面31a具有複數電極墊310，且該電子元件31以覆晶方式(如藉由複數具有銅塊311a之銲錫凸塊311)電性連接該第一線路重佈層301與該電極墊310。
如第3C圖所示，結合一導電蓋件32於該導電柱33與該支撐件34上，使該導電蓋件32遮蓋該電子元件30。
於本實施例中，該導電蓋件32係為金屬體，其包含框架321與塊體320，該框架321藉由複數支架321’連接該塊體320，如第3C’圖所示，且該框架321連接該導電柱33上，而該塊體320連接該支撐件34上以遮蓋該電子元件30。
如第3D圖所示，形成一包覆層35於該第一線路結構 30之第一側30a上，以令該包覆層35包覆該電子元件31、該導電蓋件32、該些導電柱33與該些支撐件34，再藉由整平製程，令該導電柱33之端面與該塊體320外露出該包覆層35。
於本實施例中，該包覆層35係為絕緣材，如環氧樹脂(epoxy)之封裝膠體，其可用壓合(lamination)或模壓(molding)之方式形成於該第一線路結構30之第一側30a上。
再者，該整平製程係藉由研磨方式，移除該導電柱33之部分材質、該導電蓋件32之框架321(含支架321’)與該包覆層35之部分材質，令該導電柱33之端面與該塊體320之頂面齊平該包覆層35之表面。
又，該塊體320亦可不外露於該包覆層35之表面。如第3D’圖所示，該框架321可藉由彎折該支架321’以下壓該塊體320，使該框架321與該塊體320形成高度差(stand off high)，故當形成該包覆層35於該第一線路結構30之第一側30a上後，該框架321會凸設於該包覆層35外，再藉由整平製程，移除該框架321，使該支架321’與該塊體320埋設於該包覆層35中。
如第3E圖所示，形成一第二線路結構36於該包覆層35上，且令該第二線路結構36電性連接該些導電柱33與該塊體320。
於本實施例中，該第二線路結構36係包括複數第二絕緣層360、及設於該第二絕緣層360上之複數第二線路重 佈層361，且最外層之第二絕緣層360’可作為防銲層，以令最外層之第二線路重佈層361’外露於該防銲層。或者，該第二線路結構36亦可僅包括單一第二絕緣層360及單一第二線路重佈層361。
再者，形成該第二線路重佈層361,361’之材質係為銅，且形成該第二絕緣層360,360’之材質係為如聚對二唑苯(PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)之介電材。
如第3F圖所示，移除該承載板9及其上之離型層90。接著，形成一如防銲層之絕緣保護層38於該第一線路結構30之第二側30b上之結合層91上。
如第3G圖所示，沿如第3F圖所示之切割路徑S進行切單製程，以完成本發明之電子封裝件3。
於本實施例中，可形成一凸塊底下金屬層(UBM)370於最外層之第二線路重佈層361’上，以結合複數如銲球之導電元件37於最外層之第二線路重佈層361’上，俾供接置其它電子結構(如另一封裝件、或如習知第二電子元件22之晶片)。
另外，可形成複數開孔於該絕緣保護層38與該結合層91上，以令該第一線路重佈層301外露於該些開孔，俾供形成複數如銲球之導電元件37’於該第一線路結構30之第二側30b上，以接置如含晶片40之封裝結構或其它電子結構(如另一封裝件或晶片)之電子裝置4。
因此，本發明之電子封裝件3之製法係藉由該導電蓋 件32之塊體320作為屏蔽結構，以阻隔外界電磁波對於該第一與第二線路結構30,36之間的電子元件31的干擾，使本發明之電子元件31得以正常運作，且能避免外界電磁波損毀該電子元件31。
再者，本發明之製法以簡易之金屬框架321上之金屬塊體320作為屏蔽結構，因而無需以電鍍或濺渡方式形成金屬屏蔽層，故可降低製程成本。
又，本發明之製法使該電子封裝件3之外觀大致不變，因而得以維持電子產品之一致性。
本發明亦提供一種電子封裝件3，其包括：一第一線路結構30、複數導電柱33、一電子元件31、一塊體320、複數支撐件34、一包覆層35以及一第二線路結構36。
所述之第一線路結構30係具有相對之第一側30a與第二側30b。
所述之導電柱33係設於該第一側30a上並電性連接該第一線路結構30。
所述之支撐件34係設於該第一線路結構30之第一側30a上。
所述之第一電子元件31係結合並電性連接至該第一線路結構30。
所述之塊體320係設於該支撐件34上並遮蓋該第一電子元件31。
所述之包覆層35係形成於該第一線路結構30之第一側30a上，以包覆該電子元件31、塊體320、支撐件34與 該些導電柱33，且令該導電柱33之端面外露於該包覆層35。
所述之第二線路結構36係形成於該包覆層35上且電性連接該導電柱33。
於一實施例中，該電子元件31係以覆晶方式設於該第一線路結構30之第一側30a上。
於一實施例中，該支撐件34相對該第一側30a之高度h係小於該導電柱33相對該第一側30a之高度H。
於一實施例中，該支撐件34係位於該電子元件31與該導電柱33之間。
於一實施例中，該支撐件34係為導電材。
於一實施例中，該塊體320係為導電材。
於一實施例中，該塊體320外露於該包覆層35。
於一實施例中，該第二線路結構36連接該塊體320。
於一實施例中，該電子封裝件3復包括複數導電元件37’，係形成於該第一線路結構30之第二側30b上。
於一實施例中，該電子封裝件3復包括複數導電元件37，係形成於該第二線路結構36上。
綜上所述，本發明之電子封裝件及其製法，係藉由該塊體與支撐件作為該電子元件之屏蔽結構，避免該電子元件遭受外界之電磁干擾，使該電子封裝件的電性功能得以正常運作。
再者，本發明利用簡易之金屬框架上之塊體作為屏蔽結構，因而無需以電鍍或濺渡方式形成金屬屏蔽層，不僅 能降低製程成本，且能維持電子產品之一致性。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
3‧‧‧電子封裝件
30‧‧‧第一線路結構
30a‧‧‧第一側
30b‧‧‧第二側
301‧‧‧第一線路重佈層
31‧‧‧電子元件
320‧‧‧塊體
33‧‧‧導電柱
34‧‧‧支撐件
35‧‧‧包覆層
36‧‧‧第二線路結構
361’‧‧‧第二線路重佈層
37,37’‧‧‧導電元件
370‧‧‧凸塊底下金屬層
38‧‧‧絕緣保護層
4‧‧‧電子裝置
40‧‧‧晶片
91‧‧‧結合層

Claims (9)

  1. 一種電子封裝件之製法，係包括：提供一具有相對之第一側與第二側之第一線路結構，且於該第一側上形成有複數導電柱與複數支撐件並接置有至少一電子元件，其中，該電子元件相對該第一側之高度係小於該支撐件相對該第一側之高度；結合一導電蓋件於該導電柱與該支撐件上，該導電蓋件包含設於該支撐件上之塊體及藉由複數支架連接該塊體之框架，且該框架設於該導電柱上，以令該塊體遮蓋該電子元件，其中，該塊體具有朝向支撐件之底面以及相對之頂面，且該底面不具有彎折，且該支撐件係用以接地；形成包覆層於該第一線路結構之第一側上，以令該包覆層包覆該電子元件、該導電蓋件、該支撐件與該導電柱，且該包覆層間隔該電子元件及塊體；於形成該包覆層後，移除該框架；以及形成第二線路結構於該包覆層上，且令該第二線路結構電性連接該導電柱以及連接該塊體。
  2. 如申請專利範圍第1項所述之電子封裝件之製法，其中，該電子元件係以覆晶方式設於該第一線路結構上。
  3. 如申請專利範圍第1項所述之電子封裝件之製法，其中，該支撐件相對該第一側之高度係小於該導電柱相對該第一側之高度。
  4. 如申請專利範圍第1項所述之電子封裝件之製法，其 中，該支撐件係位於該電子元件與該導電柱之間。
  5. 如申請專利範圍第1項所述之電子封裝件之製法，其中，形成該支撐件與該塊體之材質係為導電材。
  6. 如申請專利範圍第1項所述之電子封裝件之製法，其中，該塊體之頂面係外露出該包覆層。
  7. 如申請專利範圍第1項所述之電子封裝件之製法，復包括形成複數導電元件於該第一線路結構之第二側上。
  8. 如申請專利範圍第1項所述之電子封裝件之製法，復包括形成複數導電元件於該第二線路結構上。
  9. 如申請專利範圍第1項所述之電子封裝件之製法，復包括於形成該包覆層後，移除該支架。
TW106119628A 2017-06-13 2017-06-13 電子封裝件及其製法 TWI712147B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106119628A TWI712147B (zh) 2017-06-13 2017-06-13 電子封裝件及其製法
CN201710507311.0A CN109087896B (zh) 2017-06-13 2017-06-28 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106119628A TWI712147B (zh) 2017-06-13 2017-06-13 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201904011A TW201904011A (zh) 2019-01-16
TWI712147B true TWI712147B (zh) 2020-12-01

Family

ID=64839099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119628A TWI712147B (zh) 2017-06-13 2017-06-13 電子封裝件及其製法

Country Status (2)

Country Link
CN (1) CN109087896B (zh)
TW (1) TWI712147B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712149B (zh) * 2019-08-13 2020-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI796180B (zh) * 2022-03-24 2023-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI823618B (zh) * 2022-10-14 2023-11-21 矽品精密工業股份有限公司 電子封裝件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201142965A (en) * 2010-03-18 2011-12-01 Stats Chippac Ltd Integrated circuit package system with package stacking and method of manufacture thereof
TW201711152A (zh) * 2015-09-11 2017-03-16 矽品精密工業股份有限公司 電子封裝件及其製法
CN106653703A (zh) * 2015-11-04 2017-05-10 美光科技公司 封装上封装构件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
SG2013083258A (en) * 2013-11-06 2015-06-29 Thales Solutions Asia Pte Ltd A guard structure for signal isolation
CN205039151U (zh) * 2015-09-24 2016-02-17 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201142965A (en) * 2010-03-18 2011-12-01 Stats Chippac Ltd Integrated circuit package system with package stacking and method of manufacture thereof
TW201711152A (zh) * 2015-09-11 2017-03-16 矽品精密工業股份有限公司 電子封裝件及其製法
CN106653703A (zh) * 2015-11-04 2017-05-10 美光科技公司 封装上封装构件

Also Published As

Publication number Publication date
TW201904011A (zh) 2019-01-16
CN109087896B (zh) 2020-11-27
CN109087896A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
US10304890B2 (en) Electronic device package and fabricating method thereof
TWI643307B (zh) 電子封裝件及其製法
TWI676259B (zh) 電子封裝件及其製法
TWI725452B (zh) 電子封裝件及其製法
TWI569390B (zh) 電子封裝件及其製法
TWI684260B (zh) 電子封裝件及其製法
TW201939696A (zh) 電子封裝件及其製法
TW201543586A (zh) 封裝結構及其製法
TW201911508A (zh) 電子封裝件
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
TWI740305B (zh) 電子封裝件及其製法
CN105990268B (zh) 电子封装结构及其制法
TWI712147B (zh) 電子封裝件及其製法
TW201926607A (zh) 電子封裝件及其製法
CN111987048A (zh) 电子封装件及其制法
CN111725146A (zh) 电子封装件及其制法
TWI712149B (zh) 電子封裝件及其製法
TWI647798B (zh) 電子封裝件及其製法
TWI723414B (zh) 電子封裝件及其製法
TWI689067B (zh) 電子封裝件及其製法
TWI548049B (zh) 半導體結構及其製法
TW201814849A (zh) 電子封裝件及其製法
TW202422841A (zh) 電子封裝件及其製法
TWI767770B (zh) 電子封裝件及其製法
CN117558689A (zh) 电子封装件及其制法与电子结构及其制法