CN107481992A - 指纹识别芯片的封装结构及封装方法 - Google Patents

指纹识别芯片的封装结构及封装方法 Download PDF

Info

Publication number
CN107481992A
CN107481992A CN201710796572.9A CN201710796572A CN107481992A CN 107481992 A CN107481992 A CN 107481992A CN 201710796572 A CN201710796572 A CN 201710796572A CN 107481992 A CN107481992 A CN 107481992A
Authority
CN
China
Prior art keywords
layer
fingerprint recognition
recognition chip
metal
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710796572.9A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710796572.9A priority Critical patent/CN107481992A/zh
Publication of CN107481992A publication Critical patent/CN107481992A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种指纹识别芯片的封装结构及封装方法，包括：重新布线层；指纹识别芯片，位于重新布线层的第一表面；指纹识别芯片包括功能区域及位于功能区域外侧的若干个金属焊盘，功能区域内设置有功能器件，金属焊盘位于指纹识别芯片的正面，且与功能器件电连接；指纹识别芯片经由金属焊盘与重新布线层接触连接；塑封材料层，位于重新布线层的第一表面，将指纹识别芯片封裹塑封；塑封材料层内设有若干个采用激光钻工工艺形成的上下贯通的通孔，通孔暴露出部分所述重新布线层；导电结构，填充于通孔内，且与重新布线层电连接。本发明采用扇出型封装（Fan out）指纹识别芯片，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点。

Description

指纹识别芯片的封装结构及封装方法
技术领域
本发明涉及一种半导体封装结构及封装方法，特别是涉及一种指纹识别芯片的封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
指纹识别技术是目前最成熟且价格便宜的生物特征识别技术。目前来说，指纹识别的技术应用最为广泛，不仅在门禁、考勤系统中可以看到指纹识别技术的身影，市场上有了更多指纹识别的应用：如笔记本电脑、手机、汽车、银行支付都可应用指纹识别的技术。
现有的一种指纹识别芯片的封装方法如图1a～图1c所示：
第一步，如图1a所示，在指纹识别芯片11制作深槽，并将其粘合于FPC板12上，然后通过打线工艺制作金属连线13，实现指纹识别芯片11与FP C板12的电连接，其中，FPC是Flexible Printed Circuit的简称，又称软性线路板，其具有配线密度高、重量轻、厚度薄的特点。
第二步，如图1b所示，制作出框架14；
第三步，士1c所示，在所述指纹识别芯片上加盖蓝宝石盖板15，以完成封装。
这种方法具有以下缺点：包括FPC板、指纹识别芯片以及蓝宝石盖板三层结构，封装厚度较厚，金属连线容易因FPC软板拉扯等造成断裂，整体良率较低。
另一种指纹识别芯片的封装方法如图2a～图2c所示：
第一步，如图2a所示，通过硅穿孔TSV技术在指纹识别芯片11中形成通孔电极16；
第二步，如图2b所示，将蓝宝石盖板15、指纹识别芯片11及FPC板12层叠在一起，通过打线工艺制作金属连线13以连接所述指纹识别芯片11及FPC板12；
第三步，如图2c所示，制作出框架14。
这种方法具有以下缺点：需要用蓝宝石盖板封装，厚度较厚，硅穿孔工艺成本较高，金属连线容易因FPC软板拉扯等造成断裂，而且指纹识别芯片的厚度较薄，容易出现裂片现象，整体良率较低。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种指纹识别芯片的封装结构及封装方法，用于解决现有技术中指纹识别封装方法中存在的需要使用蓝宝石盖板、封装厚度较大、良率较低等的问题。
为实现上述目的及其他相关目的，本发明提供一种指纹识别芯片的封装结构，所述封装结构包括：
重新布线层，所述重新布线层包括相对的第一表面及第二表面；
指纹识别芯片，位于所述重新布线层的第一表面；所述指纹识别芯片包括功能区域及位于所述功能区域外侧的若干个金属焊盘，所述功能区域内设置有功能器件，所述金属焊盘位于所述指纹识别芯片的正面，且与所述功能器件电连接；所述指纹识别芯片经由所述金属焊盘与所述重新布线层接触连接；
塑封材料层，位于所述重新布线层的第一表面，将所述指纹识别芯片封裹塑封；所述塑封材料层内设有若干个采用激光钻工工艺形成的上下贯通的通孔，所述通孔暴露出部分所述重新布线层；及
导电结构，填充于所述通孔内，且与所述重新布线层电连接；所述导电结构远离所述重新布线层的表面与所述塑封材料层远离所述重新布线层的表面相平齐，或突出于所述塑封材料层之外。
优选地，所述导电结构为金属连接球、金属柱或金属引线。
优选地，所述重新布线层包括：
电介质层，所述电介质层与所述塑封材料层相接触的表面为所述重新布线层的第一表面；
金属线层，位于所述电介质层内，且所述金属线层的外表面与所述重新布线层的第一表面相平齐；所述金属焊盘及所述导电结构均与所述金属线层接触连接。
优选地，所述重新布线层包括：
电介质层，所述电介质层与所述塑封材料层相接触的表面为所述重新布线层的第一表面；
金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；邻近所述塑封材料层的所述金属线层的外表面与所述重新布线层的第一表面相平齐；所述金属焊盘与邻近所述塑封材料层的所述金属线层接触连接。
优选地，所述电介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的任一种，所述金属线层的材料包括铜、铝、镍、金、银、钛中的任一种。
优选地，若干个所述金属焊盘均位于所述功能区域的一侧，且于所述功能区域的一侧呈一字型排布。
优选地，所述塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层中的任一种。
优选地，所述通孔的截面形状为倒梯形。
本发明还提供一种指纹识别芯片的封装方法，所述封装方法包括步骤：
1)提供一衬底；
2)提供一指纹识别芯片，所述指纹识别芯片包括功能区域及位于所述功能区域外侧的若干个金属焊盘，所述功能区域内设置有功能器件，所述金属焊盘位于所述指纹识别芯片的正面，且与所述功能器件电连接；将所述指纹识别芯片正面朝下倒装键合于所述衬底的上表面；
3)于所述衬底的上表面形成塑封材料层，所述塑封材料层将所述指纹识别芯片封裹塑封；
4)去除所述衬底；
5)于所述塑封材料层暴露出所述指纹识别芯片的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层暴露出所述指纹识别芯片的表面相接触，且所述重新布线层与所述指纹识别芯片的金属焊盘接触连接；
6)采用激光钻孔工艺于所述塑封材料层内形成上下贯通的通孔，所述通孔暴露出部分所述重新布线层；
7)于所述通孔内形成导电结构，所述导电结构与所述重新布线层相连接。
优选地，步骤1)与步骤2)之间还包括于所述衬底的上表面形成剥离层的步骤；此时，步骤2)中，所述指纹识别芯片正面朝下倒装键合于所述剥离层的上表面，步骤3)中，所述塑封材料层形成于所述剥离层的上表面。
优选地，所述剥离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
优选地，步骤3)中，采用压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺于所述衬底的上表面形成所述塑封材料层；所述塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层中的任一种。
优选地，步骤7)中，采用焊接工艺或金属膏印刷工艺于所述通孔内形成金属连接球或金属柱作为所述导电结构，或采用焊线工艺于所述通孔内形成金属引线作为所述导电结构。
如上所述，本发明的指纹识别芯片的封装结构及封装方法，具有以下有益效果：
1)本发明采用扇出型封装(Fan out)指纹识别芯片，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点；
2)本发明同时不需要打线工艺，也不需要高成本的硅穿孔工艺(TSV)，而能实现指纹识别芯片的封装，大大降低了工艺难度及成本；
3)本发明直接采用重新布线层作为指纹识别芯片的盖板，不需要另外增加蓝宝石盖板，大大降低了封装的厚度及成本；
4)本发明采用扇出封装(Fan out)工艺，芯片的电引出不需要传统的FPC板，可以降低封装的厚度以及电性引出结构的稳定性，提高封装良率；
5)本发明工艺简单，创造性地采用扇出封装工艺封装指纹识别芯片，在半导体封装技术领域具有广泛的应用前景。
附图说明
图1a～图1c显示为现有技术中的一种指纹识别芯片的封装方法各步骤所呈现的结构示意图。
图2a～图2c显示为现有技术中的另一种指纹识别芯片的封装方法各步骤所呈现的结构示意图。
图3显示为本发明实施例一中提供的指纹识别芯片的封装方法的流程示意图。
图4～图13显示为本发明实施例一中提供的指纹识别芯片的封装方法各步骤所呈现的结构示意图，其中，图12及图13显示为本发明的指纹识别芯片的封装结构的结构示意图。
元件标号说明
11 指纹识别芯片
12 FPC板
13 金属连线
14 框架
15 蓝宝石盖板
16 通孔电极
21 衬底
22 剥离层
23 指纹识别芯片
231 功能区域
232 金属焊盘
24 塑封材料层
25 重新布线层
251 电介质层
252 金属线层
26 通孔
27 导电结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图3，本发明提供一种指纹识别芯片的封装方法，所述封装方法包括步骤：1所述封装方法包括步骤：
1)提供一衬底；
2)提供一指纹识别芯片，所述指纹识别芯片包括功能区域及位于所述功能区域外侧的若干个金属焊盘，所述功能区域内设置有功能器件，所述金属焊盘位于所述指纹识别芯片的正面，且与所述功能器件电连接；将所述指纹识别芯片正面朝下倒装键合于所述衬底的上表面；
3)于所述衬底的上表面形成塑封材料层，所述塑封材料层将所述指纹识别芯片封裹塑封；
4)去除所述衬底；
5)于所述塑封材料层暴露出所述指纹识别芯片的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层暴露出所述指纹识别芯片的表面相接触，且所述重新布线层与所述指纹识别芯片的金属焊盘接触连接；
6)采用激光钻孔工艺于所述塑封材料层内形成上下贯通的通孔，所述通孔暴露出部分所述重新布线层；
7)于所述通孔内形成导电结构，所述导电结构与所述重新布线层相连接。
在步骤1)中，请参阅图3中的S1步骤及图4，提供一衬底21。
作为示例，所述衬底21的材料可以包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述衬底21来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，如图5所示，提供所述衬底21之后，还包括于所述衬底21的上表面形成剥离层22的步骤。
作为示例，所述剥离层22在后续工艺中作为后续形成的塑封材料层25与所述衬底21之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述塑封材料层25具有一定的结合力，以保证所述塑封材料层25在后续工艺中不会产生移动等情况，另外，其与所述衬底21亦具有较强的结合力，一般来说，其与所述衬底21的结合力需要大于与所述塑封材料层25的结合力。作为示例，所述剥离层22的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的聚合物层等，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底21表面，然后采用紫外固化或热固化工艺使其固化成型。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层22也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述衬底21时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层22。
在步骤2)中，请参阅图3中的S2步骤及图6及图7，提供一指纹识别芯片23，所述指纹识别芯片23包括功能区域231及位于所述功能区域231外侧的若干个金属焊盘232，所述功能区域231内设置有功能器件(未示出)，所述金属焊盘232位于所述指纹识别芯片23的正面，且与所述功能器件电连接；将所述指纹识别芯片2321正面朝下倒装键合于所述衬底的上表面。
作为示例，可以采用键合追踪法(bond-on-trace)将所述指纹识别芯片23键合于所述衬底21的上表面；所述键合追踪法为本领域人员所熟知，此处不再累述。当然，本实施例中也可以采用其他任意一种键合方法将所述指纹识别芯片23键合于所述衬底21的上表面。
作为示例，如图7所示，若干个所述金属焊盘232均位于所述功能区域231的一侧，且于所述功能区域231的一侧呈一字型排布。
在步骤3)中，请参阅图3中的S3步骤及图8，于所述衬底21的上表面形成塑封材料层24，所述塑封材料层24将所述指纹识别芯片23封裹塑封。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述衬底21的上表面形成所述塑封材料层24。优选地，本实施例中，采用模塑底部填充工艺于所述衬底21的上表面形成所述塑封材料层24，这样可以有效地避免出现界面分层，且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述塑封材料层24的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
作为示例，所述塑封材料层24的高度高于所述指纹识别芯片23的高度，即所述塑封材料层24将所述指纹识别芯片23完全封裹塑封。
在步骤4)中，请参阅图3中的S4步骤及图9，去除所述衬底21。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述衬底21及所述剥离层22。优选地，本实施例中，所述剥离层22为UV胶带，可以采用撕掉所述剥离层22的方式以去除所述衬底21。
在步骤5)中，请参阅图3中的S5步骤及图10，于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成重新布线层25，所述重新布线层25包括相对的第一表面及第二表面，其中，所述重新布线层25的第一表面与所述塑封材料层24暴露出所述指纹识别芯片23的表面相接触，且所述重新布线层24与所述指纹识别芯片23的金属焊盘232接触连接。
在一示例中，如图10所示，所述重新布线层25包括一层电介质层251及一层金属线层252，于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成重新布线层25包括如下步骤：
5-1)于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成所述金属线层252；
5-2)于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成电介质层251，所述电介质层251与所述塑封材料层24相接触的表面为所述重新布线层25的第一表面；所述金属线层252的外表面与所述重新布线层25的第一表面相平齐，即所述金属线层252的外表面与所述电介质层251与所述塑封材料层24相接触的表面相平齐；所述金属焊盘232与所述金属线层252接触连接。
在另一示例中，所述重新布线层25包括一层电介质层251及一层金属线层252，于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成重新布线层25包括如下步骤：
5-1)于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成所述电介质层251，通过光刻及刻蚀工艺于所述电介质层251内形成沟槽，所述沟槽暴露出所述金属焊垫232，并定义出所述金属线层252的形状；所述电介质层251与所述塑封材料层24相接触的表面为所述重新布线层25的第一表面；
5-2)于所述沟槽内形成所述金属线层252。
在又一示例中，所述重新布线层25内包括至少两层金属线层252及至少一层电介质层251，于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成重新布线层25包括如下步骤：
5-1)于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成第一层金属线层252；
5-2)于所述塑封材料层24暴露出所述指纹识别芯片23的表面形成电介质层251，所述电介质层251的上表面高于所述金属线层252的上表面，且所述电介质层251与所述塑封材料层24相接触的表面与第一层所述金属线层252与所述塑封材料层24相接触的表面相平齐；
5-3)于所述电介质层251内形成若干层与第一层所述金属线层252电连接的间隔堆叠排布的其他金属线层252，相邻所述金属线层252之间经由金属插塞电连接。
作为示例，上述示例中，所述金属线层252的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层252。所述电介质层261的材料可以为低k介电材料；具体的，所述电介质层251可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成所述电介质层251。
在步骤6)中，请参阅图3中的S6步骤及图11，采用激光钻孔工艺于所述塑封材料层24内形成上下贯通的通孔26，所述通孔26暴露出部分所述重新布线层25。
作为示例，所述通孔26的截面形状可以为但不仅限于倒梯形。激光钻孔工艺相较于现有的刻蚀等工艺具有精确度高、成本低等优点。
需要说明的是，该步骤中，还可以采用刻蚀等工艺于所述塑封材料层24内形成上下贯通的所述通孔26。
在步骤7)中，请参阅图3中的S7步骤及图12至图13，于所述通孔26内形成导电结构27，所述导电结构27与所述重新布线层25相连接。
在一示例中，如图12所示，采用焊接工艺于所述通孔26内形成金属连接球作为所述导电结构27。所述金属连接球可以为但不仅限于铜球或锡球。此时，所述金属连接球应为长径比较大的金属连接球，即所述金属连接球的高度明显大于所述金属连接球的直径，以满足后续塑封工艺的需要。
在另一示例中，如图13所示，采用金属膏印刷工艺于所述通孔26内形成金属连接球或金属柱作为所述导电结构27，所述金属连接球可以为但不仅限于铜球或锡球，所述金属柱可以为但不仅限于铜柱、锡柱等等。此时，所述金属连接球应为长径比较大的金属连接球，即所述金属连接球的高度明显大于所述金属连接球的直径，以满足后续塑封工艺的需要。
在又一示例中，还可以采用焊线工艺于所述通孔26内形成金属引线作为所述导电结构27，所述金属引线可以为铜引线或锡引线等等。采用焊线工艺，可以大大降低工艺温度，从而提高工艺的适用范围。
实施例二
请继续参阅图12及图13，本发明还提供一种指纹识别芯片的封装结构，所述封装结构由实施例一中所述的封装方法制备而得到，所述封装结构包括：重新布线层25，所述重新布线层25包括相对的第一表面及第二表面；指纹识别芯片23，所述指纹识别芯片23位于所述重新布线层25的第一表面；所述指纹识别芯片23包括功能区域231及位于所述功能区域231外侧的若干个金属焊盘232，所述功能区域231内设置有功能器件(未示出)，所述金属焊盘232位于所述指纹识别芯片23的正面，且与所述功能器件电连接；所述指纹识别芯片23经由所述金属焊盘232与所述重新布线层25接触连接；塑封材料层24，所述塑封材料层24位于所述重新布线层25的第一表面，将所述指纹识别芯片23封裹塑封；所述塑封材料层24内设有若干个采用激光钻工工艺形成的上下贯通的通孔，所述通孔暴露出部分所述重新布线层25；及导电结构27，所述导电结构27填充于所述通孔内，且与所述重新布线层25电连接；所述导电结构27远离所述重新布线层25的表面与所述塑封材料层24远离所述重新布线层25的表面相平齐，或突出于所述塑封材料层24之外。
在一示例中，所述重新布线层25包括：电介质层251，所述电介质层251与所述塑封材料层24相接触的表面为所述重新布线层25的第一表面；金属线层252，所述金属线层252位于所述电介质层251内，且所述金属线层252的外表面与所述重新布线层25的第一表面相平齐；所述金属焊盘232及所述导电结构27均与所述金属线层252接触连接。
在另一示例中，所述重新布线层25包括：电介质层251，所述电介质层251与所述塑封材料层24相接触的表面为所述重新布线层25的第一表面；金属叠层结构，所述金属叠层结构位于所述电介质层251内；所述金属叠层结构包括多层间隔排布的金属线层252及金属插塞，所述金属插塞位于相邻所述金属线层252之间，以将相邻的所述金属线层252电连接；邻近所述塑封材料层24的所述金属线层252的外表面与所述重新布线层25的第一表面相平齐；所述金属焊盘232与邻近所述塑封材料层24的所述金属线层252接触连接。
作为示例，所述电介质层251的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的任一种，所述金属线层252的材料包括铜、铝、镍、金、银、钛中的任一种。
作为示例，若干个所述金属焊盘232均位于所述功能区域231的一侧，且于所述功能区域231的一侧呈一字型排布。
作为示例，所述塑封材料层24包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层中的任一种。
作为示例，所述通孔的截面形状可以为但不仅限于倒梯形。
作为示例，所述导电结构27为金属连接球、金属柱或金属引线。
综上所述，本发明提供一种指纹识别芯片的封装结构及封装方法，所述封装结构包括：重新布线层，所述重新布线层包括相对的第一表面及第二表面；指纹识别芯片，位于所述重新布线层的第一表面；所述指纹识别芯片包括功能区域及位于所述功能区域外侧的若干个金属焊盘，所述功能区域内设置有功能器件，所述金属焊盘位于所述指纹识别芯片的正面，且与所述功能器件电连接；所述指纹识别芯片经由所述金属焊盘与所述重新布线层接触连接；塑封材料层，位于所述重新布线层的第一表面，将所述指纹识别芯片封裹塑封；所述塑封材料层内设有若干个采用激光钻工工艺形成的上下贯通的通孔，所述通孔暴露出部分所述重新布线层；及导电结构，填充于所述通孔内，且与所述重新布线层电连接；所述导电结构远离所述重新布线层的表面与所述塑封材料层远离所述重新布线层的表面相平齐，或突出于所述塑封材料层之外。本发明的指纹识别芯片的封装结构及封装方法，具有以下有益效果：1)本发明采用扇出型封装(Fan out)指纹识别芯片，相比于现有的其它指纹识别芯片封装来说，具有成本低、厚度小、良率高的优点；2)本发明同时不需要打线工艺，也不需要高成本的硅穿孔工艺(TSV)，而能实现指纹识别芯片的封装，大大降低了工艺难度及成本；3)本发明直接采用重新布线层作为指纹识别芯片的盖板，不需要另外增加蓝宝石盖板，大大降低了封装的厚度及成本；4)本发明采用扇出封装(Fan out)工艺，芯片的电引出不需要传统的FPC板，可以降低封装的厚度以及电性引出结构的稳定性，提高封装良率；5)本发明工艺简单，创造性地采用扇出封装工艺封装指纹识别芯片，在半导体封装技术领域具有广泛的应用前景。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种指纹识别芯片的封装结构，其特征在于，所述封装结构包括：
重新布线层，所述重新布线层包括相对的第一表面及第二表面；
指纹识别芯片，位于所述重新布线层的第一表面；所述指纹识别芯片包括功能区域及位于所述功能区域外侧的若干个金属焊盘，所述功能区域内设置有功能器件，所述金属焊盘位于所述指纹识别芯片的正面，且与所述功能器件电连接；所述指纹识别芯片经由所述金属焊盘与所述重新布线层接触连接；
塑封材料层，位于所述重新布线层的第一表面，将所述指纹识别芯片封裹塑封；所述塑封材料层内设有若干个采用激光钻工工艺形成的上下贯通的通孔，所述通孔暴露出部分所述重新布线层；及
导电结构，填充于所述通孔内，且与所述重新布线层电连接；所述导电结构远离所述重新布线层的表面与所述塑封材料层远离所述重新布线层的表面相平齐，或突出于所述塑封材料层之外。
2.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：所述导电结构为金属连接球、金属柱或金属引线。
3.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：所述重新布线层包括：
电介质层，所述电介质层与所述塑封材料层相接触的表面为所述重新布线层的第一表面；
金属线层，位于所述电介质层内，且所述金属线层的外表面与所述重新布线层的第一表面相平齐；所述金属焊盘及所述导电结构均与所述金属线层接触连接。
4.根据权利要求1所述的CMOS图像传感器扇出型封装结构，其特征在于：所述重新布线层包括：
电介质层，所述电介质层与所述塑封材料层相接触的表面为所述重新布线层的第一表面；
金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；邻近所述塑封材料层的所述金属线层的外表面与所述重新布线层的第一表面相平齐；所述金属焊盘与邻近所述塑封材料层的所述金属线层接触连接。
5.根据权利要求4或5所述的指纹识别芯片的封装方法，其特征在于：所述电介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的任一种，所述金属线层的材料包括铜、铝、镍、金、银、钛中的任一种。
6.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：若干个所述金属焊盘均位于所述功能区域的一侧，且于所述功能区域的一侧呈一字型排布。
7.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：所述塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层中的任一种。
8.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：所述通孔的截面形状为倒梯形。
9.一种指纹识别芯片的封装方法，其特征在于，所述封装方法包括步骤：
1)提供一衬底；
2)提供一指纹识别芯片，所述指纹识别芯片包括功能区域及位于所述功能区域外侧的若干个金属焊盘，所述功能区域内设置有功能器件，所述金属焊盘位于所述指纹识别芯片的正面，且与所述功能器件电连接；将所述指纹识别芯片正面朝下倒装键合于所述衬底的上表面；
3)于所述衬底的上表面形成塑封材料层，所述塑封材料层将所述指纹识别芯片封裹塑封；
4)去除所述衬底；
5)于所述塑封材料层暴露出所述指纹识别芯片的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层暴露出所述指纹识别芯片的表面相接触，且所述重新布线层与所述指纹识别芯片的金属焊盘接触连接；
6)采用激光钻孔工艺于所述塑封材料层内形成上下贯通的通孔，所述通孔暴露出部分所述重新布线层；
7)于所述通孔内形成导电结构，所述导电结构与所述重新布线层相连接。
10.根据权利要求9所述的指纹识别芯片的封装方法，其特征在于：步骤1)与步骤2)之间还包括于所述衬底的上表面形成剥离层的步骤；此时，步骤2)中，所述指纹识别芯片正面朝下倒装键合于所述剥离层的上表面，步骤3)中，所述塑封材料层形成于所述剥离层的上表面。
11.根据权利要求10所述的指纹识别芯片的封装方法，其特征在于：所述剥离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
12.根据权利要求9所述的指纹识别芯片的封装方法，其特征在于：步骤3)中，采用压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺于所述衬底的上表面形成所述塑封材料层；所述塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层中的任一种。
13.根据权利要求9所述的指纹识别芯片的封装方法，其特征在于：步骤7)中，采用焊接工艺或金属膏印刷工艺于所述通孔内形成金属连接球或金属柱作为所述导电结构，或采用焊线工艺于所述通孔内形成金属引线作为所述导电结构。
CN201710796572.9A 2017-09-06 2017-09-06 指纹识别芯片的封装结构及封装方法 Pending CN107481992A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710796572.9A CN107481992A (zh) 2017-09-06 2017-09-06 指纹识别芯片的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710796572.9A CN107481992A (zh) 2017-09-06 2017-09-06 指纹识别芯片的封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN107481992A true CN107481992A (zh) 2017-12-15

Family

ID=60583705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710796572.9A Pending CN107481992A (zh) 2017-09-06 2017-09-06 指纹识别芯片的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN107481992A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108734154A (zh) * 2018-07-27 2018-11-02 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构
CN109616466A (zh) * 2018-09-21 2019-04-12 芯光科技新加坡有限公司 指纹封装模组、封装方法、显示模组
CN113257689A (zh) * 2021-05-12 2021-08-13 华宇华源电子科技（深圳）有限公司 一种芯片封装方法及结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000574A (zh) * 2011-09-15 2013-03-27 新科金朋有限公司 形成具有响应于外部刺激的有源区域的半导体管芯的方法
CN104795372A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种指纹识别传感器芯片的封装结构
CN105789064A (zh) * 2016-03-18 2016-07-20 深圳芯邦科技股份有限公司 指纹识别芯片的封装方法及封装结构
CN207503967U (zh) * 2017-09-06 2018-06-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000574A (zh) * 2011-09-15 2013-03-27 新科金朋有限公司 形成具有响应于外部刺激的有源区域的半导体管芯的方法
CN104795372A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种指纹识别传感器芯片的封装结构
CN105789064A (zh) * 2016-03-18 2016-07-20 深圳芯邦科技股份有限公司 指纹识别芯片的封装方法及封装结构
CN207503967U (zh) * 2017-09-06 2018-06-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108734154A (zh) * 2018-07-27 2018-11-02 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构
CN108734154B (zh) * 2018-07-27 2023-08-15 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构
CN109616466A (zh) * 2018-09-21 2019-04-12 芯光科技新加坡有限公司 指纹封装模组、封装方法、显示模组
CN113257689A (zh) * 2021-05-12 2021-08-13 华宇华源电子科技（深圳）有限公司 一种芯片封装方法及结构

Similar Documents

Publication Publication Date Title
CN103681613B (zh) 具有离散块的半导体器件
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN103579204A (zh) 包括电容器的封装结构及其形成方法
CN107301983A (zh) 扇出型封装结构及其制备方法
CN107527880A (zh) 扇出型封装结构及其制备方法
CN107634076A (zh) Cmos图像传感器扇出型封装结构及其制备方法
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN107146778A (zh) 指纹识别芯片的封装结构及封装方法
CN207503967U (zh) 指纹识别芯片的封装结构
CN107644845A (zh) 指纹识别芯片的封装结构及封装方法
CN108155160A (zh) 指纹识别芯片的封装结构及封装方法
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207587718U (zh) 指纹识别芯片的封装结构
CN207217505U (zh) 半导体结构及扇出型封装结构
CN107359144A (zh) 3d系统级扇出型封装结构及其制备方法
CN107301984A (zh) 半导体结构、扇出型封装结构及其制备方法
CN206931596U (zh) 扇出型叠层封装结构
CN207503979U (zh) Cmos图像传感器扇出型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171215