JP6985599B2 - 電子装置及び電子装置の製造方法 - Google Patents
電子装置及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP6985599B2 JP6985599B2 JP2018000267A JP2018000267A JP6985599B2 JP 6985599 B2 JP6985599 B2 JP 6985599B2 JP 2018000267 A JP2018000267 A JP 2018000267A JP 2018000267 A JP2018000267 A JP 2018000267A JP 6985599 B2 JP6985599 B2 JP 6985599B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductor layer
- component
- layer
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図2は一形態に係る電子装置の説明図である。図2(A)には、電子装置の一例の要部断面図を模式的に示している。図2(B)には、図2(A)のX部の一例の拡大断面図を模式的に示している。
部品1100及び部品1200には、例えば、いずれか一方に、電子装置1000の動作時に熱を発生する発熱部品が用いられ、他方に、その発生した熱を放熱する放熱部品が用いられる。発熱部品としては、半導体チップ(半導体素子)、回路基板とそれに搭載された半導体チップとを含む半導体パッケージ(半導体装置)等の部品が挙げられる。放熱部品としては、ヒートシンク、回路基板等の部品が挙げられる。このような部品1100及び部品1200が、接合層1300を介して接合される。
まず、第1の実施の形態について説明する。
図1は第1の実施の形態に係る電子装置の説明図である。図1には、電子装置の一例の要部断面図を模式的に示している。
導体層10は、例えば、接合層30を介して接合される図示しない部品群のうちの、一方の部品に設けられる、熱伝導層や電極層等の導体層である。導体層10には、Cu、Ag、Auといった金属材料等、比較的熱伝導性の高い各種導体材料が用いられる。
次に、第2の実施の形態について説明する。
図3に示すように、電子装置1Aは、部品100、導体層10、導体層20及び接合層30を含む。
図5は第2の実施の形態に係る導体粒子の構成例を示す図である。図5(A)には、導体粒子の第1の構成例の要部断面図を模式的に示している。図5(B)には、導体粒子の第2の構成例の要部断面図を模式的に図示している。
図6〜図8は第2の実施の形態に係るモジュールの構成例を示す図である。図6、図7、図8(A)及び図8(B)にはそれぞれ、モジュールの一例の要部断面図を模式的に示している。図6、図7、図8(A)及び図8(B)では一例として、上記図4(A)に示したような構成を含むモジュールを示している。
電子部品100Aは、半導体チップ、半導体パッケージ等の発熱部品である。このような電子部品100A上に、Cu、Ag、Au等の導体層10が設けられる。導体層10上には、Snを含む導体層20が設けられ、これら導体層10及び導体層20の上に、樹脂31及び導体粒子32群を含む接合層30が設けられる。接合層30の導体粒子32群には、導体層20上の導体粒子32a群、及び導体層20を貫通して導体層10に複数箇所で接続される導体粒子32b群が含まれる。このような接合層30上に、その樹脂31によってヒートシンク200Aが接着され、電子部品100Aとヒートシンク200Aとが熱的及び機械的に接続される。
電子部品100Bは、半導体チップ、半導体パッケージ等の発熱部品である。回路基板200B上に、Cu、Ag、Au等の導体層10が設けられ、導体層10上に、Snを含む導体層20が設けられ、導体層10及び導体層20の上に、樹脂31及び導体粒子32群を含む接合層30が設けられる。接合層30の導体粒子32群には、導体層20上の導体粒子32a群、及び導体層20を貫通して導体層10に複数箇所で接続される導体粒子32b群が含まれる。このような接合層30上に、その樹脂31によって電子部品100Bが接着され、回路基板200Bと電子部品100Bとが熱的及び機械的に接続される。
図8(A)に示すモジュール2Baは、電子部品100B上に設けられた端子110と、回路基板200B上に設けられた端子210とが、ワイヤ410で接続(ワイヤボンディング)された構成を有する。このような構成により、電子部品100Bと回路基板200Bとが電気的(及び機械的)に接続される。電子部品100Bと回路基板200Bとの熱的(及び機械的)な接続は、それらの間に介在される導体層10、導体層20及び接合層30によって行われる。
ここでは、上記のような構成を有する電子装置の製造方法を、第3の実施の形態として説明する。
導体層10及び導体層20の上にペースト33が形成された時(図9(C))には、図10(A)に示すように、ペースト33の樹脂31及び導体粒子32群が、導体層20上に形成されると共に、導体層20の開口部21内に形成される。
上記のように、電子装置1の形成においては、開口部21を有する導体層20上にペースト33を形成する際(図9(C)及び図10(A))、塗布法、印刷法等により、導体層20上とその開口部21内とに、一括でペースト33を形成することができる。このほか、電子装置1の形成においては、次の図11に示すような方法を採用することもできる。
ここでは、上記のような導体層10上の導体層20内に設けられる導体粒子32b群の幅について説明する。
図14には、導体層10上に、開口部21を有する導体層20が設けられ、その開口部21内の導体層10上に、粒径dの導体粒子32b群が縦横に配列されるとした時のモデル5を示している。
次に、第5の実施の形態について説明する。
次に、第6の実施の形態について説明する。
図18に示すように、例えば、上記第2の実施の形態で述べたようなモジュール2A(図6)が、各種電子機器500の筐体510内部に搭載(内蔵)される。
2A,2B,2Ba,2Bb モジュール
3,4 構造体
5 モデル
10,20,1120 導体層
21 開口部
30,1300 接合層
31,1310 樹脂
32,32a,32b,32c,32f,1320 導体粒子
32d コア粒子
32e 導体膜
33,33a,33b ペースト
34 パターン
100,200,1100,1200 部品
100A,100B 電子部品
110,120,210,220 端子
130 発熱源
200A ヒートシンク
200B,300A 回路基板
400,420 バンプ
410 ワイヤ
500 電子機器
510 筐体
1110 本体部
Claims (7)
- 第1導体層と、
前記第1導体層上に設けられた第2導体層と、
前記第2導体層上に設けられた樹脂と、
前記樹脂内に設けられた第1導体粒子群と、
前記第2導体層内に設けられ、前記第1導体粒子群と前記第1導体層とを接続する第2導体粒子群と
を含み、
前記第2導体粒子群は、前記第2導体層内に、平面視で線状に延在されることを特徴とする電子装置。 - 前記第2導体層は、前記第1導体層、前記第1導体粒子群及び前記第2導体粒子群よりも融点が低いことを特徴とする請求項1に記載の電子装置。
- 前記第2導体粒子群の幅は、断面視で前記第2導体粒子の粒径の4倍以下であることを特徴とする請求項1又は2に記載の電子装置。
- 前記第2導体粒子群が、前記第2導体層内に、平面視で線状に延在されたパターン群を含み、
前記第2導体層内に、前記パターン群の配置密度が異なる領域群が存在することを特徴とする請求項1乃至3のいずれかに記載の電子装置。 - 前記第1導体層の側に設けられた第1部品と、
前記樹脂及び前記第1導体粒子群の側に設けられた第2部品と
を含み、
前記第1部品及び前記第2部品のいずれか一方が熱を発生することを特徴とする請求項1乃至4のいずれかに記載の電子装置。 - 前記第2導体粒子群が、前記第2導体層内に、平面視で線状に延在されたパターン群を含み、
前記第2導体層内に、前記パターン群の配置密度が異なる領域群が存在し、
前記第1導体層の側に設けられた第1部品と、
前記樹脂及び前記第1導体粒子群の側に設けられた第2部品と
を含み、
前記第1部品及び前記第2部品のいずれか一方が熱を発生し、
前記パターン群の配置密度が異なる前記領域群のうち、前記パターン群の配置密度が高い領域は、前記熱の発生源に対応して存在することを特徴とする請求項1乃至3のいずれかに記載の電子装置。 - 第1導体層上に、前記第1導体層に通じる開口部を有する第2導体層を形成する工程と、
前記第2導体層上及び前記開口部内に、樹脂及び導体粒子群を含むペーストを形成する工程と、
前記ペーストの形成後、前記第2導体層を溶融する工程と
を含むことを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018000267A JP6985599B2 (ja) | 2018-01-04 | 2018-01-04 | 電子装置及び電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018000267A JP6985599B2 (ja) | 2018-01-04 | 2018-01-04 | 電子装置及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019121679A JP2019121679A (ja) | 2019-07-22 |
JP6985599B2 true JP6985599B2 (ja) | 2021-12-22 |
Family
ID=67306524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018000267A Active JP6985599B2 (ja) | 2018-01-04 | 2018-01-04 | 電子装置及び電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6985599B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102551078B1 (ko) * | 2021-08-05 | 2023-07-05 | 엔트리움 주식회사 | 고방열 반도체 접합 구조체 및 이의 제조방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124755A (ja) * | 2000-08-09 | 2002-04-26 | Murata Mfg Co Ltd | 導電性接着剤と電極との接合方法およびその接合構造 |
JP4279786B2 (ja) * | 2002-12-27 | 2009-06-17 | 富士通株式会社 | バンプの形成方法、半導体装置の製造方法、及び基板処理装置 |
US20050161814A1 (en) * | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
JP5157266B2 (ja) * | 2007-06-08 | 2013-03-06 | 富士通株式会社 | 放熱装置および放熱装置の製造方法 |
JP4780085B2 (ja) * | 2007-11-02 | 2011-09-28 | 株式会社デンソー | 半導体装置 |
JP5120032B2 (ja) * | 2008-04-03 | 2013-01-16 | 株式会社デンソー | 電子装置 |
JP5986801B2 (ja) * | 2012-05-23 | 2016-09-06 | 日本発條株式会社 | ディスク装置用サスペンションの配線部材と、ディスク装置用サスペンション |
-
2018
- 2018-01-04 JP JP2018000267A patent/JP6985599B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019121679A (ja) | 2019-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8304897B2 (en) | Thermal interface material design for enhanced thermal performance and improved package structural integrity | |
US12009343B1 (en) | Stackable package and method | |
US9583474B2 (en) | Package on packaging structure and methods of making same | |
CN100576476C (zh) | 芯片埋入半导体封装基板结构及其制法 | |
US20070290310A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
US7679184B2 (en) | Semiconductor device having high cooling efficiency and method for manufacturing the same | |
US9635763B2 (en) | Component built-in board mounting body and method of manufacturing the same, and component built-in board | |
CN104051376A (zh) | 功率覆盖结构及其制作方法 | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
JP2010103244A (ja) | 半導体装置及びその製造方法 | |
CN104051395A (zh) | 芯片堆叠封装及其方法 | |
KR20070010915A (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
CN103378017A (zh) | 高密度3d封装 | |
KR100475079B1 (ko) | 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법 | |
US11101191B2 (en) | Laminated circuitry cooling for inter-chip bridges | |
TWI770405B (zh) | 封裝元件及其製備方法 | |
US9345125B2 (en) | Wiring substrate | |
KR20100080352A (ko) | 금속 범프를 가진 반도체 패키지 기판 | |
JP6985599B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP5609037B2 (ja) | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 | |
JP2008243966A (ja) | 電子部品が実装されたプリント基板及びその製造方法 | |
JP5799565B2 (ja) | 半導体装置及びその製造方法 | |
KR100836642B1 (ko) | 전자 패키지 및 그 제조방법 | |
TWI550728B (zh) | 封裝結構及其製造方法 | |
KR20070063119A (ko) | 플립칩 실장용 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201008 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20201016 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20201016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6985599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |