JP5799565B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5799565B2 JP5799565B2 JP2011096304A JP2011096304A JP5799565B2 JP 5799565 B2 JP5799565 B2 JP 5799565B2 JP 2011096304 A JP2011096304 A JP 2011096304A JP 2011096304 A JP2011096304 A JP 2011096304A JP 5799565 B2 JP5799565 B2 JP 5799565B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- conductive material
- semiconductor device
- semiconductor element
- radiator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
まず、第1の実施の形態について説明する。
図2は第1の実施の形態に係る半導体装置の組み立て工程の一例を示す図である。図2において、(A)は部材配置工程の一例の断面模式図、(B)は封止工程の一例の断面模式図、(C)は封止後の一例の断面模式図である。
配線基板110は、絶縁部、及びその絶縁部内に設けられた導電部(配線、ビア等)を含んでいる。配線基板110の一方の面(表面)には、電極パッド111が設けられ、他方の面(裏面)には、半田ボール等が搭載される電極パッド112が設けられている。
図3は半導体素子及びチップ部品の搭載面側から見た配線基板の平面模式図である。
熱伝導材140には、例えば、図2(A)に示したように、シート状のものが用いられる。例えば、厚さ約350μmのシート状の熱伝導材140が用いられる。熱伝導材140には、半導体素子120と放熱体130Aの間を接合することができ、半導体素子120で発生した熱を放熱体130Aに効率的に伝熱することができる材料を用いる。熱伝導材140には、例えば、半田材料を用いることができる。熱伝導材140に用い得る半田材料としては、スズ鉛(SnPb)系、スズ銀(SnAg)系、インジウム(In)系、インジウム銀(InAg)系、スズアンチモン(SnSb)系、スズビスマス(SnBi)系等の半田材料を挙げることができる。
図6は第1の実施の形態に係る部材配置工程の別例の断面模式図である。
図7は放熱体の別例を示す図であって、(A)は断面模式図、(B)は平面模式図である。また、図8は半導体装置の組み立て工程の別例を示す図であって、(A)は部材配置工程の別例の断面模式図、(B)は封止工程の別例の断面模式図、(C)は封止後の別例の断面模式図である。
図9は第1の実施の形態に係る半導体装置の第1変形例を示す図である。図9には、第1の実施の形態に係る半導体装置の第1変形例の断面を模式的に図示している。
図10は第1の実施の形態に係る半導体装置の第2変形例を示す図である。図10には、第1の実施の形態に係る半導体装置の第2変形例の断面を模式的に図示している。
図11は第2の実施の形態に係る半導体装置の組み立て工程の一例を示す図である。図11において、(A)は部材配置工程の一例の断面模式図、(B)は封止工程の一例の断面模式図、(C)は封止後の一例の断面模式図である。また、図12は第2の実施の形態に係る放熱体の構成例を示す図である。図12には、放熱体の凹部側から見た平面を模式的に図示している。尚、図12(A)〜(C)には、放熱体の凹部の配置例を示している。
封止工程に先立ち、例えば、熱伝導材140を、その融点以下の温度で加熱しながら接続領域131に圧着し、接続領域131に設けた凹部134のエッジ134aで熱伝導材140の酸化膜141を破り、清浄領域142を露出させる。更に、酸化膜141が破られた熱伝導材140の一部を凹部134内に進入させる。このようにして熱伝導材140を仮付けした放熱体130Bを、上記の図11(B)の例に従い、加熱を行いながら配線基板110側に押圧して、図11(C)に示したような半導体装置100Bを得るようにしてもよい。
図14は第2の実施の形態に係る半導体装置の変形例を示す図である。図14には、第2の実施の形態に係る半導体装置の変形例の断面を模式的に図示している。
図16に示す放熱体130Bbでは、その接続領域131に配置された複数の凹部134の各々に、突起132が設けられている。各突起132は、その先端部が凹部134から突出するようなサイズ(高さ)で設けられることが好ましい。尚、図16に示した凹部134(及びその中の突起132)の配置及び個数は一例であって、これに限定されるものではない。
図17は第3の実施の形態に係る半導体装置の組み立て工程の一例を示す図である。図17において、(A)は部材配置工程の一例の断面模式図、(B)は封止工程の一例の断面模式図、(C)は封止後の一例の断面模式図である。また、図18は第3の実施の形態に係る放熱体の構成例を示す図である。図18には、放熱体の突起側から見た平面を模式的に図示している。尚、図18には、放熱体の突起の配置例を示している。
放熱体130Cを配線基板110側に押圧すると、接続領域131の外周部よりも内側に配置された突起132は、上記同様、熱伝導材140の表面を覆っている酸化膜141を破り、より内部の酸化されていない清浄領域142へと進入する。
図20は第3の実施の形態に係る半導体装置の変形例を示す図である。図20には、第3の実施の形態に係る半導体装置の変形例の断面を模式的に図示している。
まず、上記のような突起や凹部を設けていない放熱体を用いた場合に起こり得る熱伝導材の側方への流出について述べる。
例えば、接続領域131に突起も凹部も設けていない放熱体130a(図7)を用いた場合、加熱により溶融した熱伝導材140は、側方全体に均一に流動するとは限らず、図21のY部のような熱伝導材140の局所的な流出が起こり得る。熱伝導材140のこのような局所的な流出が起こると、その箇所で熱伝導材140とチップ部品170との距離が近くなるため、両者の接触、それによるショートの発生の可能性が高まる。また、このように局所的に流出した熱伝導材140が、その表面を覆っている酸化膜の影響で破裂し、飛散すると、飛散した熱伝導材140とチップ部品170との接触、それによるショートの発生の可能性が高まる。
図22は第4の実施の形態に係る半導体装置の組み立て工程の一例を示す図である。図22において、(A)は部材配置工程の一例の断面模式図、(B)は封止工程の一例の断面模式図、(C)は封止後の一例の断面模式図である。また、図23は第4の実施の形態に係る放熱体の構成例を示す図である。図23には、放熱体の突起側から見た平面を模式的に図示している。尚、図23(A),(B)には、放熱体の突起の配置例を示している。
図24は第4の実施の形態に係る半導体装置の変形例を示す図である。図24には、第4の実施の形態に係る半導体装置の変形例の断面を模式的に図示している。
図25は第5の実施の形態に係る半導体装置の組み立て工程の一例を示す図である。図25において、(A)は部材配置工程の一例の断面模式図、(B)は封止工程の一例の断面模式図、(C)は封止後の一例の断面模式図である。また、図26は第5の実施の形態に係る放熱体の構成例を示す図である。図26には、放熱体の突起側から見た平面を模式的に図示している。尚、図26(A),(B)には、放熱体の突起の配置例を示している。
図27は第5の実施の形態に係る半導体装置の変形例を示す図である。図27には、第5の実施の形態に係る半導体装置の変形例の断面を模式的に図示している。
(付記1) 基板と、
前記基板上に搭載された半導体素子と、
前記半導体素子を覆う放熱体と、
前記半導体素子の上面と該上面に対向する前記放熱体の接続領域とを接続する熱伝導材と、
を含み、
前記放熱体が、前記接続領域に突起を有することを特徴とする半導体装置。
(付記3) 前記突起は、前記凹部に設けられていることを特徴とする付記2に記載の半導体装置。
(付記5) 前記突起は、前記接続領域を複数に分割する仕切り状であることを特徴とする付記1に記載の半導体装置。
(付記7) 前記突起を複数有し、
複数の前記突起は、前記接続領域の中央部よりも該中央部の周辺部で密に配置されていることを特徴とする付記1に記載の半導体装置。
前記基板上に搭載された半導体素子と、
前記半導体素子を覆う放熱体と、
前記半導体素子の上面と該上面に対向する前記放熱体の接続領域とを接続する熱伝導材と、
を含み、
前記放熱体が、前記接続領域に複数の凹部を有することを特徴とする半導体装置。
(付記10) 前記突起を複数有し、
複数の前記突起は、複数の前記凹部にそれぞれ設けられていることを特徴とする付記9に記載の半導体装置。
(付記12) 基板上に半導体素子を搭載する工程と、
前記半導体素子の上方に、熱伝導材を介して、前記半導体素子を覆い且つ前記半導体素子の上面に対向する接続領域に突起を有する放熱体を配置する工程と、
前記放熱体を、加熱を行いながら前記半導体素子側に押圧し、前記熱伝導材によって前記上面と前記接続領域とを接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
(付記14) 基板上に半導体素子を搭載する工程と、
前記半導体素子の上方に、熱伝導材を介して、前記半導体素子を覆い且つ前記半導体素子の上面に対向する接続領域に複数の凹部を有する放熱体を配置する工程と、
前記放熱体を、加熱を行いながら前記半導体素子側に押圧し、前記熱伝導材によって前記上面と前記接続領域とを接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
11 基板
11a,11b,12a,111,112,121 電極パッド
12,120 半導体素子
13,130a,130A,130B,130Ba,130Bb,130C,130D,130E 放熱体
13a,131 接続領域
13b,132 突起
14,140 熱伝導材
14a,141 酸化膜
14b,142 清浄領域
15,150 バンプ
110 配線基板
122,133 メッキ層
134 凹部
134a エッジ
160 アンダーフィル材
170 チップ部品
180 接着剤
190 半田ボール
Claims (6)
- 基板と、
前記基板上に搭載された半導体素子と、
前記半導体素子を覆う放熱体と、
前記半導体素子の上面と該上面に対向する前記放熱体の接続領域とを接続し、表面に酸化膜を有する熱伝導材と、
を含み、
前記放熱体が、前記接続領域に仕切り状の突起を有することを特徴とする半導体装置。 - 前記放熱体は、前記接続領域に凹部を有することを特徴とする請求項1に記載の半導体装置。
- 前記突起は、前記凹部に設けられていることを特徴とする請求項2に記載の半導体装置。
- 前記放熱体は、前記接続領域の外周部に第2の突起を有することを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
- 前記突起は、前記接続領域の外側まで延在していることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
- 基板上に半導体素子を搭載する工程と、
前記半導体素子の上方に、表面に酸化膜を有する熱伝導材を介して、前記半導体素子を覆い且つ前記半導体素子の上面に対向する接続領域に仕切り状の突起を有する放熱体を配置する工程と、
前記放熱体を、加熱を行いながら前記半導体素子側に押圧し、前記熱伝導材によって前記上面と前記接続領域とを接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011096304A JP5799565B2 (ja) | 2011-04-22 | 2011-04-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011096304A JP5799565B2 (ja) | 2011-04-22 | 2011-04-22 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227484A JP2012227484A (ja) | 2012-11-15 |
JP5799565B2 true JP5799565B2 (ja) | 2015-10-28 |
Family
ID=47277284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011096304A Expired - Fee Related JP5799565B2 (ja) | 2011-04-22 | 2011-04-22 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5799565B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6421432B2 (ja) * | 2014-03-31 | 2018-11-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58111354A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 熱的結合装置 |
JPH10256458A (ja) * | 1997-03-17 | 1998-09-25 | Toshiba Corp | 半導体装置 |
JPH11135892A (ja) * | 1997-10-30 | 1999-05-21 | Victor Co Of Japan Ltd | 半導体レ−ザ装置 |
JP2000236051A (ja) * | 1999-02-16 | 2000-08-29 | Internatl Business Mach Corp <Ibm> | 電子回路チップ冷却用放熱装置 |
JP4691455B2 (ja) * | 2006-02-28 | 2011-06-01 | 富士通株式会社 | 半導体装置 |
JP2008218811A (ja) * | 2007-03-06 | 2008-09-18 | Hitachi Metals Ltd | 機能素子パッケージ |
-
2011
- 2011-04-22 JP JP2011096304A patent/JP5799565B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012227484A (ja) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP5799541B2 (ja) | 半導体装置及びその製造方法 | |
KR101140518B1 (ko) | 배선 기판 및 반도체 장치 | |
JP4910439B2 (ja) | 半導体装置 | |
JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
EP1355352A2 (en) | Stacked semiconductor device and method of manufacturing thereof | |
JP5897584B2 (ja) | 半導体装置における鉛フリー構造 | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
JP5447175B2 (ja) | 半導体装置 | |
JP6569375B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP6282454B2 (ja) | 半導体パッケージの製造方法 | |
JP2013115083A (ja) | 半導体装置及びその製造方法 | |
JP6242231B2 (ja) | 半導体装置及びその製造方法 | |
JP2008135521A (ja) | 半導体装置およびその製造方法 | |
US8598701B2 (en) | Semiconductor device | |
JP2010118522A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5433543B2 (ja) | 半導体装置 | |
JP5799565B2 (ja) | 半導体装置及びその製造方法 | |
JP5796627B2 (ja) | 半導体装置とその製造方法 | |
JP6985599B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP6528406B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP5709326B2 (ja) | 半導体装置 | |
JP5958136B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2014171403A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150604 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5799565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |