JP5447175B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5447175B2
JP5447175B2 JP2010113498A JP2010113498A JP5447175B2 JP 5447175 B2 JP5447175 B2 JP 5447175B2 JP 2010113498 A JP2010113498 A JP 2010113498A JP 2010113498 A JP2010113498 A JP 2010113498A JP 5447175 B2 JP5447175 B2 JP 5447175B2
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
semiconductor element
melting point
members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010113498A
Other languages
English (en)
Other versions
JP2011243702A (ja
Inventor
匠 井原
正美 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010113498A priority Critical patent/JP5447175B2/ja
Priority to US13/034,092 priority patent/US8299607B2/en
Publication of JP2011243702A publication Critical patent/JP2011243702A/ja
Priority to US13/628,329 priority patent/US8933560B2/en
Priority to US14/185,030 priority patent/US9472482B2/en
Application granted granted Critical
Publication of JP5447175B2 publication Critical patent/JP5447175B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
電子機器には様々な半導体装置が搭載される。その半導体装置はパッケージ基板上に半導体素子を搭載してなり、半導体素子で発生した熱は放熱板を伝って外部に逃がされる。
放熱板での放熱効果を高めるには、半導体素子と放熱板とが熱的に良好に接続されているのが好ましい。そのため、ハンダのような熱伝導率の高い合金を介して半導体素子と放熱板とを接続し、半導体素子で発生した熱を放熱板に効率的に伝達する構造が提案されている。
そのような構造においては、単に放熱効果を高めるだけでなく、半導体装置の信頼性を向上させるのが好ましい。
特開２００７−１７３４１６号公報 特開平４−２４５６５２号公報
半導体装置の信頼性を高めることを目的とする。
以下の開示の一観点によれば、基板と、前記基板上に配設された半導体素子と、前記基板上に配設され、前記半導体素子を覆う放熱部材と、前記半導体素子の上面と前記放熱部材の下面とを接続する接続部材とを有し、前記接続部材は、前記半導体素子の前記上面に接し、第１の融点を有する第１の部材と、前記第１の部材に接し、前記第１の部材よりも広い面積を有し、前記第１の融点よりも高い第２の融点を有する第２の部材と、前記第２の部材と前記放熱部材とに挟まれ、前記第２の部材よりも狭い面積を有し、前記第２の融点よりも低い第３の融点を有する第３の部材とを含む半導体装置が提供される。
以下の開示によれば、第３の部材の面積を第２の部材の面積よりも狭くするので、第２の部材の側面が第３の部材の側面から張り出す。そのため、加熱により溶融した第１の部材と第３の部材が、第２の部材の横において空気を取り込みながら繋がる危険性が少なくなり、これら第１及び第３の部材にボイドが発生するのを防止できる。
その結果、ボイドの破裂が原因で第１及び第２の部材の材料が飛散するのを抑制でき、ひいては半導体装置の信頼性を向上させることが可能となる。
図１は、調査に使用した半導体装置の断面図である。 図２（ａ）〜（ｃ）は、調査に使用した半導体装置の製造途中の拡大断面図である。 図３は、調査に使用した半導体装置が備えるパッケージ基板の顕微鏡像を基にして描いた断面図である。 図４は、調査に使用した半導体装置が備えるパッケージ基板の顕微鏡像を基にして描いた平面図である。 図５（ａ）、（ｂ）は、実験に使用したサンプルの断面図である。 図６（ａ）〜（ｃ）は、放熱板を取り外した実験サンプルの顕微鏡像を基にして描いた図である。 図７は、接続部材にボイドが形成されることなく、加熱によって溶融した第１の部材と第３の部材が繋がった半導体装置の断面図である。 図８は、第２の部材が第１の部材と第３の部材によって覆われた半導体装置の顕微鏡像を基にして描いた断面図である。 図９（ａ）は、第１の部材と第３の部材の厚さを薄くした半導体装置の断面図であり、図９（ｂ）は、接続部材の全体の大きさを小さくした半導体装置の断面図である。 図１０は、単層構造の接続部材によって引き起こされる問題について説明するための断面図である。 図１１（ａ）は、放熱板の下面の顕微鏡像を基にして描いた平面図であり、図１１（ｂ）は、放熱板とその周囲の顕微鏡像を基にして描いた断面図である。 図１２（ａ）〜（ｃ）は、接続部材にボイドが発生する原因について示す断面図である。 図１３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。 図１４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。 図１５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。 図１６は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。 図１７は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。 図１８は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。 図１９は、第１実施形態に係る半導体装置の製造途中の断面図（その７）である。 図２０は、第１実施形態で使用する接続部材の斜視図である。 図２１は、第１実施形態に係る半導体装置の上面図である。 図２２は、第１実施形態に係る半導体装置によって奏される別の効果について説明するための断面図である。 図２３は、第１実施形態に係る半導体装置によって奏される他の効果について説明するための断面図である。 図２４（ａ）は、第２実施形態の第１例に係る接続部材の作製方法について説明するための上面図であり、図２４（ｂ）は図２４（ａ）のX2−X2線に沿う断面図である。 図１５は、第２実施形態の第１例によって作製された接続部材の斜視図である。 図２６（ａ）は、第２実施形態の第１例に係る半導体装置の平面図であり、図２６（ｂ）は図２６（ａ）のX3−X3線に沿う断面図である。 図２７（ａ）は、第２実施形態の第２例に係る接続部材の作製方法について説明するための上面図であり、図２７（ｂ）は図２７（ａ）のX4−X4線に沿う断面図である。 図２８は、第２実施形態の第２例によって作製された接続部材の斜視図である。 図２９（ａ）は、第２実施形態の第２例に係る半導体装置の平面図であり、図２９（ｂ）は図２９（ａ）のX5−X5線に沿う断面図である。 図３０（ａ）は、第３実施形態に係る接続部材の作製方法について説明するための上面図であり、図３０（ｂ）は図３０（ａ）のX6−X6線に沿う断面図である。 図３１（ａ）は、第３実施形態に係る接続部材の下側層の斜視図であり、図３１（ｂ）はその接続部材の斜視図である。 図３２（ａ）は、第３実施形態に係る半導体装置の平面図であり、図３２（ｂ）は図３２（ａ）のX7−X7線に沿う断面図である。
本実施形態の説明に先立ち、本願発明者が行った調査結果について説明する。
図１は、調査に使用した半導体装置の断面図である。
この半導体装置１は、BGA(Ball Grid Array)タイプの半導体装置であって、パッケージ基板２と半導体素子１０とを備える。
パッケージ基板２の一方の主面２ａ上には第１の電極パッド３が設けられ、この第１の電極パッド３の上に外部接続端子５として機能するハンダバンプが接合される。
一方、パッケージ基板２の他方の主面２ｂ上には第２の電極パッド４が設けられる。その第２の電極パッド４は、ハンダバンプ７を介して半導体素子１０の電極８と電気的かつ機械的に接続される。そして、半導体素子１０とパッケージ基板２との接続信頼性を高めるために、これらの間の隙間にはアンダーフィル樹脂１１が充填される。
更に、パッケージ基板２の他方の主面２ｂには、電子部品１４を実装するための第３の電極パッド６が設けられる。電子部品１４は、例えばチップコンデンサであって、第３の電極パッド６にハンダ付けされる。
その電子部品１４は、半導体素子１０と共に、金属製の放熱板１８で覆われる。放熱板１８は、半導体素子１０で発生した熱を外部に逃がす放熱部材としての役割を担うものであり、接着剤１９によってパッケージ基板２に接着される。
ここで、放熱板１８と半導体素子１０との間に隙間があると、その隙間における空気の断熱作用によって半導体素子１０の熱が放熱板１８に伝わり難くなり、放熱板１８による放熱効果が低下する。
そこで、この半導体装置１では、半導体素子１０の上面と放熱板１８の下面とを金属製の接続部材１６で接続することにより、半導体素子１０で発生した熱を速やかに放熱板１８に伝達させ、放熱板１８による放熱効果を高めている。
但し、このように接続部材１６により放熱板１８と半導体素子１０とを直接接続すると、放熱板１８が熱膨張したときに、放熱板１８と半導体素子１０との熱膨張率差が原因で半導体素子１０に応力が加わることになる。その応力は、半導体素子１０にクラックを生じさせたり、半導体素子１０とパッケージ基板２との接続信頼性を低下させる原因となる。
そのため、本例では、接続部材１６を第１〜第３の部材２１〜２３の積層構造にすると共に、第２の部材２２として第１、第３の部材２３よりもヤング率が小さく変形し易い金属材料を使用して、放熱板１８から半導体素子１０に加わる応力を緩和する。そのような第２の部材２２の材料としては、例えば高融点ハンダがある。
また、第１の部材２１と第３の部材２３は、上記のように応力緩和の役割を担う第２の部材２２を半導体素子２１や放熱板１８に接合するのに使用され、その材料としては低融点ハンダが使用される。
このように低融点ハンダを使用することで、接続部材１６を加熱して放熱板１８と半導体素子１０に接合するときに、高融点ハンダを含む第２の部材２２が溶融するのを防ぎながら、第１及び第３の部材２１、２３のみを選択的に溶融することができる。
以上のように、接続部材１６は、放熱板１８に半導体素子２１の熱を効率的に伝える役割に加え、放熱板１８から半導体素子１０に加わる応力を緩和する役割も担う。
しかしながら、接続部材１６は、半導体装置１の製造時に以下のような問題を引き起こすことが調査によって明らかとなった。
図２（ａ）〜（ｃ）は、上記の半導体装置１の製造途中の拡大断面図である。
半導体装置１を製造するには、図２（ａ）に示すように、半導体素子１０と放熱板１８との間に接続部材１６を配し、押圧力Fにより接続部材１６に放熱板１８を押し付けながら接続部材１６を加熱する。
その加熱により、低融点ハンダを含む第１及び第３の部材２１、２３が溶融し、半導体素子１０と放熱板１８の各々の表面に各接続部材２１、２３が濡れ広がる。なお、本工程での加熱温度は高融点ハンダを含む第２の部材２２の融点よりも低くいので、本工程では第２の部材２２は溶融しない。
また、各接続部材２１、２３の濡れ性を良好にするために、図２（ａ）のように、半導体素子１０の上面にAuメタライズ層２５を形成し、放熱板１８の下面にメッキ膜２６を形成してもよい。そのメッキ膜２６は、例えば、放熱板１８上にNiメッキ膜５１とAuメッキ膜５０をこの順に形成してなる。
このように各接続部材２１、２３が濡れ広がると、図２（ｂ）に示すように、第２の部材２２の側面２２ａからこれらの接続部材２１、２３がはみ出すようになる。そして、最終的には、側面２２ａの横の空気を巻き込みながら各接続部材２１、２３が接続され、ボイド２９が発生する。
図２（ｃ）に示すように、そのボイド２９は半導体装置１の製造途中に破裂し、それによりハンダ粒３０が飛散する。ボイド２９が破裂する原因としては様々なものが考えられる。
例えば、各接続部材２１、２３が溶融している状態でこれらの部材に加わる押圧力Fが原因でボイド２９が破裂すると考えられる。また、各部材２１、２３が冷えて固化した後に行われる熱工程によりこれらの部材２１、２３に熱が加わり、その熱によってボイド２９内の空気が熱膨張してボイド２９の破裂が発生するとも考えられる。そのような熱工程としては、例えば、半導体装置１をマザーボードに搭載するために行われる外部接続端子５（図１参照）のリフロー工程や、マザーボードに電子部品を搭載する工程がある。
図３は、このようにボイド２９が破裂してハンダ粒３０が飛散した状態における半導体装置の顕微鏡像を基にして描いた断面図である。
図３に示されるように、ボイド２９の破裂によって飛散したハンダ粒３０がアンダーフィル樹脂１１上に点在している。
図４は、ハンダ粒３０が飛散した状態のパッケージ基板２の顕微鏡像を基にして描いた上面図である。
図４に示されるように、パッケージ基板２の表面上には、飛散したハンダ粒３０が点在している。
そのハンダ粒３０が電子部品１４の端子１４ａ等に付着すると、隣接する端子１４ａ同士がハンダ粒３０によって電気的にショートする等の不具合が発生してし、ひいては半導体装置の信頼性を低下させてしまう。
本願発明者は、そのハンダ粒３０が、実際にボイド２９の破裂によって発生することを確かめるため、次のような実験を行った。
その実験では、断面構造が図５（ａ）のような実験サンプルS1を用意した。
実験サンプルS1においては、第１の部材２１と第３の部材２３の各々を、第２の部材２２の側面２２ａから張り出すように設けた。このような構造によれば、加熱により溶融した第１の部材２１と第３の部材２３が第２の部材２２の横で空気を取り込み易くなり、上記したボイド２９が形成され易くなると考えられる。
また、この実験では、比較のために、断面構造が図５（ｂ）のようなレファレンスサンプルS2も用意した。
リファレンスサンプルS2においては、第１〜第３の部材２１〜２３の各々の側面を揃えることにより、実験サンプルS1と比較してボイド２９が形成され難い構造とした。
上記のサンプルS1、S2をそれぞれ６個作製し、その各々において第１の部材２１と第３の部材２３を加熱して溶融することにより、接続部材１６により半導体素子１０と放熱板１８とを接続した。
その後、各サンプルS1、S2の放熱板１８を取り外し、パッケージ基板２上に飛散しているハンダ粒３０の数を計数した。
その結果、レファレンスサンプルS2では、６個の全てにおいてハンダ粒３０の発生はなかった。
一方、実験サンプルS1においては、６個のうち５個においてハンダ粒３０の発生が確認され、ハンダ粒３０の発生確率は８３％（＝１００×５／６）であった。
このように、ボイド２９が形成され易い実験サンプルS1においてハンダ粒３０が多く発生したことから、ハンダ粒３０の発生原因がボイド２９の破裂にあることが確認された。
なお、図６（ａ）〜（ｃ）は、放熱板１８を取り外した実験サンプルS1の顕微鏡像を基にして描いた図である。
このうち、図６（ａ）は側面図であり、図６（ｂ）は断面図であり、図６（ｃ）は上面図である。
図６（ａ）、（ｂ）に示すように、実験サンプルS1の接続部材１６にはボイド２９が形成されている。そして、図６（ｃ）に示すように、実験サンプルS1のパッケージ基板２上にはハンダ粒３０が飛散している。
このように、図１の構造の接続部材１６では、ボイド２９が形成されるとハンダ粒３０が飛散するという問題が発生するが、ボイド２９が発生しなくても次のような不具合が生じる。
図７は、ボイド２９が形成されることなく、加熱によって溶融した第１の部材２１と第３の部材２３が繋がった半導体装置の断面図である。
この場合、第２の部材２２は、その表面の全ての部分が第１の部材２１と第３の部材２３によって覆われることになる。
図８は、このように第２の部材２２が第１の部材２１と第３の部材２３によって覆われた場合の顕微鏡を基にして描いた断面図である。
しかしながら、第２の部材２２は、放熱板１８から半導体素子１０に印加される応力を自身が変形することにより吸収する役割を担うものであるから、その周囲が接続部材２１、２３で囲まれると第２の部材２２の変形が阻害されてしまう。そのため、第２の部材２２による応力緩和の効果が低減し、半導体素子１０とパッケージ基板２との接続信頼性が低下するという不具合が発生してしまう。
このように各接続部材２１、２３同士が繋がるのを防止するために、次のような構造も考えられる。
図９（ａ）は、第１の部材２１と第３の部材２３の厚さを薄くすることにより、第２の部材２２の横にはみ出る各部材２１、２３の量を低減することを意図した断面構造である。
但し、この構造では、各部材２１、２３の量が少ないため、図９（ａ）のように半導体素子１０や放熱板１８が反った場合に、その反りに対して各部材２１、２３が追従し難くなる。そのため、接続部材１６と放熱板１８との間や、接続部材１６と半導体素子１０との間に隙間ができ、半導体素子１０で発生した熱を効率的に放熱板１８に伝達するのが難しくなる。
図９（ｂ）は、図２（ａ）におけるよりも接続部材１６の全体の大きさを小さくすることにより、第２の部材２２の横に押し出される接続部材２１、２３の量を低減することを意図した断面構造である。
しかしながら、この構造では、接続部材１６を小さくした分だけ接続部材１６の横にAuメタライズ層２５が露出するようになり、溶融した第１の部材２１がそのAuメタライズ層２５上を濡れ広がり易くなる。その結果、かえって第１の部材２１が第２の部材２２の横に押し出されるようになるので、第１の部材２１と第３の部材２３との接続が助長され、ボイド２９が発生する危険性が高くなる。
また、ボイド２９の発生を抑制するため、上記のように接続部材１６を三層構造にするのではなく単層構造とすることも考えられる。
図１０は、単層構造の接続部材１６によって引き起こされる問題について説明するための断面図である。
図１０に示すように、接続部材１６を単層構造とすると、加熱によって溶融した接続部材１６がAuメッキ膜５０を伝って横方向に流れ出し、最悪の場合には電子部品１４と接触するおそれがある。こうなると、電子部品１４と金属製の放熱板１８とが電気的にショートしてしまい、半導体装置１の信頼性が低下する。
図１１（ａ）は、単層構造の接続部材１６によって引き起こされる別の問題について説明するための図であって、放熱板１８の下面の顕微鏡像を基にして描いた平面図である。
図１１（ａ）に示されるように、加熱により接続部材１６を溶融した後に、放熱板１８の下面のメッキ膜２６に膨れ２６ａが形成されることがある。膨れ２６ａは、放熱板１８を作製した際に放熱板１８の内部に取り込まれた水分が、接続部材１６を溶融するときの熱によって膨張し、それが放熱板１８とNiメッキ膜５１との間に溜まることで発生すると考えられる。
図１１（ｂ）は、膨れ２６ａが発生したときの放熱板１８とその周囲の顕微鏡像を基にして描いた断面図である。なお、メッキ膜２６は、膜厚が薄いため、図１１（ｂ）では現れていない。
図１１（ｂ）に示されるように、メッキ膜２６に膨れ２６ａがあると、それが原因で接続部材１６にボイド２９が発生する。
図１２（ａ）〜（ｃ）は、このボイド２９の発生原因を示す断面図である。
図１２（ａ）に示すように、加熱により接続部材１６を溶融する前においては、膨れ２６ａはNiメッキ膜５１と放熱板１８との界面に留まっている。
そして、図１２（ｂ）に示すように、接続部材１６を加熱して溶融すると共に、接続部材１６に向けて放熱板１８を押圧すると、その押圧力によってメッキ膜２６が破れる。その結果、膨れ２６ａ内の空気が溶融状態の接続部材１６に移動し、接続部材１６にボイド２９が発生する。
図１２（ｃ）に示すように、そのボイド２９は、既述のようにハンダ粒３０が飛散する原因となる。
このように、単層の接続部材１６でも、ボイド２９の発生を完全に抑制するのは困難である。
本願発明者は、このような知見に鑑み、以下に説明するような各実施形態に想到した。
（第１実施形態）
図１３〜図１９は、本実施形態に係る半導体装置の製造途中の断面図である。
以下では、半導体装置としてBGA型の半導体装置を製造する。
この半導体装置を製造するには、まず、図１３（ａ）に示すように、ガラスエポキシ樹脂等の絶縁性材料を主にしてなるパッケージ基板２を用意する。
そのパッケージ基板２の一方の主面２ａ上には第１の電極パッド３が複数設けられ、他方の面２ｂ上には第２の電極パッド４と第３の電極パッド６が複数設けられる。これらの電極３、４、６は、例えば、銅メッキ膜をパターニングして形成される。
次いで、図１３（ｂ）に示すように、第３の電極パッド６上に印刷法によりハンダペースト９を印刷する。
そして、図１４（ａ）に示すように、ハンダペースト９の上に電子部品１４としてチップコンデンサを載せ、この状態でハンダペースト９をリフローすることにより、第３の電極パッド６と電子部品１４とを電気的かつ機械的に接続する。
続いて、図１４（ｂ）に示すように、電極８上にハンダバンプ７が接合された半導体素子１０を用意し、そのハンダバンプ７をリフローすることにより、半導体素子１０と第２の電極パッド４とを電気的かつ機械的に接続する。
なお、その半導体素子１０の上面１０ｂ上には、後述の接続部材の濡れ性を良好にするためのAuメタライズ層２５が０．２１μm程度の厚さに予め形成されている。
その後、図１５（ａ）に示すように、パッケージ基板２と半導体素子１０との熱膨張量の違いに起因してこれらの接続信頼性が低下するのを防止するため、これらの間にディスペンサ３３を利用して熱硬化性のアンダーフィル樹脂１１を充填する。
そして、図１５（ｂ）に示すように、半導体素子１０の下面全体にアンダーフィル１１を充填した後、加熱によりアンダーフィル樹脂１１を熱硬化させる。
次に、図１６に示す工程について説明する。
まず、第１〜第３の部材２１〜２３を積層してなる接続部材１６と放熱板１８とを用意する。このうち、放熱板１８は、半導体素子１０で発生した熱を外部に放熱する放熱部材として機能するものであって、半導体素子１０と接続部材１６とを収容するキャビティ１８ｂを備える。
一方、図２０は接続部材１６の斜視図である。
図２０に示すように、接続部材２１〜２３の各々は概略矩形の平面形状を有する。
接続部材２１〜２３のうち、第１の部材２１は低融点ハンダペレットであって、その厚さは約０．０８μmmである。
また、第２の部材２２は、第１の部材２１の上面に接して設けられる。そして、第２の部材２２の上面２２ｙは、第１の部材２１の上面２１ｙ（図１６参照）と半導体素子１０の上面１０ｂの各々よりも広い面積を有する。
第２の部材２２の材料は特に限定されない。本実施形態では、第２の部材２２として厚さが約０．１μmの高融点ハンダペレットを使用する。
一方、第３の部材２３は、例えば厚さが約０．０８μmの低融点ハンダペレットである。そして、第３の部材２３の上面２３ｙは、第２の部材２２の上面２２ｙよりも狭い面積を有する。
各接続部材２１〜２３の具体的なサイズは特に限定されないが、第１の部材２１と第３の部材２３は一辺の長さL1が約２０mmの正方形であって、半導体素子１０の平面サイズにほぼ等しい。また、第２の部材２２は、一辺の長さL2が約２４mmの正方形であって、その平面サイズは半導体素子１０よりも大きい。
なお、本工程の時点では、ペレット状の各部材２１〜２３は互いに固着されておらず、それらが自重によって積み重なった状態となっている。
次の表１は、第２の部材２２として使用し得る高融点ハンダと、第１及び第３の部材２１、２３として使用し得る低融点ハンダの各々の物性を示すものである。
Figure 0005447175
 表１に示すように、第２の部材２２の材料である高融点ハンダ（Sn-95Pb）は、第１及び第３の部材２１、２３の材料である低融点ハンダ（Sn-37Pb）の融点（１８３℃）よりも高い融点（３００℃）を有すると共に、当該低融点ハンダよりも小さなヤング率を有する。
このように第２の部材２２としてヤング率が小さな材料を使用する場合は、第２の部材は外部の応力によって容易に変形するようになる。そのため、この場合は、第２の部材２２は放熱板１８と半導体素子１０との熱膨張率との差が原因で半導体素子１０に加わる応力を緩和する機能を有する。
なお、表１のような鉛含有ハンダに代えて鉛フリーハンダを使用してもよい。次の表２〜表４は、各部材２１〜２３の材料として使用し得る鉛非含有の材料の例である。
Figure 0005447175
Figure 0005447175
Figure 0005447175
 一方、図１６の放熱板１８は例えばCu等の金属を含み、その下面１８ａにはメッキ膜２６が形成される。そのメッキ膜２６は、例えば、厚さが約４μmのNiメッキ膜５１と厚さが約０．１μmのAuメッキ膜５０とをこの順に形成してなる。
更に、放熱板１８の縁において、後でパッケージ基板２と当接する部分には、接着剤１９が設けられる。
次いで、図１７に示すように、半導体素子１０、接続部材１６、及び放熱板１８の各々の位置合わせを行った後、これらを積層する。
このとき、接続部材１６の各部材２１〜２３はその各々が自重で積み重なった状態であるため、接続部材１６の上に放熱板１８を載せるときには各部材２１〜２３が位置ずれをしないように注意を払うのが好ましい。
そして、図１８に示すように、パッケージ基板２に向けて放熱板１８を押圧しながら、第１の部材２１と第３の部材２３を加熱して溶融することにより、接続部材１６を介して放熱板１８と半導体素子１０とを接続する。
このとき、半導体素子１０の上面にAuメタライズ層２５を形成し、放熱板１８の下面にAuメッキ膜５０を予め形成したことで、溶融した各部材２１、２３の濡れ性が良好となる。そのため、第１の部材２１とAuメタライズ層２５とが良好に金属接合するようになる。同様に、第３の部材２３とAuメッキ膜５０も互いに良好に金属接合するようになる。
また、上記のように放熱板１８を押圧することで、溶融した各接続部材２１、２３が横方向に広がってその厚みが減少するため、最終的には接着剤１９がパッケージ基板２に当接し、接着剤１９を介してパッケージ基板２に放熱板１８が接着される。
ここで、本工程における接続部材１６の加熱温度は、第１の部材２１と第３の部材２３の各々の融点よりも高く、かつ、第２の部材２２の融点よりも低く設定される。そのため、本工程では、加熱により第２の部材２２は溶融せず、第１及び第３の部材２１、２３のみを選択的に溶融することができる。
更に、本実施形態では、上記のように第２の部材２２の面積よりも第１及び第３の部材２１、２３の面積を狭くしたので、溶融したこれらの部材２１、２３が第２の部材２２の側面２２ａの横にはみ出るのを抑制できる。
なお、このように各部材２１、２２を溶融した後の接続部材１６の厚さΔTは約０．２mm程度となる。また、パッケージ基板２と放熱板１８とが接着された状態での接着剤１９の厚さΔDは約０．５mm程度となる。
更に、パッケージ基板２の主面から半導体素子１０の上面までの高さHは約０．６１mmである。
その後に、図１９に示すように、第１の電極パッド３上に外部接続端子５としてハンダバンプを搭載し、本実施形態に係る半導体装置４０の基本構造を完成させる。
図２１は、半導体装置４０の上面図であって、先の図１９は図２１のX1−X1線に沿う断面図に相当する。
図２１に示されるように、第３の部材２３の面積を第２の部材２２のそれよりも狭くしたことで、第３の部材２３の側面２３ａは第２の部材２２の側面２２ａから約１mm程度の後退量ΔLだけ後退する。
そして、このように後退した側面２２ａの横であって、パッケージ基板２の上に、電子部品１４が配設される。
なお、図１９のように外部接続端子５を搭載せずに半導体装置の製造工程を終了することにより、LGA(Land Grid Array)型の半導体装置を製造するようにしてもよい。
以上説明した本実施形態によれば、図１８に示したように、第２の部材２２と比較して第１及び第３の部材２１、２３の面積を狭くしたので、加熱により溶融したこれらの部材２１、２３が第２の部材２２の側面２２ａの横にはみ出難くなる。
その結果、はみ出た各部材２１、２３によってボイド２９（図２（ｂ）参照）が形成される危険性が低減されるようになり、ボイドの破裂が原因のハンダ粒３０が発生しなくなる。そのため、ハンダ粒３０によって電子部品１４の端子が電気的にショートするのを防止でき、半導体装置４０の信頼性を向上させることができる。
しかも、上記のように第１の部材２１と第３の部材２３のはみ出しが抑制されるので、これらの部材２１、２３によって第２の部材２２が完全に囲まれることがない。
既述のように、第２の部材２２は、自身が変形することで放熱板１８から半導体素子１０に加わる応力を緩和するものである。よって、上記のように各部材２１、２３によって第２の部材２２が囲まれないことで、第２の部材２２の動きの自由度が確保され、第２の部材２２による応力緩和の効果を維持することができる。
図２２は、本実施形態の別の効果について説明するための断面図である。
図１０に示したように、接続部材１６を単層構造としたのでは、溶融した接続部材１６が電子部品１４に接触する危険性があった。
これに対し、本実施形態のように三層構造の接続部材１６のうち第３の部材２３の面積を第２の部材２２のそれよりも狭くすると、第２の部材２２が第３の部材２３から張り出すようになる。しかも、第２の部材２２の融点は第３の部材２３のそれよりも高いので、第３の部材２３溶融時に第２の部材２２は溶融しない。
これにより、第２の部材２２は、溶融した第３の部材２３が下方に滴下するのを防止する庇として機能するようになる。そのため、溶融した第３の接続部２３が電子部品１４上に滴下するのを防止でき、電子部品１４の端子同士が電気的にショートする危険性を低減できる。
特に、図２２の点線のように電子部品１４の上方にまで第２の部材２２の側面２２ａを延長すると、溶融した第３の接続部２３が電子部品１４上に滴下する危険性を一層効果的に低減できる。
図２３は、本実施形態により奏される他の効果について説明するための断面図である。
図１２（ａ）〜（ｃ）を参照して説明したように、放熱板１８の下面にメッキ膜２６を形成すると、そのメッキ膜２６の膨れ２６ａが原因で接続部材１６にボイド２９が発生することがある。
本実施形態では、上記のように第２の部材２２の側面２２ａが第３の部材２３から張り出すので、仮に図２３のようにボイド２９が破裂してハンダ粒３０が飛散しても、第２の部材２２が庇として機能するので、電子部品１４にハンダ粒３０が付着するのを防止できる。
特に、図２３の点線のように電子部品１４の上方にまで第２の部材２２の側面２２ａを延長することで、第２の部材２２の庇としての機能が高められ、電子部品１４上へのハンダ粒３０の飛散をより効果的に抑制することが可能となる。
（第２実施形態）
第１実施形態では、図２０を参照して説明したように、面積の異なるハンダペレットをそれらの自重で積み重ねて接続部材１６を作製した。
これに対し、本実施形態では、以下の第１例及び第２例のようにハンダシートの圧着により接続部材１６を作製する。
・第１例
図２４（ａ）は、第１例に係る接続部材１６の作製方法について説明するための上面図であり、図２４（ｂ）は図２４（ａ）のX2−X2線に沿う断面図である。
図２４（ａ）、（ｂ）に示すように、本実施形態では、第１〜第３のロール４１〜４３に第１〜第３の部材２１〜２３として巻き取られたハンダシートを展開し、加圧ローラ４６、４７により各接続部材２１〜２３を圧着する。このようなハンダシートの圧着体はクラッド材とも呼ばれる。
また、これらの接続部材２１〜２３のうち、第１の部材２１と第３の部材２３としては、それらの幅W1が第２の部材２２の幅W2よりも狭いハンダシートを使用する。
そして、上記のようにして各接続部材２１〜２３のクラッド材を形成した後、カッター４９によってそのクラッド材を切断して個片化し、複数の接続部材１６を製造する。
図２５は、このようにして作製された接続部材１６の斜視図である。
本実施形態では、クラッド材を切断して接続部材１６を製造するので、接続部材１６の切断面１６ｘにおいては各接続部材２１〜２３の各側面は一平面内にある。
そして、矩形状の第３の部材２３の四辺のうち、切断面１６ｘに現れない対向する二辺のみにおいて、第３の部材２３の側面２３ａが第２の部材２２の側面２２ａから後退する。
図２６（ａ）は、この接続部材１６を備えた半導体装置の平面図であり、図２６（ｂ）は図２６（ａ）のX3−X3線に沿う断面図である。
図２６（ａ）、（ｂ）に示すように、電子部品１４は、第３の部材２３の後退した側面２３ａの横のパッケージ基板２上に設けられる。
このようにすることで、側面２３ａから張り出した第２の部材２２が、電子部品１４にハンダ粒が付着するのを防止する庇として機能するので、第１実施形態と同様にハンダ粒が原因で電子部品１４の端子が電気的にショートするのを抑制できる。
更に、接続部材１６の切断面１６ｘの横には電子部品１４を設けないので、切断面１６ｘにおいてボイド２９が形成されてそれが原因でハンダ粒３０が発生しても、そのハンダ粒３０が電子部品１４に付着することがない。
以上説明した本例によれば、３層のハンダシートを圧着してなるクラッド材を切断することにより接続部材１６を作製する。これによれば、接続部材１６中の各部材２１〜２３が互いに圧着されているため、各部材２１〜２３をペレット材から作製してその各々が自重だけで積み重ねっている場合のように、各部材２１〜２３同士が作業中に位置ずれすることがない。そのため、半導体素子１０の上に接続部材１６を載せるときに、各部材２１〜２３の各々の位置合わせをする必要がなく、第１実施形態と比較して作業効率が向上する。
・第２例
図２７（ａ）は、第２例に係る接続部材１６の作製方法について説明するための上面図であり、図２７（ｂ）は図２７（ａ）のX4−X4線に沿う断面図である。なお、これらの図において第１例で説明したのと同じ要素には第１例と同じ符号を付し、以下ではその説明を省略する。
本例では、図２７（ａ）に示すように、第１の部材２１と第３の部材２３として、それらの幅W1が第２の部材２２の幅W2よりも狭いハンダシートを使用する。
そして、各接続部材２１〜２３の各々の一辺２１ｂ〜２３ｂが揃った状態で、各接続部材２１〜２３を圧着することによりクラッド材を形成し、カッター４９によりそのクラッド材を切断して複数の接続部材１６を作成する。
図２８は、このようにして作製された接続部材１６の斜視図である。
本実施形態では、上記のように各接続部材２１〜２３の各一辺２１ｂ〜２３ｂを揃えた状態でクラッド材の切断を行う。そのため、矩形状の第３の部材２３は、上記の一辺２３ｂに対向する一辺のみにおいて、その側面２３ａが第２の部材２２の側面２２ａから後退する。
図２９（ａ）は、この接続部材１６を備えた半導体装置の平面図であり、図２９（ｂ）は図２９（ａ）のX5−X5線に沿う断面図である。
図２９（ａ）、（ｂ）に示されるように、電子部品１４は、第３の部材２３の後退した側面２３ａの横のパッケージ基板２上に設けられ、これ以外の領域には設けられない。そのため、第２の部材２２を電子部品１４に対する庇として機能させることができ、電子部品１４上にハンダ粒が飛散する危険性を低減できる。
以上説明した本例においても、第１例と同様に、クラッド材から接続部材１６を作製するので、各部材２１〜２３の全てをペレット材から作製する場合と比較して作業性が向上する。
（第３実施形態）
第２実施形態では、三層のハンダシートからなるクラッド材を利用して接続部材１６を製造した。
これに対し、本実施形態では、以下のようにクラッド材とハンダペレットとを併用して接続部材１６を製造する。
図３０（ａ）は、本実施形態に係る接続部材１６の作製方法について説明するための上面図であり、図３０（ｂ）は図３０（ａ）のX6−X6線に沿う断面図である。なお、これらの図において第２実施形態で説明したのと同じ要素には第２実施形態と同じ符号を付し、以下ではその説明を省略する。
接続部材１６の製造にあたっては、図３０（ａ）、（ｂ）に示すように、第１及び第２の部材２１、２２としてロール４１、４２に巻き取られたハンダシートを展開し、それらを加圧ローラ４６、４７によって圧着して二層構造のクラッド材を作製する。
なお、本実施形態では、これらの接続部材２１、２２は、それぞれ同一の幅W3を有する。
そして、カッター４９により上記の二層構造のクラッド材を切断することにより、平面形状が概略矩形の接続部材１６の下側層１６ｂを形成する。
図３１（ａ）は、このようにして作製した下側層１６ｂの斜視図である。
その後、図３１（ｂ）に示すように、下側層１６ｂの中央に第３の部材２３として平面形状が概略矩形の低融点ハンダペレットを積み重ね、接続部材１６を完成させる。
その第３の部材２３は、第２の部材２２よりも狭い面積を有しており、矩形の各辺における側面２３ａは第２の部材２２の側面２２ａから後退している。なお、この第３の部材２３は、自重によって第２の部材２２の上に載っているだけであり、クラッド材におけるように各部材２２、２３が圧着されているわけではない。
図３２（ａ）は、この接続部材１６を備えた半導体装置の平面図であり、図３２（ｂ）は図３２（ａ）のX7−X7線に沿う断面図である。
図３２（ａ）、（ｂ）に示されるように、第１の部材２１と第２の部材２２は、電子部品１４の上方にまで延在して、電子部品１４を覆うように設けられる。
以上説明した本実施形態では、接続部材１６の下側層１６ｂについてはクラッド材から作製し、第３の部材２３についてはハンダペレットから作製する。
よって、接続部材１６の作製に際し、下側層１６ｂと第３の部材２３との位置合わせのみ行えばよく、第１〜第３の部材２１〜２３の全てをハンダペレットから作製する場合のように全ての接続部材２１〜２３の位置合わせをする必要がなく、作業性がよい。
更に、図３２（ｂ）に示したように、電子部品１４を覆うように第２の部材２２を設けるので、メッキ膜２６に膨れ２６ａ（図１２（ａ）参照）が存在する場合でも、膨れが破裂したときに発生するハンダ粒が電子部品１４上に飛散するのを防止できる。これにより、電子部品１４の端子同士がハンダ粒で電気的にショートする危険性を低減でき、半導体装置の信頼性を向上させることができる。
１、４０…半導体装置、２…パッケージ基板、２ａ…一方の主面、２ｂ…他方の主面、３…第１の電極パッド、４…第２の電極パッド４、５…外部接続端子、６…第３の電極パッド、７…ハンダバンプ、８…電極、１０…半導体素子、１０ａ…側面、１０ｂ…上面、１１…アンダーフィル樹脂、１４…電子部品、１４ａ…端子、１６…接続部材、１６ｂ…下側層、１６ｘ…切断面、１８…放熱板、１８ａ…下面、１９…接着剤、２１〜２３…第１〜第３の部材、２２ａ、２３ａ…側面、２１ｂ〜２３ｂ…一辺、２５…Auメタライズ層、２６…メッキ膜、２６ａ…膨れ、２９…ボイド、３０…ハンダ粒、３３…ディスペンサ、４１〜４３…第１〜第３のロール、４６、４７…加圧ローラ、５０…Auメッキ膜、５１…Niメッキ膜。

Claims (10)

  1. 基板と、
    前記基板上に配設された半導体素子と、
    前記基板上に配設され、前記半導体素子を覆う放熱部材と、
    前記半導体素子の上面と前記放熱部材の下面とを接続する接続部材とを有し、
    前記接続部材は、
    前記半導体素子の前記上面に接し、第１の融点を有する第１の部材と、
    前記第１の部材に接し、前記第１の部材よりも広い面積を有し、前記第１の融点よりも高い第２の融点を有する第２の部材と、
    前記第２の部材と前記放熱部材とに挟まれ、前記第２の部材よりも狭い面積を有し、前記第２の融点よりも低い第３の融点を有する第３の部材と、
    を含むことを特徴とする半導体装置。
  2. 前記第１の部材及び前記第３の部材は低融点ハンダからなり、
    前記第２の部材は高融点ハンダからなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の部材及び前記第３の部材はSn-37Pbハンダからなり、
    前記第２の部材はSn-95Pbハンダからなることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記半導体素子の前記上面にはAuメタライズ層が形成され、前記放熱部材の前記接続部材と接する面にはAuメッキが施されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１の部材、前記第２の部材、及び前記第３の各々の平面形状は矩形であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記矩形の少なくとも一辺において、前記第３の部材の側面が前記第２の部材の側面から後退しており、
    前記第３の部材の後退した前記側面の横であって、前記基板の上に、電子部品が配設されたことを特徴とする請求項５に記載の半導体装置。
  7. 前記矩形の四辺のうち対向する二辺のみにおいて、前記第３の部材の前記側面が前記第２の部材の前記側面から後退していることを特徴とする請求項６に記載の半導体装置。
  8. 前記矩形の一辺のみにおいて、前記第３の部材の前記側面が前記第２の部材の前記側面から後退していることを特徴とする請求項６に記載の半導体装置。
  9. 前記第２の部材の前記側面は、前記電子部品の上方に位置することを特徴とする請求項６に記載の半導体装置。
  10. 前記第２の部材は、前記電子部品を覆うことを特徴とする請求項６に記載の半導体装置。
JP2010113498A 2010-05-17 2010-05-17 半導体装置 Active JP5447175B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010113498A JP5447175B2 (ja) 2010-05-17 2010-05-17 半導体装置
US13/034,092 US8299607B2 (en) 2010-05-17 2011-02-24 Semiconductor device
US13/628,329 US8933560B2 (en) 2010-05-17 2012-09-27 Semiconductor device
US14/185,030 US9472482B2 (en) 2010-05-17 2014-02-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010113498A JP5447175B2 (ja) 2010-05-17 2010-05-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013272601A Division JP5796627B2 (ja) 2013-12-27 2013-12-27 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2011243702A JP2011243702A (ja) 2011-12-01
JP5447175B2 true JP5447175B2 (ja) 2014-03-19

Family

ID=44911029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010113498A Active JP5447175B2 (ja) 2010-05-17 2010-05-17 半導体装置

Country Status (2)

Country Link
US (3) US8299607B2 (ja)
JP (1) JP5447175B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP5983032B2 (ja) * 2012-05-28 2016-08-31 富士通株式会社 半導体パッケージ及び配線基板ユニット
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
JP6314731B2 (ja) * 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US9947634B1 (en) * 2017-06-13 2018-04-17 Northrop Grumman Systems Corporation Robust mezzanine BGA connector
US11791237B2 (en) 2018-06-27 2023-10-17 Intel Corporation Microelectronic assemblies including a thermal interface material
US11107747B2 (en) * 2018-09-19 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with composite thermal interface material structure and method of forming the same
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US11682605B2 (en) * 2019-05-28 2023-06-20 Intel Corporation Integrated circuit packages with asymmetric adhesion material regions
US11705381B2 (en) 2021-06-04 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. High efficiency heat dissipation using thermal interface material film

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034469A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method of making conduction-cooled circuit package
JP2984068B2 (ja) 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
US5323294A (en) 1993-03-31 1994-06-21 Unisys Corporation Liquid metal heat conducting member and integrated circuit package incorporating same
US6387732B1 (en) * 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
JP2001230351A (ja) 2000-02-14 2001-08-24 Shibafu Engineering Corp 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法
WO2006016479A1 (ja) * 2004-08-10 2006-02-16 Neomax Materials Co., Ltd. ヒートシンク部材およびその製造方法
US7239517B2 (en) * 2005-04-11 2007-07-03 Intel Corporation Integrated heat spreader and method for using
JP2007005670A (ja) 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
JP4764159B2 (ja) 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
JP4691455B2 (ja) 2006-02-28 2011-06-01 富士通株式会社 半導体装置
JP2007258448A (ja) 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
US8063482B2 (en) * 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
JP4920401B2 (ja) * 2006-12-27 2012-04-18 昭和電工株式会社 導電性回路基板の製造方法
DE102008048005B3 (de) * 2008-09-19 2010-04-08 Infineon Technologies Ag Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung

Also Published As

Publication number Publication date
US8299607B2 (en) 2012-10-30
JP2011243702A (ja) 2011-12-01
US20110278715A1 (en) 2011-11-17
US20130020696A1 (en) 2013-01-24
US9472482B2 (en) 2016-10-18
US20140167246A1 (en) 2014-06-19
US8933560B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
JP5447175B2 (ja) 半導体装置
KR102467034B1 (ko) 반도체 패키지
JP4105409B2 (ja) マルチチップモジュールの製造方法
US9082763B2 (en) Joint structure for substrates and methods of forming
JP4305502B2 (ja) 半導体装置の製造方法
CN110416097B (zh) 防止铟金属溢出的封装结构及封装方法
US8119451B2 (en) Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
CN102456660A (zh) 堆叠式半导体封装件及其制造方法和半导体器件
US7176561B2 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
US11444054B2 (en) Semiconductor element mounting structure, and combination of semiconductor element and substrate
JP2015149459A (ja) 半導体装置及びその製造方法
US20110049707A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2013115083A (ja) 半導体装置及びその製造方法
US9142493B2 (en) Semiconductor device
JP3872648B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP5796627B2 (ja) 半導体装置とその製造方法
KR100857365B1 (ko) 반도체 장치의 범프 구조물
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP5799565B2 (ja) 半導体装置及びその製造方法
JPWO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP2007208056A (ja) 半導体装置の製造方法
JP5812123B2 (ja) 電子機器の製造方法
JP4823662B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Ref document number: 5447175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350