JP5812123B2 - 電子機器の製造方法 - Google Patents

電子機器の製造方法 Download PDF

Info

Publication number
JP5812123B2
JP5812123B2 JP2014013949A JP2014013949A JP5812123B2 JP 5812123 B2 JP5812123 B2 JP 5812123B2 JP 2014013949 A JP2014013949 A JP 2014013949A JP 2014013949 A JP2014013949 A JP 2014013949A JP 5812123 B2 JP5812123 B2 JP 5812123B2
Authority
JP
Japan
Prior art keywords
solder
substrate
metal core
connection
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014013949A
Other languages
English (en)
Other versions
JP2014082526A (ja
Inventor
藤原 伸一
伸一 藤原
千綿 伸彦
伸彦 千綿
藤吉 優
優 藤吉
基樹 若野
基樹 若野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2014013949A priority Critical patent/JP5812123B2/ja
Publication of JP2014082526A publication Critical patent/JP2014082526A/ja
Application granted granted Critical
Publication of JP5812123B2 publication Critical patent/JP5812123B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は家電用や民生機器用、産業用に用いられる半導体装置に係り、特に信頼性の高い
はんだ接続に関する。
携帯電子機器を中心として高機能化・高性能化の要求が年々増加しており、これに伴い
高速、大容量な半導体デバイスが必要となってきている。一方で、機器の小型化も大きな
ニーズとなっており、これらを両立させた半導体パッケージの開発が行われている。これ
を実現するキーテクノロジーとして、半導体素子を突起バンプで接続するフリップチップ
実装が注目を浴びており、既に様々なパッケージに使用されている。
フリップチップ実装はパッド上にバンプを形成したチップを基板の電極上にフェイスダ
ウンにより接続する実装方式である。フリップチップ実装方式は、従来のワイヤボンディ
ング接続方式に比べて、接続長が短くなることにより信号伝播の遅延を抑えることができ
高速伝送が可能であること、チップサイズがパッケージサイズとなるため小型化が可能で
あることなどの利点が挙げられる。
主なフリップチップ実装方式として、図18に示すように、チップ1と基板21間をは
んだバンプ13で接続するはんだバンプ接続方式、チップ側に金スタッドバンプを形成し
たのちスタッドバンプと基板側配線をはんだにて接続するAuバンプ/はんだ接続方式、チ
ップ側に金スタッドバンプを形成したのちスタッドバンプと基板側配線を超音波接続によ
り接続する超音波接続方式、チップ側にスタッドバンプを形成したのちスタッドバンプと
基板側配線を銀ペーストやACF(Anisotropic Conductive Film)などの樹脂材を主とした
材料で接続する接触接続方式などが主流となっている。
この中でもはんだバンプ接続方式は接続部のはんだ材が変形することにより、温度変化
や落下衝撃などの実使用環境下で発生する接続部へのストレスを緩和する機構を備えた有
力な接続方法である。従来は微細なはんだバンプを形成することが困難であることから、
バンプ径100μm以下が主流となる半導体素子と基板間の接続にはスタッドバンプが広く使
われている。しかし、昨今100μm以下のはんだボールも量産されており、今後はんだボー
ルもますます微細ピッチ接続へ適用されていくものと推定される。
はんだボール接続は上記の通り応力緩和機構を持つ接続であるが、ボール径が100μm以
下となると接続面積も小さくなる。はんだ接続部の歪み発生の主な原因はチップと基板間
の線膨張係数差に起因する環境温度変化時のせん断歪みである。せん断歪みはチップ中心
からの距離に比例し接続部高さに反比例するので、中心から同一距離にあるはんだボール
の径を小さくすると増大する。
また、はんだボールの接続部高さは初期はんだボール径の50から70%ほどになることが
多いため、100μmのはんだボールの場合接続部高さは50から70μm程度になる。これに伴
いせん断歪みが増大することが類推できる。更に昨今のチップの高性能化に伴い電流量も
増大しているが、接続部はますます微細化が進んでいる。このような背景から接続部の電
流密度が上昇しており、この電流密度の上昇ははんだボール内のエレクトロマイグレーシ
ョンによる断線不良を引き起こすことが懸念されている。
このような想定される課題を解決する手段として、せん断歪みの低下と耐エレクトロマ
イグレーション性を実現できるはんだボール材として、金属コアはんだボールが提案され
ている。金属コアはんだボールとは任意の粒径の金属をはんだでコーティングすることに
より形成したはんだボールであり、コアが介在することにより接続部の高さをコア粒径以
上に保つことができる。また、コアにはんだよりも電気伝導性の高い金属を用いることに
よりエレクトロマイグレーション耐性も向上することができる。
「特許文献1」では、金属コアボールはんだの金属コア外周に窪みを形成し、その窪み
にはんだを充填させることによりボール外周部のはんだ量を増加させる金属コアはんだボ
ール形状が記載されている。また「特許文献2」では金属コアのない通常のはんだボール
を超音波にて接続し、ボールを溶融させることなく低温で接続できる製造プロセスを提示
している。
特開2003−101207 特開2005−26579
上記の通り金属コアはんだは、はんだボールが微細化した際も一定の接続高さを確保でき
るため、接続部に発生するひずみを低減することができる。しかし、他の懸念事項である
エレクトロマイグレーション性向上についてはまだ明確な対策がなされていない。電気伝
導性ははんだよりも金属コアの方が良好であるため、従来のはんだボールよりもエレクト
ロマイグレーション耐性も向上することが推定される。しかし、チップ側電極とコアボー
ル、コアボールと基板側電極いずれにもはんだが介在する構造であるため、微細化に向け
てエレクトロマイグレーション耐性を更に高めることが課題となる。また、特許文献1な
どをはじめとする微細なはんだボールを用いた接続では、はんだを溶融させて接続するた
め約260℃の熱負荷を半導体部品に与える必要がある。更に260℃から室温に冷却する際に
、チップと基板の線膨張係数差によりはんだ接続部にひずみが発生する。このように、リ
フローによる熱プロセスを用いるため、パッケージ形成時に環境に負荷を与えることが懸
念される。
また、本発明の特徴は、第一の部材上の第一の電極パッドと第二の部材上の第二の電極
パッドとをはんだボールによって接続する電子機器の製造方法において、前記はんだボー
ルは、金属製のコア部と、前記コア部を覆うように設けられ、前記コア部よりも硬度が低
く融点が低いはんだ部とを有し、加熱により前記はんだ部を溶融させることにより、前記
はんだボールを前記第一の電極パッドへ接続する工程と、前記第一の電極パッドに接続さ
れたはんだボールを前記第二の電極パッドに接触させた状態で、前記はんだボール及び前
記第二の電極パッドに室温にて超音波を印加することにより、前記第二の電極パッドと前
記はんだボールのコア部とを直接接合する超音波接合する工程とを含み、前記加熱によ
り溶融させて接続する工程によって前記金属製のコア部と前記はんだ部との間には前記金
属製のコアを覆うように金属間化合物が形成され、前記超音波接合する工程における直接接合は、前記コア部を覆った前記金属間化合物と前記第二の電極パッドとが擦りあわせられ、前記コア部を覆った前記金属間化合物のうち前記第二の電極パッドと接触する部分が界面から排出されることによって前記コア部と第二の電極パッドとが接触させられるものであって、前記超音波接合する工程によって前記金属製のコア部が前記第一の部材上の第一の電極パッドもしくは前記第二の部材上の第二の電極パッドと直接接続している界面には、前記はんだあるいは前記金属間化合物あるいは排出された前記金属化合物が残存している部分が存在することを特徴とする電子機器の製造方法である。
本発明によれば、金属コアを介在することにより接続高さを確保し接続部の歪みを低減
できること、金属コアとチップ側電極もしくは基板側電極を直接接続することにより接続
部の電気抵抗を低減し耐エレクトロマイグレーション性を向上できる。また、本発明によ
れば、接続温度がはんだ溶融温度よりも低いため接続時に発生する接続部の剪断歪みを低
減できること、超音波接続プロセスにより室温にて接続が完了できるため部品に対する熱
負荷や環境に対する負荷を回避することができる。
本発明における金属コアはんだ接続部の断面図である。 実施例1および実施例2における超音波接続前の金属コアはんだの断面図である。 実施例1の超音波接続後の金属コアはんだ接続部の断面図である。 実施例1の接続部の詳細断面模式図である。 実施例1による接続部の時間経過後の金属コアはんだ接続部の断面図である。 実施例2の超音波接続後の金属コアはんだ接続部の断面図である。 実施例2の接続部の他の断面模式図である。 実施例2による接続部の時間経過後の金属コアはんだ接続部の断面図である。 実施例3における超音波接続前の金属コアはんだの断面図である。 実施例3の超音波接続後の金属コアはんだ接続部の断面図である。 実施例3による接続部の時間経過後の金属コアはんだ接続部の断面図である。 実施例4による半導体素子上への金属コアはんだ形成プロセスの一例を示す断面図である。 図12に対応する組み立てプロセスの一例を示す断面図である。 実施例5による基板上への金属コアはんだ形成プロセス一例の断面図である。 図14に対応する組み立てプロセスの一例を示す断面図である。 実施例6におけるはんだ接続の例を示す断面図である。 実施例6におけるはんだ接続の他の例を示す断面図である。 はんだバンプを用いた従来接続部の模式図である。
以下、実施例を用いて本発明の内容を詳細に説明する。
図1は本発明の接続部断面模式図である。1は半導体素子、10ははんだ、11は金属
コア、20は基板側電極、21は基板である。1は半導体素子を一例として記載したが、
半導体素子上で再配線を施したウェハレベルパッケージや基板上にチップを実装してモー
ルドした半導体パッケージなどでもよい。図1では、半導体素子1の電極(図示せず)に
はんだ10と金属コア11を有する金属コアはんだボールを形成した一例を示す。
まず、金属コア10を有するはんだボールをリフローによって半導体素子1に接続する
。その後、半導体素子1を冷却すると、半導体素子1の電極に金属コアはんだボールがは
んだによって接続されることになる。
その後、金属コアはんだボールを有する半導体素子1の電極と、基板21上の基板側電
極20を位置あわせを行う。位置あわせ後、半導体素子1の電極上に形成した金属コアは
んだボールと、基板21上の基板側電極20とを接触させ、加圧を行いながら超音波を印
加する。この超音波印加により金属コアはんだボールを介して半導体素子1の電極と、基
板21上の基板側電極20との電気的接続を得る構造となる。
図1では図示していないが、基板側電極20上にはんだを形成してもよい。ここで、基
板21はセラミック基板、プリント基板、シリコン基板、ガラス基板、フレキシブル基板
、金属ベース基板などである。図1では半導体素子1の電極に金属コアはんだボールを形
成した例を示したが、半導体素子1の電極上に金属コアはんだボールを形成せずに、基板
側電極20上に金属コアボールをあらかじめ形成しておいてもよい。半導体素子1の形状
は立方体、直方体、円柱、多角柱など特に規定はしないが、最長辺の長さが20mm以下であ
ることが望ましい。
図2は第一および第二の実施例における接続前金属コアはんだボールの断面図である。
1は半導体素子、2はチップ側電極、3はチップ側金属間化合物、10ははんだ、11は
金属コア、12は金属間化合物、20は基板側電極、21は基板である。図2に示すよう
に、超音波接続前にあらかじめ金属コアボールをチップ側電極2に接続する。
接続時はリフロー炉などで金属コアはんだボールのはんだ10を溶融させて接続するた
め、チップ側電極2とはんだ10が反応し、チップ側電極2とはんだ10の界面にチップ
側金属間化合物3が形成される。同様に金属コア11とはんだ10の界面でも金属間化合
物12が形成される。
はんだ10は錫、インジウム、亜鉛、鉛の少なくとも一種の元素を主成分とするはんだ
であればよい。ここで金属コア11は、はんだよりも硬い材料、例えば銅、ニッケル、ア
ルミニウム、タングステン、金、銀、もしくはこれらのうち少なくともひとつの金属を主
成分とする合金であればよい。
また金属コア11は、二種類以上の金属の複合体、もしくは積層体、例えば銅コアの周
囲をニッケルで覆ったもの、ニッケルのコアの周囲を銅で覆ったものなどでもよい。更に
、金属コア11は最外周部が金属であれば樹脂コアの周囲を金属で覆ったもの、例えば樹
脂ボールの周囲に銅をコーティングしたものでもよい。超音波接続前の状態ではチップ側
電極2とはんだ10、および金属コア11とはんだ10の界面に、各々チップ側金属間化
合物3と金属間化合物12が形成されている。
チップ側電極2は、銅、アルミニウム、ニッケル、金、もしくはこれらのうち少なくと
もひとつの金属を主成分とする材料であればよい。また、基板側電極20は銅、アルミニ
ウム、ニッケル、金、もしくはこれらのうち少なくともひとつの金属を主成分とする材料
であればよい。超音波接続は室温で行うものとするが、半導体素子1もしくは基板21の
少なくとも一方をヒータなどで200℃以下に加熱することにより、接続性を向上すること
ができる。
図3は第一の実施例における超音波接続直後の金属コアはんだボールの断面図である。
1は半導体素子、2はチップ側電極、3はチップ側金属間化合物、10ははんだ、11は
金属コア、12は金属間化合物、20は基板側電極、21は基板である。図2の状態から
、半導体素子1に加圧して金属コアはんだボールと基板側電極20を接触させる。本実施
例においては、金属間化合物12と基板側電極20を部分的に接触させたのち、超音波を
印加する。
加圧と超音波印加により、金属コア11が変形しながら金属間化合物12と基板側電極
20が擦りあわされるため、金属間化合物12と基板側電極20の間に介在するはんだ1
0は金属間化合物12と基板側電極20の界面からほとんど排出される。接続後は図3に
示すように、金属間化合物12と基板側電極20が部分的に界面にはんだ10を残存させ
た接続が得られる。
なお、図3において、金属間化合物12と基板側電極20が直接接触している箇所にお
いても、はんだがわずかに残存している箇所もある。図4はこの様子を示す拡大模式図で
ある。図4において、金属間化合物と基板側電極が接触している部分において、はんだが
完全に除去されなかった部分101が存在している。
図2と図3を用いて説明した接続プロセスは図1のプロセスにて行うことが可能である
。また、図2および図3に示した金属コアはんだボール断面図は図1に示した接続プロセ
スにおけるはんだボール接続部の一部を取り出したものである。なお金属コア11の形状
は、球、楕円、円柱、立方体、多角柱などであればよい。また半導体素子1と基板21の
接続高さを確保するためには、金属コア11のサイズをはんだボール径の50%以上とする
ことが望ましい。
このように、超音波により金属コア11の金属間化合物12と基板側電極20を直接接
続させた形状を形成することができる。この構造により、半導体素子1と基板21の接続
部に金属コア11を介在することにより接続高さを確保し接続部の歪みを低減できる。ま
た、金属コア11とチップ側電極2もしくは基板側電極20を直接接続することにより接
続部の電気抵抗を低減し耐エレクトロマイグレーション性を向上できる。さらに、接続温
度がはんだ溶融温度よりも低いため接続時に発生する接続部の剪断歪みを低減できる。ま
たさらに、超音波接続プロセスにより低温にて接続が完了できるため部品に対する熱負荷
や環境に対する負荷を回避することができることが可能となる。なお、環境に対する負荷
を軽減できるとは、超音波接続を使用することによって、はんだリフロー装置を省略でき
るので、使用エネルギーを低減できるということである。
図5は第一の実施例における超音波接続後時間経過した金属コアはんだボールの断面図
である。1は半導体素子、2はチップ側電極、3はチップ側金属間化合物、10ははんだ
、11は金属コア、12は金属間化合物、20は基板側電極、21は基板、22は基板側
金属間化合物である。図5は図3の状態から実使用環境などの時間経過後の金属コアはん
だボールの断面図であり、はんだ10と基板側電極20の界面に基板側金属間化合物22
が成長した様子を示している。超音波接続時にはんだ10と基板側電極20が接続した箇
所において、時間経過に伴い反応が進行することにより化合物が形成される。
図6は第二の実施例における超音波接続直後の金属コアはんだボールの断面図である。
1は半導体素子、2はチップ側電極、3はチップ側金属間化合物、10ははんだ、11は
金属コア、12は金属間化合物、20は基板側電極、21は基板である。図2の状態から
、半導体素子1に加圧して金属コアはんだボールと基板側電極20を接触させる。
本実施例においては、第一の実施例よりも高い荷重を負荷することにより、金属間化合
物12もしくは金属コア11と基板側電極20を部分的に接触させたのち、超音波を印加
する。加圧と超音波印加により、金属コア11と金属間化合物12が変形しながら、金属
間化合物12および金属コア11と基板側電極20が擦りあわされるため、金属間化合物
12と基板側電極20の間に介在するはんだ10は金属間化合物12と基板側電極20の
界面からほとんど排出される。
また、第一の実施例よりも高い加圧と超音波印加により、金属間化合物12も破壊され
、接続後は図6に示すように、金属コア11と基板側電極20を直接接続した構造が得ら
れる。
ただし、接続界面に局所的に金属間化合物12、あるいは、はんだ10が残存すること
もある。この様子を図7に示す、図7は金属間金属コア11と基板側電極20との界面に
金属間化合物121およびはんだ101が取り残された状態を示す断面模式図である。
図2と図6を用いて説明した接続プロセスは図1のプロセスにて行うことが可能である
。また、図2および図6に示した金属コアはんだボール断面図は図1に示した接続プロセ
スにおけるはんだボール接続部の一部を取り出したものである。なお金属コア11の形状
は、球、楕円、円柱、立方体、多角柱などであればよい。また半導体素子1と基板21の
接続高さを確保するためには、金属コア11のサイズをはんだボール径の50%以上とする
ことが望ましい。
このように、超音波により金属コア11と基板側電極20を直接接続させた形状を形成
することができる。この構造により、半導体素子1と基板21の接続部に金属コア11を
介在することにより接続高さを確保し接続部の歪みを低減できること、金属コア11とチ
ップ側電極2もしくは基板側電極20を直接接続することにより接続部の電気抵抗を低減
し耐エレクトロマイグレーション性を向上できること、接続温度がはんだ溶融温度よりも
低いため接続時に発生する接続部の剪断歪みを低減できること、超音波接続プロセスによ
り低温にて接続が完了できるため部品に対する熱負荷や環境に対する負荷を回避すること
ができることが可能となる。更に、第二の実施例では金属コア11が配線側電極20に直
接接続されるため、第一の実施例に比べて接続部の電気抵抗が低下し、耐エレクトロマイ
グレーション性は向上する。
図8は第二の実施例における超音波接続後時間経過した金属コアはんだボールの断面図
である。1は半導体素子、2はチップ側電極、3はチップ側金属間化合物、10ははんだ
、11は金属コア、12は金属間化合物、20は基板側電極、21は基板、22は基板側
金属間化合物である。図8は図6の状態から実使用環境などの時間経過後の金属コアはん
だボールの断面図であり、はんだ10と基板側電極20の界面に基板側金属間化合物22
が成長した様子を示している。超音波接続時にはんだ10と基板側電極20が接続した箇
所において、時間経過に伴い反応が進行することにより化合物が形成される。
図9は第三の実施例における接続前金属コアはんだボールの断面図である。1は半導体
素子、2はチップ側電極、10ははんだ、11は金属コア、12は金属間化合物、20は
基板側電極、21は基板、22は基板側金属間化合物である。図9に示すように、超音波
接続前にあらかじめ金属コアボールを基板側電極20に接続する。
接続時はリフロー炉などで金属コアはんだボールのはんだ10を溶融させて接続するた
め、基板側電極20とはんだ10が反応し、基板側電極20とはんだ10の界面に基板側
金属間化合物22が形成される。同様に金属コア11とはんだ10の界面でも金属間化合
物12が形成される。はんだ10は錫、インジウム、亜鉛、鉛の少なくとも一種の元素を
主成分とするはんだであればよい。
ここで金属コア11は、はんだよりも硬い材料、例えば銅、ニッケル、アルミニウム、
タングステン、金、銀、もしくはこれらのうち少なくともひとつの金属を主成分とする合
金であればよい。また金属コア11は、二種類以上の金属の複合体、もしくは積層体、例
えば銅コアの周囲をニッケルで覆ったもの、ニッケルのコアの周囲を銅で覆ったものなど
でもよい。更に、金属コア11は最外周部が金属であれば樹脂コアの周囲を金属で覆った
もの、例えば樹脂ボールの周囲に銅をコーティングしたものでもよい。
このように、超音波接続前の状態では基板側電極20とはんだ10、および金属コア1
1とはんだ10の界面に、各々基板側金属間化合物22と金属間化合物12が形成されて
いる。基板側電極20は、銅、アルミニウム、ニッケル、金、もしくはこれらのうち少な
くともひとつの金属を主成分とする材料であればよい。また、基板側電極20は銅、アル
ミニウム、ニッケル、金、もしくはこれらのうち少なくともひとつの金属を主成分とする
材料であればよい。超音波接続は室温で行うものとするが、半導体素子1もしくは基板2
1の少なくとも一方をヒータなどで200℃以下に加熱することにより、接続性を向上する
ことができる。
図10は第三の実施例における超音波接続直後の金属コアはんだボールの断面図である
。1は半導体素子、2はチップ側電極、10ははんだ、11は金属コア、12は金属間化
合物、20は基板側電極、21は基板、22は基板側金属間化合物である。図9の状態か
ら、加圧して金属コアはんだボールとチップ側電極2を接触させる。本実施例においては
、金属間化合物12もしくは金属コア11とチップ側電極2を部分的に接触させたのち、
超音波を印加する。
加圧と超音波印加により、金属コア11と金属間化合物12が変形しながら、金属間化
合物12および金属コア11とチップ側電極2が擦りあわされるため、金属間化合物12
とチップ側電極2の間に介在するはんだ10は金属間化合物12とチップ側電極2の界面
からほとんど排出される。
また、高い加圧と超音波印加により、金属間化合物12も破壊され、接続後は図10に
示すように、金属コア11とチップ側電極2を直接接続した構造が得られる。ただし、接
続界面に局所的に金属間化合物あるいははんだが残存することもある。これは実施例1あ
るいは実施例2で述べた金属コア11と基板側電極20の界面を示す図4あるいは図7と
同様である。
このように、超音波により金属コア11とチップ側電極2を直接接続させた形状を形成
することができる。なお金属コア11の形状は、球、楕円、円柱、立方体、多角柱などで
あればよい。また半導体素子1と基板21の接続高さを確保するためには、金属コア11
のサイズをはんだボール径の50%以上とすることが望ましい。
この構造により、半導体素子1と基板21の接続部に金属コア11を介在することによ
り接続高さを確保し接続部の歪みを低減できること、金属コア11とチップ側電極2もし
くは基板側電極20を直接接続することにより接続部の電気抵抗を低減し耐エレクトロマ
イグレーション性を向上できること、接続温度がはんだ溶融温度よりも低いため接続時に
発生する接続部の剪断歪みを低減できること、超音波接続プロセスにより低温にて接続が
完了できるため部品に対する熱負荷や環境に対する負荷を回避することができることが可
能となる。
更に、第三の実施例では金属コア11がチップ側電極2に直接接続されるため、第一の
実施例に比べて接続部の電気抵抗が低下し、耐エレクトロマイグレーション性は向上する
図11は第三の実施例における超音波接続後時間経過した金属コアはんだボールの断面
図である。1は半導体素子、2はチップ側電極、3はチップ側金属間化合物、10ははん
だ、11は金属コア、12は金属間化合物、20は基板側電極、21は基板、22は基板
側金属間化合物である。図11は図10の状態から実使用環境などの時間経過後の金属コ
アはんだボールの断面図であり、はんだ10とチップ側電極2の界面にチップ側金属間化
合物3が成長した様子を示している。超音波接続時にはんだ10とチップ側電極2が接続
した箇所において、時間経過に伴い反応が進行することにより化合物が形成する。
図12に第一および第二の実施例に関する半導体素子上電極への金属コアはんだボール
形成方法を示す。30はチップ側電極、31は半導体素子、40はフラックス印刷用マス
ク、41はスキージ、42はフラックス、43ははんだ振込み用マスク、50は金属コア
はんだである。
図12(a)はチップ電極30を有する半導体素子31である。図12(b)に示すように、
金属コアはんだボールを搭載する箇所に開口部を持つフラックス印刷用マスク40の位置
あわせを行う。フラックス印刷用マスク40の厚さは転写したいフラックス厚さであれば
よく、例えば直径100μmの金属コアはんだボールを搭載したい場合は10-40μm厚程度が望
ましい。
位置あわせ後、フラックス印刷用マスク40上の任意の箇所にフラックス42を塗布し
、スキージ41で印刷することによりフラックス印刷用マスク40に形成している開口部
にフラックスを形成する(図12(c))。印刷後、フラックス印刷用マスク40を取り外
すことにより、金属コアはんだボール搭載箇所にフラックス42を印刷した半導体素子1
が完成する。
次にはんだ振込み用マスク43をフラックス42を印刷済みの半導体素子1に位置あわ
せし、そののち、金属コアはんだ50を振り込む(図12(d))。はんだ振込み用マスク
43の厚さは金属コアはんだ50の直径に近い方が望ましい。はんだ振込み用マスク43
を搭載した状態で、金属コアはんだ50を配置した半導体素子1をリフロー炉にて熱処理
を行い、金属コアはんだ50のはんだ部を溶融させることにより金属コアはんだ50と半
導体素子1上のチップ側電極30とを接続する(図12(e))。
例えば金属コアはんだ50としてSn-Cu系の材料を使用した場合は、リフロー時の接続
部の最大温度を250℃から260℃とする。最後にはんだ振込み用マスク43を取り除くこと
により、金属コアはんだボールを形成した半導体素子が完成する(図12(f))。
ここでは個片に分割した素子を用いて説明したが、ウェハ状態で図10のプロセスでは
んだボールを形成したのちに、ダイシングもしくはサンドブラストなどで個片に分割して
もかまわない。また、ここでははんだ振込みでボールを形成する方法を示したが、ボール
を吸着させたのちに転写する転写方法などで形成してもよい。また、第一および第二の実
施例に関するボール形成方法は上記方法に限るものではない。
図13に第一および第二の実施例に関する半導体素子上電極と基板の組み立てプロセス
を示す。60は基板、61は基板側電極、70はアンダーフィルである。例えば図12の
プロセスで形成した金属コアはんだボールを有する半導体素子の電極と、基板60上の基
板側電極61の位置あわせを行う(図13(a))。
位置あわせ後、半導体素子の電極上に形成した金属コアはんだボールと、基板60上の
基板側電極61とを接触させ、加圧を行いながら超音波を印加する(図13(b))。この
超音波印加により金属コアはんだボールを介して半導体素子の電極と、基板60上の基板
側電極61との電気的接続を得る。図13では図示していないが、基板側電極61上には
んだを形成してもよい。
最後に接続部の長期接続信頼性を向上させるためにアンダーフィル70を注入し、硬化
させる(図13(c))。これにより、金属コアはんだボールにて半導体素子上の電極と基
板上電極の電気的導通を確保した半導体装置が完成する。なおアンダーフィル70は必要
に応じて形成すればよい。ここで、基板60はセラミック基板、プリント基板、シリコン
基板、ガラス基板、フレキシブル基板、金属ベース基板などである。
ここでは個片に分割した素子および基板を用いて説明したが、ウェハ状態で図10のプ
ロセスではんだボールを形成したのちに、基板60にウェハ状態で接続を行い、その後ダ
イシングもしくはサンドブラストなどでウェハおよび基板を個片に分割してもかまわない
図13では半導体素子と基板60のサイズを同等として記したが、個片に分割した半導
体素子を基板60に搭載する際は、半導体素子のサイズが基板サイズより小さくてもかま
わない。また、第一および第二の実施例に関する組み立てプロセスは上記方法に限るもの
ではない。
このプロセスで形成した構造により、半導体素子と基板の接続部に金属コアを介在する
ことにより接続高さを確保し接続部の歪みを低減できること、金属コアとチップ側電極も
しくは基板側電極を直接接続することにより接続部の電気抵抗を低減し耐エレクトロマイ
グレーション性を向上できること、接続温度がはんだ溶融温度よりも低いため接続時に発
生する接続部の剪断歪みを低減できること、超音波接続プロセスにより低温にて接続が完
了できるため部品に対する熱負荷や環境に対する負荷を回避することができることが可能
となる。
図14に第三の実施例に関する基板上電極への金属コアはんだボール形成方法を示す。4
0はフラックス印刷用マスク、41はスキージ、42はフラックス、43ははんだ振込み
用マスク、50は金属コアはんだ、60は基板、61は基板上電極である。
図14(a)は基板上電極61を有する基板60である。図14(b)に示すように、金属コ
アはんだボールを搭載する箇所に開口部を持つフラックス印刷用マスク40の位置あわせ
を行う。フラックス印刷用マスク40の厚さは転写したいフラックス厚さであればよく、
例えば直径100μmの金属コアはんだボールを搭載したい場合は10-40μm厚程度が望ましい
位置あわせ後、フラックス印刷用マスク40上の任意の箇所にフラックス42を塗布し
、スキージ41で印刷することによりフラックス印刷用マスク40に形成している開口部
にフラックスを形成する(図14(c))。印刷後、フラックス印刷用マスク40を取り外
すことにより、金属コアはんだボール搭載箇所にフラックス42を印刷した基板60が完
成する。
次にはんだ振込み用マスク43をフラックス42印刷済みの基板60に位置あわせし、
そののち、金属コアはんだ50を振り込む(図14(d))。はんだ振込み用マスク43の
厚さは金属コアはんだ50の直径に近い方が望ましい。はんだ振込み用マスク43を搭載
した状態で、金属コアはんだ50を配置した基板60をリフロー炉にて熱処理を行い、金
属コアはんだ50のはんだ部を溶融させることにより金属コアはんだ50と基板60上の
基板側電極61とを接続する(図14(e))。
例えば金属コアはんだ50としてSn-Cu系の材料を使用した場合は、リフロー時の接続
部の最大温度を250℃から260℃とする。最後にはんだ振込み用マスク43を取り除くこと
により、金属コアはんだボールを形成した基板が完成する(図14(f))。
ここでは個片に分割した基板を用いて説明したが、個片分割前状態で図14のプロセス
ではんだボールを形成したのちに、ダイシングもしくはサンドブラストなどで基板60を
個片に分割してもかまわない。ここでははんだ振込みでボールを形成する方法を示したが
、ボールを吸着させたのちに転写する転写方法などで形成してもよい。また、第三の実施
例に関するボール形成方法は上記方法に限るものではない。
図15に第三の実施例に関する半導体素子上電極と基板の組み立てプロセスを示す。図
15において、30はチップ側電極、31は半導体素子、60は基板、61は基板側電極
、70はアンダーフィルである。例えば図14のプロセスで形成した金属コアはんだボー
ルを有する基板側電極61と、半導体素子31上のチップ側電極30の位置あわせを行う
(図15(a))。
位置あわせ後、半導体素子31のチップ側電極30と、基板60上の基板側電極61上
に形成した金属コアはんだボールとを接触させ、加圧を行いながら超音波を印加する(図
15(b))。この超音波印加により金属コアはんだボールを介して半導体素子31のチッ
プ側電極30と、基板60上の基板側電極61との電気的接続を得る。図13では図示し
ていないが、チップ側電極30上にはんだを形成してもよい。
最後に接続部の長期接続信頼性を向上させるためにアンダーフィル70を注入し、硬化
させる(図15(c))。これにより、金属コアはんだボールにて半導体素子上の電極と基
板上電極の電気的導通を確保した半導体装置が完成する。なおアンダーフィル70は必要
に応じて形成すればよい。
ここで、基板60はセラミック基板、プリント基板、シリコン基板、ガラス基板、フレ
キシブル基板、金属ベース基板などである。ここでは個片に分割した素子および基板を用
いて説明したが、個片分割前の状態で図14のプロセスではんだボールを基板上に形成し
たのちに、半導体ウェハに個片分割前状態で接続を行い、その後ダイシングもしくはサン
ドブラストなどでウェハおよび基板を個片に分割してもかまわない。また、第三の実施例
に関する組み立てプロセスは上記方法に限るものではない。
このプロセスで形成した構造により、半導体素子と基板の接続部に金属コアを介在する
ことにより接続高さを確保し接続部の歪みを低減できること、金属コアとチップ側電極も
しくは基板側電極を直接接続することにより接続部の電気抵抗を低減し耐エレクトロマイ
グレーション性を向上できること、接続温度がはんだ溶融温度よりも低いため接続時に発
生する接続部の剪断歪みを低減できること、超音波接続プロセスにより低温にて接続が完
了できるため部品に対する熱負荷や環境に対する負荷を回避することができることが可能
となる。
また、このプロセスにより超音波による接続面が超音波を印加する半導体素子側である
ことから、第一および第二の実施例に比べて低いパワーで超音波接続を行うことができる
。すなわち、超音波を半導体素子側から加えるとすると、はんだボールとの接続部分は、
チップ側の電極のほうが基板側の電極よりも超音波源に近いからである。
本実施例では、実施例2あるいは実施例3よりも基板と半導体チップ間の接続部の電気
抵抗をさらに小さくすることが可能な構成を開示する。
実施例2では、半導体素子と基板との間に強い荷重を加えて超音波を印加することによ
って、はんだボールの金属コア11と基板側電極20を直接接続している。実施例2の構
成において、半導体素子と基板との間にさらに強い荷重を加えて超音波を印加すると、リ
フローによって接続している側のはんだあるいは金属間化合物も破壊されて、半導体素子
側においても、チップ側電極2と金属コア11が直接接続するようになる。この状態を図
16に示す。このような構成によれば、接続部の抵抗をさらに小さくすることが出来、エ
レクトロマイグレーションの危険はさらに減少する。
実施例3では、半導体素子と基板との間に強い荷重を加えて超音波を印加することによ
って、はんだボールの金属コア11とチップ側電極2を直接接続している。実施例3の構
成において、半導体素子と基板との間にさらに強い荷重を加えて超音波を印加すると、リ
フローによって接続している側のはんだあるいは金属間化合物も破壊されて、基板側にお
いても、基板側電極20と金属コア11が直接接続するようになる。この状態を図17に
示す。このような構成によれば、接続部の抵抗をさらに小さくすることが出来、エレクト
ロマイグレーションの危険はさらに減少する。
1 半導体素子
2 チップ側電極
3 チップ側金属間化合物
10 はんだ
11 金属コア
12 金属間化合物
13 はんだバンプ
20 基板側電極
21 基板
22 基板側金属間化合物
30 チップ側電極
31 半導体素子
40 フラックス印刷用マスク
41 スキージ
42 フラックス
43 はんだ振込み用マスク
50 金属コアはんだ
60 基板
61 基板側配線
70 アンダーフィル
101 はんだの残存部
121 金属間化合物の残存部。

Claims (2)

  1. 第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをはんだボール
    によって接続する電子機器の製造方法において、
    前記はんだボールは、金属製のコア部と、前記コア部を覆うように設けられ、前記コア
    部よりも硬度が低く融点が低いはんだ部とを有し、
    加熱により前記はんだ部を溶融させることにより、前記はんだボールを前記第一の電極
    パッドへ接続する工程と、
    前記第一の電極パッドに接続されたはんだボールを前記第二の電極パッドに接触させた
    状態で、前記はんだボール及び前記第二の電極パッドに室温にて超音波を印加することに
    より、前記第二の電極パッドと前記はんだボールのコア部とを直接接合する超音波接合す
    る工程とを含み、
    前記加熱により溶融させて接続する工程によって前記金属製のコア部と前記はんだ部と
    の間には前記金属製のコアを覆うように金属間化合物が形成され、
    前記超音波接合する工程における直接接合は、前記コア部を覆った前記金属間化合物と前記第二の電極パッドとが擦りあわせられ、前記コア部を覆った前記金属間化合物のうち前記第二の電極パッドと接触する部分が界面から排出されることによって前記コア部と第二の電極パッドとが接触させられるものであって、
    前記超音波接合する工程によって前記金属製のコア部が前記第一の部材上の第一の電極
    パッドもしくは前記第二の部材上の第二の電極パッドと直接接続している界面には、前記
    はんだあるいは前記金属間化合物あるいは排出された前記金属間化合物が残存している部分が存在すること
    を特徴とする電子機器の製造方法。
  2. 請求項1に記載の電子機器の製造方法であって、
    前記金属製コア部の材質が銅、ニッケル、金または銀を主成分とする金属からなることを特徴とする電子機器の製造方法。
JP2014013949A 2014-01-29 2014-01-29 電子機器の製造方法 Expired - Fee Related JP5812123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014013949A JP5812123B2 (ja) 2014-01-29 2014-01-29 電子機器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014013949A JP5812123B2 (ja) 2014-01-29 2014-01-29 電子機器の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010050615A Division JP2011187635A (ja) 2010-03-08 2010-03-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014082526A JP2014082526A (ja) 2014-05-08
JP5812123B2 true JP5812123B2 (ja) 2015-11-11

Family

ID=50786366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014013949A Expired - Fee Related JP5812123B2 (ja) 2014-01-29 2014-01-29 電子機器の製造方法

Country Status (1)

Country Link
JP (1) JP5812123B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6451898B2 (ja) 2016-04-11 2019-01-16 株式会社村田製作所 弾性波素子および弾性波装置
JP2024035598A (ja) * 2022-09-02 2024-03-14 株式会社デンソー 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111774A (ja) * 1997-10-03 1999-04-23 Ricoh Co Ltd ハンダバンプによる電極接続方法及びハンダバンプ作成方法
JP2002313838A (ja) * 2001-04-18 2002-10-25 Murata Mfg Co Ltd 電子部品の製造方法、通信装置
JP2004006705A (ja) * 2002-04-08 2004-01-08 Seiko Instruments Inc 半導体装置の実装構造および回路基板

Also Published As

Publication number Publication date
JP2014082526A (ja) 2014-05-08

Similar Documents

Publication Publication Date Title
US7420814B2 (en) Package stack and manufacturing method thereof
WO2002007219A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP2008166438A (ja) 半導体装置およびその製造方法
JP4692101B2 (ja) 部品接合方法
CN111448655B (zh) 在半导体器件和热交换器间产生热界面键合的装置和方法
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
CN111095508A (zh) 半导体元件的安装构造以及半导体元件与基板的组合
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2009246337A (ja) 半導体装置及びその製造方法
JP2011187635A (ja) 半導体装置およびその製造方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP2008192984A (ja) 半導体装置及びその製造方法
JP5812123B2 (ja) 電子機器の製造方法
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
JP2013031864A (ja) はんだボールおよびはんだボールを用いた半導体装置
KR101753066B1 (ko) 도전성 입자를 포함하는 필름 및 이를 이용한 플립칩 패키지 제조방법
JP5333220B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP3810359B2 (ja) 半導体装置及びその製造方法
JP2015186826A (ja) はんだボールおよび半導体装置
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP2008135481A (ja) 電子装置およびその製造方法
JP3906130B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R150 Certificate of patent or registration of utility model

Ref document number: 5812123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees