JP6451898B2 - 弾性波素子および弾性波装置 - Google Patents

弾性波素子および弾性波装置 Download PDF

Info

Publication number
JP6451898B2
JP6451898B2 JP2018512020A JP2018512020A JP6451898B2 JP 6451898 B2 JP6451898 B2 JP 6451898B2 JP 2018512020 A JP2018512020 A JP 2018512020A JP 2018512020 A JP2018512020 A JP 2018512020A JP 6451898 B2 JP6451898 B2 JP 6451898B2
Authority
JP
Japan
Prior art keywords
terminal
ubm
joint
face
elastic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018512020A
Other languages
English (en)
Other versions
JPWO2017179574A1 (ja
Inventor
上坂　健一
健一 上坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017179574A1 publication Critical patent/JPWO2017179574A1/ja
Application granted granted Critical
Publication of JP6451898B2 publication Critical patent/JP6451898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、弾性波素子および弾性波装置に関する。
電子デバイスを小型化および低背化するための実装手段として、フリップチップ実装が挙げられる。例えば、特許文献１には、基板、基板上に設けられた振動部、振動部と接続され基板上に設けられたパッド、振動部の周囲に立設された支持層、振動部を覆うカバー層、パッドに接合されたビア導体、およびビア導体に接続されたバンプを備えた、いわゆるＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）構造を有する弾性波デバイスが開示されている。この構成によれば、上記弾性波デバイスを実装基板上に樹脂モールドにより実装する際に、振動部が配置された中空空間への樹脂およびフラックスの流入を抑制し、当該中空空間の液密性が高い弾性波デバイスを提供することが可能となる。
国際公開第２００９／１０４４３８号
特許文献１に開示されたような、バンプを介して実装基板に実装される弾性波デバイスの場合、実装基板への実装時および使用時における温度変化に起因するバンプ接合部応力の発生を均等化すべく、バンプの配置レイアウトは、基板を平面視した場合に、通常対称レイアウトが採用される。これにより、弾性波デバイスの機械的な信頼性を向上させることができる。
しかしながら、弾性波装置の小型化の要請に対応すべく、バンプ配置レイアウトの対称性を確保しつつバンプのピッチを小さくしていくと、弾性波デバイスと実装基板との間への樹脂の充填性が悪化し、弾性波デバイスの気密性、耐熱性、耐水耐湿性、および絶縁性などの信頼性が低下する。
そこで、本発明は、弾性波素子を樹脂モールドにより実装基板へ実装する際の樹脂の充填性の向上、および、バンプ接合部の機械的信頼性の向上を両立させた弾性波素子および弾性波装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る弾性波素子は、互いに背向する第１主面および第２主面を有する基板と、前記基板に形成され、弾性波を励振する弾性波励振部と、前記第１主面上に形成され、前記弾性波励振部と接続された電極パッドと、互いに背向する第１端面および第２端面を有し、前記第１端面が前記電極パッドに接合された中間電極と、前記中間電極の前記第２端面に接合されたバンプと、を備え、前記第１主面上には、前記電極パッド、前記中間電極および前記バンプがこの順で接合された接合端子が３以上配置されており、前記第１主面を平面視した場合、一の前記接合端子とその周囲に配置された複数の接合端子との距離のうち最小の距離を、前記一の接合端子のバンプ間距離と定義し、前記接合端子ごとに定義された前記バンプ間距離のうち、最小の前記バンプ間距離より大きくかつ最大の前記バンプ間距離を有する第１接合端子、および、当該第１接合端子と前記最大のバンプ間距離を隔てて配置された第２接合端子の少なくとも一方の前記第２端面の面積は、その他の接合端子の前記第２端面の面積よりも大きい。
上記構成を有する弾性波素子が実装基板にフリップチップ実装された場合、接合端子の配置が対称なレイアウトから接合端子数を減らし接合端子間距離を広げることで、実装基板と弾性波素子との間への樹脂の充填性が改善される。しかしながら、接合端子数を減らし非対称な接合端子配置とすることで、各接合端子にかかる応力が不均一となり、第１接合端子および第２接合端子の第２端面付近にクラックが発生する恐れがある。
これに対して、上記構成によれば、第１接合端子と第２接合端子との間のバンプ間距離が他のバンプ間距離よりも大きいので、樹脂の充填性を向上させることができる。さらに、第１接合端子および第２接合端子の少なくとも一方の第２端面の面積がその他の接合端子の第２端面の面積よりも大きい。これにより、上記少なくとも一方の接合端子の応力が低減されるので、各接合端子の応力の不均一を低減でき、接合端子の第２端面付近でのクラックの発生を抑制できる。つまり、樹脂モールド時の樹脂充填性の向上と、接合端子の機械的信頼性の向上とを両立させることが可能となる。
また、前記第２接合端子の次に前記第１接合端子に近い第３接合端子の前記第２端面の面積は、前記その他の接合端子の前記第２端面の面積よりも大きくてもよい。
これにより、第１接合端子または第２接合端子において、第１接合端子と第２接合端子とを結ぶ方向にかかる応力だけでなく、当該方向と異なる方向にかかる応力も低減できるので、第１接合端子および第２接合端子の第２端面付近でのクラックの発生を、より抑制できる。
また、前記第１接合端子および前記第２接合端子のうち、いずれか一方のみの前記第２端面の面積は、前記その他の接合端子の前記第２端面の面積よりも大きくてもよい。
接合端子の第２端面の面積を大きくすると、接合端子間の間隔が小さくなり、接合端子間に配置される弾性波励振部の面積が制約を受けることとなる。この観点から、第１接合端子および第２接合端子のいずれか一方のみの第２端面の面積を大きくすることにより、第１接合端子および第２接合端子の双方の第２端面の面積を大きくする場合と比較して、樹脂モールド時の樹脂充填性の向上および接合端子のクラックの抑制を両立させつつ、基板に形成された弾性波励振部のレイアウトの制約を緩和できる。
また、前記基板は、前記第１主面を平面視した場合に矩形形状を有し、前記第１接合端子および前記第２接合端子のうち、前記基板の四隅に近い方の接合端子の前記第２端面の面積は、前記その他の接合端子の前記第２端面の面積よりも大きくてもよい。
接合端子数を減らし非対称な接合端子配置とした場合、第１接合端子および第２接合端子のうち、基板の四隅に近い接合端子に大きな応力がかかる傾向があり、当該接合端子の第２端面付近にクラックが発生する恐れがある。この観点から、第１接合端子および第２接合端子のうち、基板の四隅に近い方の接合端子の第２端面の面積を大きくすることにより、樹脂モールド時の樹脂充填性の向上および接合端子のクラックの抑制を両立させつつ、基板に形成された弾性波励振部および配線のレイアウトの制約を緩和できる。
また、前記第１接合端子および前記第２接合端子の少なくとも一方は、複数配置されていてもよい。
これにより、上記少なくとも一方の接合端子の応力が低減されるので、各接合端子の応力の不均一を低減でき、接合端子の第２端面付近でのクラックの発生を抑制できる。
また、本発明の一態様に係る弾性波装置は、上記記載の弾性波素子と、前記バンプが接合され、前記弾性波素子と対向配置された実装基板と、前記実装基板に接し、前記弾性波素子を覆うように配置された樹脂部材と、を備えた弾性波装置であって、前記基板は圧電基板であり、前記弾性波励振部は、前記第１主面上に設けられたＩＤＴ電極であり、前記弾性波素子は、さらに、前記第１主面上の前記ＩＤＴ電極が設けられた領域の周囲に立設され、前記ＩＤＴ電極より前記第１主面からの高さが高い支持層と、前記第１主面とで前記支持層を挟んで配置され、前記ＩＤＴ電極を覆うカバー層と、を備え、前記中間電極は、前記支持層に接し前記カバー層を貫通するように配置され、前記基板、前記支持層および前記カバー層によって、前記ＩＤＴ電極を含む内部空間が形成され、前記樹脂部材は、前記内部空間には形成されず、前記カバー層と前記実装基板との間であって複数の前記バンプの間に形成されている。
これにより、ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）型の弾性表面波素子が、実装基板上に樹脂モールドされた構成を有する弾性波装置において、弾性波素子の第１接合端子と第２接合端子との間のバンプ間距離が他のバンプ間距離よりも大きいので、バンプ間への樹脂の充填性を向上させることができる。さらに、第１接合端子および第２接合端子の少なくとも一方の第２端面の面積がその他の接合端子の第２端面の面積よりも大きい。これにより、上記少なくとも一方の接合端子の応力が低減されるので、各接合端子の応力の不均一を低減でき、第１接合端子および第２接合端子の第２端面付近でのクラックの発生を抑制できる。つまり、樹脂モールド時の樹脂充填性の向上と、接合端子のクラックの抑制とを両立させることが可能となる。
本発明によれば、弾性波素子を実装基板へ樹脂モールドで実装する際の樹脂の充填性の向上、および、バンプ接合部の機械的信頼性の向上を両立させた弾性波素子または弾性波装置を提供することが可能となる。
図１は、実施の形態１に係る弾性波素子の断面図である。 図２は、実施の形態１に係る弾性波装置の断面図である。 図３は、実施の形態１に係る弾性波素子のカバー層表面の平面図である。 図４Ａは、従来の弾性波素子のカバー層表面の平面図である。 図４Ｂは、比較例１に係る弾性波素子のカバー層表面の平面図である。 図５は、比較例１に係る弾性波素子の断面図である。 図６は、実施の形態１の変形例１に係る弾性波素子のカバー層表面の平面図である。 図７は、実施の形態１の変形例２に係る弾性波素子のカバー層表面の平面図である。 図８は、実施の形態２に係る弾性波素子のカバー層表面の平面図である。 図９Ａは、従来の弾性波素子のカバー層表面の平面図である。 図９Ｂは、比較例２に係る弾性波素子のカバー層表面の平面図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置、接続形態、製造工程、及び、製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
（実施の形態１）
［１．１ 弾性波素子１０の構成］
図１は、実施の形態１に係る弾性波素子１０の断面図である。同図に示された弾性波素子１０は、圧電基板１７と、振動部１２と、電極パッド１３と、支持層１５と、カバー層１６と、アンダーバンプメタル（以下、ＵＢＭと記す）２１（２１ａ１および２１ｂ１）と、バンプ２０（２０ａ１および２０ｂ１）とを備える。本実施の形態に係る弾性波素子１０は、弾性波の伝搬機能を有する圧電基板１７がパッケージ機能を兼ねた、いわゆるＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）構造を有し、小型化かつ低背化を実現している。このような弾性波素子１０は、例えば、所定の周波数帯域の高周波信号を選択的に通過させる弾性表面波（ＳＡＷ：Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタに適用される。
振動部１２は、弾性波を励振する弾性波励振部であり、圧電基板１７の表面１７ｓに形成されているＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ）電極１１を有する。ＩＤＴ電極１１は、圧電基板１７を伝搬する弾性波を電気信号に変換する、または電気信号を当該弾性波に変換する機能電極である。
電極パッド１３は、ＩＤＴ電極１１と電気的に接続され、圧電基板１７の表面１７ｓに形成され、ＩＤＴ電極１１で変換された電気信号を取り出す、または、電気信号をＩＤＴ電極１１に供給する。電極パッド１３は、例えば、端子電極１３１および配線電極１３２の積層体である。端子電極１３１は、ＩＤＴ電極１１と接続された電極であり、ＩＤＴ電極１１の周囲に設けられる。端子電極１３１は、ＩＤＴ電極１１と同様の材料で構成される。配線電極１３２は、端子電極１３１に電気的に接続される電極であり、ＩＤＴ電極１１と弾性波素子１０の外部の配線とを接続するための配線経路の一部を構成する。端子電極１３１および配線電極１３２は、金属または合金から構成される複数の積層体から構成されてもよい。
圧電基板１７は、例えば、ＬｉＮｂＯ３単結晶またはＬｉＴａＯ３単結晶で構成された基板である。また、ＩＤＴ電極１１は、Ｃｕ、Ａｌ、Ｐｔ、それらの積層体、またはそれらの合金を主材料とした櫛歯状電極である。
支持層１５は、ＩＤＴ電極１１を囲むように形成された支持部材である。
カバー層１６は、支持層１５上に形成されたカバー部材である。
上記構成により、圧電基板１７、支持層１５、カバー層１６は、ＩＤＴ電極１１を中空空間１４内に封止している。
支持層１５は、例えば、ポリイミド、エポキシ、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）、ポリベンゾオキサゾール（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ：ＰＢＯ）、金属及び酸化珪素の少なくとも一つを含む材料から構成される。
カバー層１６は、例えば、エポキシ、ウレタン、フェノール、ポリエステル、ＢＣＢ、およびＰＢＯの少なくとも一つを含む材料から構成される。なお、カバー層１６は、２層で構成されていてもよく、この場合には、上記材料で構成された第１層の上に、例えば、ポリイミド、エポキシ、ＢＣＢ、ＰＢＯ、珪素、酸化珪素、ＬｉＴａＯ３、およびＬｉＮｂＯ３の少なくとも一つを含む材料から構成される第２層が形成される。
カバー層１６および支持層１５には、圧電基板１７の表面１７ｓに形成された電極パッド１３に達するビアホール（貫通孔）が形成されている。このビアホールには、ビア導体としてＵＢＭ２１が充填されている。ＵＢＭ２１は、互いに背向する第１端面２１ｔおよび第２端面２１ｓを有し、第１端面２１ｔが電極パッド１３に接合され、第２端面２１ｓがバンプ２０に接合された中間電極である。ＵＢＭ２１は、カバー層１６および支持層１５を貫通し、圧電基板１７の上方に形成されている。そして、ＵＢＭ２１上には、外部に露出するバンプ２０が形成されている。ＵＢＭ２１は、例えば、電界めっき法により上記ビアホールに充填されたＣｕ／Ｎｉ合金およびＮｉ／Ａｕ合金などが挙げられる。なお、ＵＢＭ２１の表面に、酸化防止のためのＡｕ膜が形成されてもよい。
バンプ２０は、ＵＢＭ２１の第２端面２１ｓに接合され、カバー層１６から突出するように形成されている。バンプ２０は、高導電性金属で構成されたボール状の電極であり、例えば、Ｓｎ／Ａｇ／Ｃｕで構成されたはんだバンプ、および、Ａｕを主成分とするバンプなどが挙げられる。
なお、ＵＢＭ２１のバンプ２０との接合面である第２端面２１ｓの形状は、平面であってもよく、また、曲面であってもよい。
圧電基板１７の表面１７ｓには、電極パッド１３、ＵＢＭ２１およびバンプ２０がこの順で接合された接合端子が、３以上配置されている。
なお、図１では、電極パッド１３、ＵＢＭ２１およびバンプ２０を１組とした接合端子は、中空空間１４を挟んでＸ軸方向に２組だけ表されているが、弾性波素子１０の入出力端子およびＧＮＤ端子の数、ならびに、実装基板への接合強度のバランスなどに応じた数の接合端子が配置されている（本実施の形態では図３に示すように８個）。
ここで、本実施の形態に係る弾性波素子１０では、ＵＢＭ２１ｂ１の第２端面２１ｓの面積（図１では長さＬ２１ｂ１）は、ＵＢＭ２１ａ１の第２端面２１ｓの面積（図１では長さＬ２１ａ１）よりも大きい。
［１．２ 弾性波装置１の構成］
次に、上述した弾性波素子１０が実装基板に搭載された弾性波装置１の構成について説明する。
図２は、実施の形態１に係る弾性波装置１の断面図である。同図に示された弾性波装置１は、弾性波素子１０と、実装基板３０と、樹脂部材４０とを備える。
実装基板３０は、弾性波素子１０を実装する基板であり、例えば、プリント基板またはセラミック基板などである。実装基板３０は、一方の主面３０ａおよび他方の主面３０ｂを有し、少なくとも主面３０ａには、ランド電極３１および配線（図示せず）が形成されている。主面３０ａに形成されたランド電極３１および配線は、実装基板３０の内部配線または主面３０ｂに形成された外部接続電極および外部配線（図示せず）とビア導体（図示せず）などを通じて電気接続されている。これにより、主面３０ｂに形成された外部接続電極および外部配線は、外部の回路部品と電気接続することが可能な配置構成となっている。
弾性波素子１０は、実装基板３０の主面３０ａに形成されたランド電極３１に、バンプ２０を介してフリップチップ実装（フリップチップボンディング）されている。
樹脂部材４０は、実装基板３０の主面３０ａに接し、弾性波素子１０を覆う封止部材である。言い換えると、弾性波素子１０は、樹脂部材４０と密着し、樹脂部材４０で覆われている。
樹脂部材４０の配置により、弾性波素子１０の気密性、耐熱性、耐水耐湿性、および絶縁性などの信頼性が強化される。樹脂部材４０は、例えば、エポキシ樹脂などの樹脂からなる。なお、樹脂部材４０は、ＳｉＯ２などの無機フィラーを含有した熱硬化性のエポキシ樹脂を含んでいてもよい。
ここで、樹脂部材４０は、中空空間１４には形成されず、カバー層１６と実装基板３０との間であって、複数のバンプ２０の間に充填されている。
［１．３ 弾性波素子１０における接合端子の配置レイアウト］
次に、弾性波素子１０における接合端子の配置レイアウトについて説明する。
図３は、実施の形態１に係る弾性波素子１０のカバー層１６表面の平面図である。より具体的には、図３は、カバー層１６の実装基板３０に対向する面における、ＵＢＭ２１の配置レイアウトをＺ軸負方向から見た図である。なお、図１および図２の断面図は、図３のＩ−Ｉ断面図を表している。
圧電基板１７は、表面１７ｓを平面視した場合、矩形形状となっており、カバー層１６は、図３に示すように、圧電基板１７の形状を反映して矩形形状となっている。実施の形態１に係る弾性波素子１０のカバー層１６には、８つの接合端子に対応したＵＢＭ２１ａ１、２１ａ２、２１ａ３、２１ａ４、２１ｂ１、２１ｂ３、２１ｂ４、２１ｂ５が配置されている。
弾性波素子１０におけるＵＢＭ２１の配置レイアウトにおいて、上行（Ｙ軸方向）のＵＢＭ２１の基本ピッチは、ＵＢＭ２１ｂ３、２１ｂ４および２１ｂ５の距離Ｌｂ２である。一方、下行（Ｙ軸方向）のＵＢＭ２１の基本ピッチは、ＵＢＭ２１ａ１、２１ａ２、２１ａ３および２１ａ４の距離Ｌａ１である。これらの規則性の中で、ＵＢＭ２１ｂ１と２１ｂ３との距離Ｌｂ１が、距離Ｌｂ２よりも大きくなっており、ＵＢＭ２１の配置レイアウトは、左右非対称となっている。また、ＵＢＭ２１ｂ１の第２端面２１ｓの面積Ａ２１ｂ１およびＵＢＭ２１ｂ３の第２端面２１ｓの面積Ａ２１ｂ３は、その他のＵＢＭの第２端面２１ｓの面積（Ａ２１ａ１、Ａ２１ａ２、Ａ２１ａ３、Ａ２１ａ４、Ａ２１ｂ４、Ａ２１ｂ５）よりも大きい。
つまり、弾性波素子１０では、カバー層１６におけるＵＢＭ２１の配置レイアウトの対称性を確保するためのＵＢＭ２１間の規則的な距離（Ｌａ１およびＬｂ２）に対して、これらよりも大きい距離（Ｌｂ１）を共有するＵＢＭ２１ｂ１および２１ｂ３とバンプ２０ｂ１および２０ｂ３との接合面積を大きくしている。
ここで、複数のＵＢＭ２１のうち、いずれのＵＢＭ２１の第２端面２１ｓの面積を大きくするかについての規則について説明する。
まず、圧電基板１７の表面１７ｓを平面視した場合、一の接合端子（ＵＢＭ２１）とその周囲に配置された複数の接合端子（ＵＢＭ２１）との距離のうち最小の距離を、一の接合端子のバンプ間距離と定義する。
例えば、図３の場合、ＵＢＭ２１ｂ５と、ＵＢＭ２１ｂ５の周囲に配置されたＵＢＭ２１ｂ４、２１ａ３、および２１ａ４との距離のうち、最小の距離は、ＵＢＭ２１ｂ４との距離Ｌｂ２である。つまり、ＵＢＭ２１ｂ５のバンプ間距離はＬｂ２である。また、ＵＢＭ２１ｂ１と、ＵＢＭ２１ｂ１の周囲に配置されたＵＢＭ２１ｂ３、２１ａ１、および２１ａ２との距離のうち、最小の距離は、ＵＢＭ２１ｂ３との距離Ｌｂ１である。つまり、ＵＢＭ２１ｂ１のバンプ間距離はＬｂ１である。また、ＵＢＭ２１ａ１と、ＵＢＭ２１ａ１の周囲に配置されたＵＢＭ２１ｂ１、２１ｂ３、および２１ａ２との距離のうち、最小の距離は、ＵＢＭ２１ａ２との距離Ｌａ１である。つまり、ＵＢＭ２１ａ１のバンプ間距離はＬａ１である。このようにして、各接合端子（各ＵＢＭ２１）のバンプ間距離が定義される。
次に、接合端子（ＵＢＭ２１）ごとに定義された上記バンプ間距離のうち、最小のバンプ間距離より大きくかつ最大のバンプ間距離を有する第１接合端子を決定する。
例えば、図３において、最小のバンプ間距離は、ＵＢＭ２１ｂ３、２１ｂ４および２１ｂ５のバンプ間距離Ｌｂ２である。この場合、最小のバンプ間距離Ｌｂ２よりも大きくかつ最大のバンプ間距離を有する接合端子は、ＵＢＭ２１ｂ１であり、このバンプ間距離はＬｂ１である。つまり、第１接合端子は、ＵＢＭ２１ｂ１で構成された接合端子と決定される。
次に、上記第１接合端子と上記最大のバンプ間距離を隔てて配置された第２接合端子を決定する。
例えば、図３において、第１接合端子であるＵＢＭ２１ｂ１と最大のバンプ間距離Ｌｂ１を隔てて配置された第２接合端子は、ＵＢＭ２１ｂ３で構成された接合端子である。
最後に、上記第１接合端子および上記第２接合端子を構成するＵＢＭ２１ｂ１およびＵＢＭ２１ｂ３の第２端面２１ｓの面積を、その他の接合端子を構成するＵＢＭ２１ａ１〜２１ａ４および２１ｂ４〜２１ｂ５の第２端面２１ｓの面積よりも大きく設定する。
図４Ａは、従来の弾性波素子６０Ａのカバー層表面の平面図である。図４Ａに示すように、上行（Ｙ軸方向）のＵＢＭ６１の基本ピッチは、距離Ｌｂ２である。一方、下行（Ｙ軸方向）のＵＢＭ６１の基本ピッチは、距離Ｌａ１である。各ＵＢＭ６１は、例外なく規則的に配置され、左右対称なＵＢＭ６１の配置レイアウトとなっている。上記従来の弾性波素子６０Ａが実装基板に実装される場合、実装基板への実装時および使用時における温度変化に起因する各接合端子の応力は均等化される。これにより、弾性波デバイスの機械的な信頼性を確保できる。しかしながら、弾性波装置の小型化の要請に対応すべく、弾性波素子６０Ａのようにバンプ配置レイアウトの対称性を確保しつつバンプのピッチを小さくしていくと、弾性波素子６０Ａと実装基板との間への樹脂の充填性が悪化し、弾性波素子６０Ａの気密性、耐熱性、耐水耐湿性、および絶縁性などの信頼性が低下する。
この信頼性低下の対策として、図４Ｂのような、ＵＢＭの配置レイアウトが想定される。
図４Ｂは、比較例１に係る弾性波素子７０Ａのカバー層表面の平面図である。また、図５は、比較例１に係る弾性波素子７０Ａの断面図である。なお、図５の断面図は、図４ＢのＶ−Ｖ断面図を表している。図４Ｂに示すように、上行（Ｙ軸方向）のＵＢＭ７１の基本ピッチ、および、下行（Ｙ軸方向）のＵＢＭ７１の基本ピッチを変更しないことで、各接合端子にかかる応力の分散効果を確保する。一方で、電気的特性に影響しないＵＢＭ７１ｂ２を削除し、ＵＢＭ７１ｂ１と７１ｂ３との距離を大きく確保することにより、弾性波素子７０Ａと実装基板との間への樹脂の充填性を改善する。これにより、ＵＢＭ７１ｂ１と７１ｂ３との間の空間から、樹脂をカバー層１６と実装基板３０との間へ侵入させることが可能となる。しかしながら、弾性波素子７０Ａのように、接合端子（ＵＢＭ７１）数を減らし非対称な接合端子配置とすることで、各接合端子にかかる応力は不均一となる。また、全てのＵＢＭ７１の第２端面７１ｓの面積は等しい（図５では、長さＬ７１ａ１＝長さＬ７１ｂ１）。この配置構成では、特に、ＵＢＭ７１ｂ１を構成する接合端子の応力が、他の接合端子の応力と比べて大きくなり、ＵＢＭ７１ｂ１を構成する接合端子の第２端面２１ｓ付近にクラックが発生する確率が高くなる。
これに対して、本実施の形態に係る弾性波素子１０の構成によれば、図３に示すように、第１接合端子（ＵＢＭ２１ｂ１）と第２接合端子（ＵＢＭ２１ｂ３）との間のバンプ間距離Ｌｂ１が他のバンプ間距離よりも大きいので、樹脂の充填性を向上させることができる。さらに、第１接合端子（ＵＢＭ２１ｂ１）および第２接合端子（ＵＢＭ２１ｂ３）の第２端面２１ｓの面積が、その他の接合端子の第２端面の面積よりも大きい。これにより、第１接合端子（ＵＢＭ２１ｂ１）および第２接合端子（ＵＢＭ２１ｂ３）の応力が低減されるので、各接合端子の応力の不均一を低減でき、第１接合端子（ＵＢＭ２１ｂ１）および第２接合端子（ＵＢＭ２１ｂ３）の第２端面付近でのクラックの発生を抑制できる。つまり、樹脂モールド時の樹脂充填性の向上と、接合端子の機械的信頼性の向上とを両立させることが可能となる。
［１．４ 変形例１の弾性波素子１０Ａにおける接合端子の配置レイアウト］
図６は、実施の形態１の変形例１に係る弾性波素子１０Ａのカバー層１６表面の平面図である。上記第１接合端子（ＵＢＭ２１ｂ１）および上記第２接合端子（ＵＢＭ２１ｂ３）の双方の第２端面２１ｓの面積を大きくするのではなく、図６に示すように、第１接合端子または第２接合端子のみの第２端面２１ｓの面積を、その他の接合端子を構成するＵＢＭ２１ａ１〜２１ａ４および２１ｂ４〜２１ｂ５の第２端面２１ｓの面積よりも大きく設定してもよい。
接合端子（ＵＢＭ２１）の第２端面２１ｓの面積を大きくすると、接合端子間の間隔が小さくなり、接合端子間に配置される振動部１２の面積が制約を受けることとなる。この観点から、第１接合端子および第２接合端子のいずれか一方のみの第２端面２１ｓの面積を大きくすることにより、第１接合端子および第２接合端子の双方の第２端面２１ｓの面積を大きくする場合と比較して、樹脂モールド時の樹脂充填性の向上および接合端子のクラックの抑制を両立させつつ、圧電基板１７上に形成された振動部１２のレイアウトの制約を緩和できる。
また、本変形例１に係る弾性波素子１０Ａのように、第１接合端子および第２接合端子のうち、圧電基板１７の四隅に近い方の接合端子の第２端面２１ｓの面積が、その他の接合端子の第２端面２１ｓの面積よりも大きくてもよい。本変形例では、第１接合端子および第２接合端子のうち、圧電基板１７の四隅に近い方の接合端子は、ＵＢＭ２１ｂ１を構成する第１接合端子である。
接合端子（ＵＢＭ）数を減らし非対称な接合端子配置とした場合、第１接合端子および第２接合端子のうち、圧電基板１７の四隅に近い接合端子の第２端面付近にクラックが発生する確率が高くなる。この観点から、第１接合端子および第２接合端子のうち、圧電基板１７の四隅に近い方の接合端子の第２端面２１ｓの面積を大きくすることにより、樹脂モールド時の樹脂充填性の向上および接合端子のクラックの抑制を両立させつつ、圧電基板１７に形成された振動部１２および配線のレイアウトの制約を緩和できる。
［１．５ 変形例２の弾性波素子１０Ｂにおける接合端子の配置レイアウト］
図７は、実施の形態１の変形例２に係る弾性波素子１０Ｂのカバー層１６表面の平面図である。本変形例に係る弾性波素子１０Ｂは、実施の形態１に係る弾性波素子１０と比較して、同一行内のＵＢＭ間距離よりも行間のＵＢＭ間距離が短いレイアウトを有している。本変形例に係る弾性波素子１０Ｂについて、実施の形態１に係る弾性波素子１０と同じ構成については説明を省略し、異なる構成を中心に説明する。
弾性波素子１０ＢにおけるＵＢＭ２１の配置レイアウトにおいて、上行（Ｙ軸方向）のＵＢＭ２１の基本ピッチは、ＵＢＭ２１ｂ３、２１ｂ４および２１ｂ５の距離Ｌｂ２である。一方、下行（Ｙ軸方向）のＵＢＭ２１の基本ピッチは、ＵＢＭ２１ａ１、２１ａ２、２１ａ３および２１ａ４の距離Ｌａ１である。これらの規則性の中で、ＵＢＭ２１ｂ１と２１ｂ３との距離Ｌｂ１が、距離Ｌｂ２よりも大きくなっており、ＵＢＭ２１の配置レイアウトは、左右非対称となっている。また、ＵＢＭ２１ｂ１の第２端面２１ｓの面積Ａ２１ｂ１、ＵＢＭ２１ｂ３の第２端面２１ｓの面積Ａ２１ｂ３、ＵＢＭ２１ａ１の第２端面２１ｓの面積Ａ２１ａ１は、その他のＵＢＭの第２端面２１ｓの面積（Ａ２１ａ２、Ａ２１ａ３、Ａ２１ａ４、Ａ２１ｂ４、Ａ２１ｂ５）よりも大きい。
つまり、ＵＢＭ２１ｂ１、２１ｂ３、および２１ａ１と、バンプ２０ｂ１、２０ｂ３、および２０ａ１との接合面積を大きくする。
ここで、複数のＵＢＭ２１のうち、いずれのＵＢＭ２１の第２端面２１ｓの面積を大きくするかについての規則について説明する。
まず、圧電基板１７の表面１７ｓを平面視した場合、一の接合端子（ＵＢＭ２１）とその周囲に配置された複数の接合端子（ＵＢＭ２１）との距離のうち最小の距離を、一の接合端子のバンプ間距離と定義する。
例えば、図７の場合、ＵＢＭ２１ｂ５と、ＵＢＭ２１ｂ５の周囲に配置されたＵＢＭ２１ｂ４、２１ａ３、および２１ａ４との距離のうち、最小の距離は、ＵＢＭ２１ｂ４との距離Ｌｂ２である。つまり、ＵＢＭ２１ｂ５のバンプ間距離はＬｂ２である。また、ＵＢＭ２１ｂ１と、ＵＢＭ２１ｂ１の周囲に配置されたＵＢＭ２１ｂ３、２１ａ１、および２１ａ２との距離のうち、最小の距離は、ＵＢＭ２１ａ１との距離Ｌａｂである。つまり、ＵＢＭ２１ｂ１のバンプ間距離はＬａｂである。また、ＵＢＭ２１ａ１と、ＵＢＭ２１ａ１の周囲に配置されたＵＢＭ２１ｂ１、２１ｂ３、および２１ａ２との距離のうち、最小の距離は、ＵＢＭ２１ａ２との距離Ｌａ１である。つまり、ＵＢＭ２１ａ１のバンプ間距離はＬａ１である。このようにして、各接合端子（各ＵＢＭ２１）のバンプ間距離が定義される。
次に、接合端子（ＵＢＭ２１）ごとに定義された上記バンプ間距離のうち、最小のバンプ間距離より大きくかつ最大のバンプ間距離を有する第１接合端子を決定する。
例えば、図７において、最小のバンプ間距離は、ＵＢＭ２１ｂ３、２１ｂ４および２１ｂ５のバンプ間距離Ｌｂ２である。この場合、最小のバンプ間距離Ｌｂ２よりも大きくかつ最大のバンプ間距離を有する接合端子は、ＵＢＭ２１ｂ１であり、このバンプ間距離はＬａｂである。つまり、第１接合端子は、ＵＢＭ２１ｂ１で構成された接合端子と決定される。
次に、上記第１接合端子と上記最大のバンプ間距離を隔てて配置された第２接合端子を決定する。
例えば、図７において、第１接合端子であるＵＢＭ２１ｂ１と最大のバンプ間距離Ｌａｂを隔てて配置された第２接合端子は、ＵＢＭ２１ａ１で構成された接合端子である。
次に、上記第１接合端子および上記第２接合端子を構成するＵＢＭ２１ｂ１およびＵＢＭ２１ａ１の第２端面２１ｓの面積を、その他の接合端子を構成するＵＢＭ２１ａ２〜２１ａ４および２１ｂ４〜２１ｂ５の第２端面２１ｓの面積よりも大きく設定する。
最後に、第２接合端子（ＵＢＭ２１ａ１）の次に第１接合端子（ＵＢＭ２１ｂ１）に近い第３接合端子の第２端面２１ｓの面積を、その他の接合端子を構成するＵＢＭ２１ａ２〜２１ａ４および２１ｂ４〜２１ｂ５の第２端面２１ｓの面積よりも大きく設定する。
例えば、図７において、第２接合端子（ＵＢＭ２１ａ１）の次に第１接合端子（ＵＢＭ２１ｂ１）に近い第３接合端子は、ＵＢＭ２１ｂ３で構成された接合端子である。
これにより、第１接合端子または第２接合端子において、第１接合端子と第２接合端子とを結ぶ方向（Ｘ軸方向）にかかる応力だけでなく、当該方向と異なる方向（Ｙ軸方向）にかかる応力も低減できるので、第１接合端子および第２接合端子の第２端面２１ｓ付近でのクラックの発生を、より抑制できる。
なお、本変形例においても、第１接合端子（ＵＢＭ２１ｂ１）および第２接合端子（ＵＢＭ２１ａ１）のうちいずれか一方のみと、第３接合端子（ＵＢＭ２１ｂ３）との第２端面２１ｓの面積を、その他の接合端子の第２端面２１ｓの面積よりも大きく設定してもよい。
（実施の形態２）
本実施の形態では、第１接合端子と最大のバンプ間距離を隔てて配置された第２接合端子が複数存在するレイアウトについて説明する。本実施の形態に係る弾性波素子１０Ｃについて、実施の形態１に係る弾性波素子１０と同じ構成については説明を省略し、異なる構成を中心に説明する。
［２．１ 弾性波素子１０Ｃにおける接合端子の配置レイアウト］
図８は、実施の形態２に係る弾性波素子１０Ｃのカバー層１６表面の平面図である。より具体的には、図８は、カバー層１６の実装基板３０に対向する面における、ＵＢＭ２１の配置レイアウトを、Ｚ軸負方向から見た図である。
図８に示すように、実施の形態２に係る弾性波素子１０Ｃのカバー層１６には、５つの接合端子に対応したＵＢＭ２１ａ２、２１ａ３、２１ｂ２、２１ｂ３、２１ｃ１が配置されている。
弾性波素子１０ＣにおけるＵＢＭ２１の配置レイアウトにおいて、上行（Ｙ軸方向）のＵＢＭ２１の基本ピッチは、ＵＢＭ２１ｂ２および２１ｂ３の距離Ｌｂ１である。一方、下行（Ｙ軸方向）のＵＢＭ２１の基本ピッチは、ＵＢＭ２１ａ２および２１ａ３の距離Ｌａ１である。これらの規則性の中で、ＵＢＭ２１ｃ１とそれに最近接するＵＢＭ２１ｂ２および２１ａ２との距離ＬｂｃおよびＬａｃ（＝Ｌｂｃ）が、距離Ｌａ１およびＬｂ２よりも大きくなっており、ＵＢＭ２１の配置レイアウトは、左右非対称となっている。また、ＵＢＭ２１ａ２の第２端面２１ｓの面積Ａ２１ａ２、ＵＢＭ２１ｂ２の第２端面２１ｓの面積Ａ２１ｂ２、およびＵＢＭ２１ｃ１の第２端面２１ｓの面積Ａ２１ｃ１は、その他のＵＢＭの第２端面２１ｓの面積（Ａ２１ｂ３、Ａ２１ａ３）よりも大きい。
つまり、カバー層１６におけるＵＢＭ２１の配置レイアウトの対称性を確保するためのＵＢＭ２１間の規則的な距離（Ｌａ１およびＬｂ１）に対して、これらよりも大きい距離（ＬａｃおよびＬｂｃ）を共有するＵＢＭ２１ｃ１、２１ｂ２および２１ａ２とバンプ２０ｃ１、２０ｂ２および２０ａ２との接合面積を大きくする。
ここで、複数のＵＢＭ２１のうち、いずれのＵＢＭ２１の第２端面２１ｓの面積を大きくするかについての規則について説明する。
まず、圧電基板１７の表面１７ｓを平面視した場合、一の接合端子（ＵＢＭ２１）とその周囲に配置された複数の接合端子（ＵＢＭ２１）との距離のうち最小の距離を、一の接合端子のバンプ間距離と定義する。
例えば、図８の場合、ＵＢＭ２１ｂ３と、ＵＢＭ２１ｂ３の周囲に配置されたＵＢＭ２１ｂ２、２１ａ２、および２１ａ３との距離のうち、最小の距離は、ＵＢＭ２１ａ３との距離Ｌａｂである。つまり、ＵＢＭ２１ｂ３のバンプ間距離はＬａｂである。また、ＵＢＭ２１ｂ２と、ＵＢＭ２１ｂ２の周囲に配置されたＵＢＭ２１ｃ１、２１ａ２、および２１ｂ３との距離のうち、最小の距離は、ＵＢＭ２１ａ２との距離Ｌａｂである。つまり、ＵＢＭ２１ｂ２のバンプ間距離はＬａｂである。また、ＵＢＭ２１ｃ１と、ＵＢＭ２１ｃ１の周囲に配置されたＵＢＭ２１ｂ２および２１ａ２との距離のうち、最小の距離は、ＵＢＭ２１ｂ２およびＵＢＭ２１ａ２との距離ＬｂｃおよびＬａｃである。つまり、ＵＢＭ２１ｃ１のバンプ間距離はＬｂｃ（＝Ｌａｃ）である。このようにして、各接合端子（各ＵＢＭ２１）のバンプ間距離が定義される。
次に、接合端子（ＵＢＭ２１）ごとに定義された上記バンプ間距離のうち、最小のバンプ間距離より大きくかつ最大のバンプ間距離を有する第１接合端子を決定する。
例えば、図８において、最小のバンプ間距離は、ＵＢＭ２１ｂ２、２１ｂ３、２１ａ２および２１ａ３のバンプ間距離Ｌａｂである。この場合、最小のバンプ間距離Ｌａｂよりも大きくかつ最大のバンプ間距離を有する接合端子は、ＵＢＭ２１ｃ１であり、このバンプ間距離はＬｂｃ（＝Ｌａｃ）である。つまり、第１接合端子は、ＵＢＭ２１ｃ１で構成された接合端子と決定される。
次に、上記第１接合端子と上記最大のバンプ間距離を隔てて配置された第２接合端子を決定する。
例えば、図８において、第１接合端子であるＵＢＭ２１ｃ１と最大のバンプ間距離ＬｂｃおよびＬａｃを隔てて配置された第２接合端子は、それぞれＵＢＭ２１ｂ２で構成された接合端子およびＵＢＭ２１ａ２で構成された接合端子である。
最後に、上記第１接合端子および上記第２接合端子を構成するＵＢＭ２１ｃ１、２１ｂ２および２１ａ２の第２端面２１ｓの面積を、その他の接合端子を構成するＵＢＭ２１ｂ３および２１ａ３の第２端面２１ｓの面積よりも大きく設定する。
図９Ａは、従来の弾性波素子８０Ａのカバー層表面の平面図である。図９Ａに示すように、上行（Ｙ軸方向）のＵＢＭ８１の基本ピッチは、距離Ｌｂ１である。一方、下行（Ｙ軸方向）のＵＢＭ８１の基本ピッチは、距離Ｌａ１である。また、中央行（Ｙ軸方向）のＵＢＭ８１の、他行のＵＢＭ８１との基本ピッチは、距離Ｌｃ１である。各ＵＢＭ８１は、例外なく規則的に配置され、左右対称なＵＢＭの配置レイアウトとなっている。上記従来の弾性波素子８０Ａが実装基板に実装される場合、実装基板への実装時および使用時における温度変化に起因する各接合端子のバンプ接合部応力は均等化される。これにより、弾性波装置の機械的な信頼性を確保できる。しかしながら、弾性波装置の小型化の要請に対応すべく、弾性波素子８０Ａのようにバンプ配置レイアウトの対称性を確保しつつバンプのピッチを小さくしていくと、弾性波素子８０Ａと実装基板との間への樹脂の充填性が悪化し、弾性波素子８０Ａの気密性、耐熱性、耐水耐湿性、および絶縁性などの信頼性が低下する。
この信頼性低下の対策として、図９Ｂのような、ＵＢＭ９１の配置レイアウトが想定される。
図９Ｂは、比較例２に係る弾性波素子９０Ａのカバー層表面の平面図である。図９Ｂに示すように、上行、中央行および下行（Ｙ軸方向）のＵＢＭ９１の基本ピッチを変更しないことで、各接合端子にかかる応力の分散効果を確保する。一方で、電気的特性に影響しないＵＢＭ９１ｂ１、９１ａ１および９１ｃ３を削除し、ＵＢＭ９１ｃ１とＵＢＭ９１ｂ２との距離、ＵＢＭ９１ｃ１とＵＢＭ９１ａ２との距離、およびＵＢＭ９１ｂ３とＵＢＭ９１ａ３との距離を大きく確保することにより、弾性波素子９０Ａと実装基板との間への樹脂の充填性を改善する。これにより、ＵＢＭ９１で囲まれた空間へ樹脂を侵入させることが可能となる。しかしながら、弾性波素子９０Ａのように、接合端子（ＵＢＭ９１）数を減らし非対称な接合端子配置とすることで、各接合端子にかかる応力は不均一となる。また、全てのＵＢＭ９１の第２端面９１ｓの面積は等しい。この配置構成では、特に、ＵＢＭ９１ｃ１を構成する接合端子の応力が、他の接合端子と比べて大きくなり、ＵＢＭ９１ｃ１を構成する接合端子の第２端面９１ｓ付近にクラックが発生する確率が高くなる。
これに対して、本実施の形態に係る弾性波素子１０Ｃの構成によれば、図８に示すように、第１接合端子（ＵＢＭ２１ｃ１）と第２接合端子（ＵＢＭ２１ｂ２および２１ａ２）との間のバンプ間距離ＬｂｃおよびＬａｃが、他のバンプ間距離よりも大きいので、樹脂の充填性を向上させることができる。さらに、第１接合端子（ＵＢＭ２１ｃ１）および第２接合端子（ＵＢＭ２１ｂ２および２１ａ２）の第２端面２１ｓの面積が、その他の接合端子の第２端面の面積よりも大きい。これにより、第１接合端子（ＵＢＭ２１ｃ１）および第２接合端子（ＵＢＭ２１ｂ２および２１ａ２）の応力が低減されるので、各接合端子の応力の不均一を低減でき、第１接合端子（ＵＢＭ２１ｃ１）および第２接合端子（ＵＢＭ２１ｂ２および２１ａ２）の第２端面付近でのクラックの発生を抑制できる。つまり、樹脂モールド時の樹脂充填性の向上と、接合端子の機械的信頼性の向上とを両立させることが可能となる。
（その他の実施の形態など）
以上、本発明の実施の形態に係る弾性波素子および弾性波装置について、実施の形態および変形例を挙げて説明したが、本発明の弾性波素子および弾性波装置は、上記実施の形態および変形例に限定されるものではない。上記実施の形態および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の弾性波素子または弾性波装置を内蔵した各種機器も本発明に含まれる。
なお、実施の形態１および２に係る弾性波素子は、ＳＡＷフィルタに適用されるだけでなく、弾性境界波やＢＡＷ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）を用いた弾性波フィルタであってもよい。
なお、上記実施の形態１および２において、ＵＢＭ２１の第２端面２１ｓの面積に対応させてバンプ２０の大きさを変化させた態様を挙げたが、バンプ２０の大きさはＵＢＭ２１の第２端面２１ｓの面積に関係なく、一定であってもよい。例えば、図１において、ＵＢＭ２１ｂ１の第２端面２１ｓの面積（幅Ｌ２１ｂ１）は、ＵＢＭ２１ａ１の第２端面２１ｓの面積（幅Ｌ２１ａ１）よりも大きく、これに対応させて、バンプ２０ｂ１の幅は、バンプ２０ａ１の幅よりも広い。これに対して、ＵＢＭ２１ｂ１の第２端面２１ｓの面積がＵＢＭ２１ａ１の第２端面２１ｓの面積よりも大きくても、バンプ２０ｂ１およびバンプ２０ａ１の大きさ（幅）が等しくてもよい。つまり、本発明の特徴は、バンプ２０とＵＢＭ２１との接合面積を、接合端子の配置レイアウトに応じて変化させることにより、各接合端子にかかる応力の不均一性を緩和することであり、バンプの大きさを変化させることではない。
本発明は、熱衝撃に対する耐性が高い小型かつ低背の弾性波装置として、携帯電話機などの通信機器に広く利用できる。
１ 弾性波装置
１０、１０Ａ、１０Ｂ、１０Ｃ、６０Ａ、７０Ａ、８０Ａ、９０Ａ 弾性波素子
１１ ＩＤＴ電極
１２ 振動部
１３ 電極パッド
１４ 中空空間
１５ 支持層
１６ カバー層
１７ 圧電基板
１７ｓ 表面
２０、２０ａ１、２０ｂ１、７０、７０ａ１、７０ｂ１ バンプ
２１、２１ａ１〜２１ａ４、２１ｂ１〜２１ｂ５、２１ｃ１、６１、６１ａ１〜６１ａ４、６１ｂ１〜６１ｂ５、７１、７１ａ１〜７１ａ４、７１ｂ１、７１ｂ３〜７１ｂ５、８１、８１ａ１〜８１ａ３、８１ｂ１〜８１ｂ３、８１ｃ１、８１ｃ３、９１、９１ａ２、９１ａ３、９１ｂ２、９１ｂ３、９１ｃ１ ＵＢＭ（アンダーバンプメタル）
２１ｓ、７１ｓ 第２端面
２１ｔ、７１ｔ 第１端面
３０ 実装基板
３０ａ、３０ｂ 主面
３１ ランド電極
４０ 樹脂部材
１３１ 端子電極
１３２ 配線電極

Claims (6)

  1. 互いに背向する第１主面および第２主面を有する基板と、
    前記基板に形成され、弾性波を励振する弾性波励振部と、
    前記第１主面上に形成され、前記弾性波励振部と接続された電極パッドと、
    互いに背向する第１端面および第２端面を有し、前記第１端面が前記電極パッドに接合された中間電極と、
    前記中間電極の前記第２端面に接合されたバンプと、を備え、
    前記第１主面上には、前記電極パッド、前記中間電極および前記バンプがこの順で接合された接合端子が３以上配置されており、
    前記第１主面を平面視した場合、一の前記接合端子とその周囲に配置された複数の接合端子との距離のうち最小の距離を、前記一の接合端子のバンプ間距離と定義し、
    前記接合端子ごとに定義された前記バンプ間距離のうち、最小の前記バンプ間距離より大きくかつ最大の前記バンプ間距離を有する第１接合端子、および、当該第１接合端子と前記最大のバンプ間距離を隔てて配置された第２接合端子の少なくとも一方の前記第２端面の面積は、その他の接合端子の前記第２端面の面積よりも大きい、
    弾性波素子。
  2. 前記第２接合端子の次に前記第１接合端子に近い第３接合端子の前記第２端面の面積は、前記その他の接合端子の前記第２端面の面積よりも大きい、
    請求項１に記載の弾性波素子。
  3. 前記第１接合端子および前記第２接合端子のうち、いずれか一方のみの前記第２端面の面積は、前記その他の接合端子の前記第２端面の面積よりも大きい、
    請求項１または２に記載の弾性波素子。
  4. 前記基板は、前記第１主面を平面視した場合に矩形形状を有し、
    前記第１接合端子および前記第２接合端子のうち、前記基板の四隅に近い方の接合端子の前記第２端面の面積は、前記その他の接合端子の前記第２端面の面積よりも大きい、
    請求項１〜３のいずれか１項に記載の弾性波素子。
  5. 前記第１接合端子および前記第２接合端子の少なくとも一方は、複数配置されている、
    請求項１〜４のいずれか１項に記載の弾性波素子。
  6. 請求項１〜５のいずれか１項に記載の弾性波素子と、
    前記バンプが接合され、前記弾性波素子と対向配置された実装基板と、
    前記実装基板に接し、前記弾性波素子を覆うように配置された樹脂部材と、を備えた弾性波装置であって、
    前記基板は圧電基板であり、
    前記弾性波励振部は、前記第１主面上に設けられたＩＤＴ電極であり、
    前記弾性波素子は、さらに、
    前記第１主面上の前記ＩＤＴ電極が設けられた領域の周囲に立設され、前記ＩＤＴ電極より前記第１主面からの高さが高い支持層と、
    前記第１主面とで前記支持層を挟んで配置され、前記ＩＤＴ電極を覆うカバー層と、を備え、
    前記中間電極は、前記支持層に接し前記カバー層を貫通するように配置され、
    前記基板、前記支持層および前記カバー層によって、前記ＩＤＴ電極を含む内部空間が形成され、
    前記樹脂部材は、前記内部空間には形成されず、前記カバー層と前記実装基板との間であって複数の前記バンプの間に形成されている、
    弾性波装置。
JP2018512020A 2016-04-11 2017-04-11 弾性波素子および弾性波装置 Active JP6451898B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016079138 2016-04-11
JP2016079138 2016-04-11
PCT/JP2017/014816 WO2017179574A1 (ja) 2016-04-11 2017-04-11 弾性波素子および弾性波装置

Publications (2)

Publication Number Publication Date
JPWO2017179574A1 JPWO2017179574A1 (ja) 2018-10-11
JP6451898B2 true JP6451898B2 (ja) 2019-01-16

Family

ID=60041624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018512020A Active JP6451898B2 (ja) 2016-04-11 2017-04-11 弾性波素子および弾性波装置

Country Status (4)

Country Link
US (1) US10586778B2 (ja)
JP (1) JP6451898B2 (ja)
CN (1) CN108886353B (ja)
WO (1) WO2017179574A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017128568A1 (de) * 2017-12-01 2019-06-06 Infineon Technologies Ag Halbleiterchip mit einer vielzahl von externen kontakten, chip-anordnung und verfahren zum überprüfen einer ausrichtung einer position eines halbleiterchips
US11211318B2 (en) 2018-09-28 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bump layout for coplanarity improvement
KR102309349B1 (ko) * 2018-09-28 2021-10-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 반도체 디바이스의 제조 방법
US11217538B2 (en) 2018-11-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
JP2021027375A (ja) * 2019-07-31 2021-02-22 株式会社村田製作所 弾性波装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298269A (ja) 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
JP2000114916A (ja) * 1998-09-29 2000-04-21 Nec Corp 表面弾性波デバイス及びその製造方法
JP2000252784A (ja) * 1999-02-26 2000-09-14 Murata Mfg Co Ltd 表面波装置
JP3645136B2 (ja) * 1999-06-22 2005-05-11 三菱電機株式会社 電子回路パッケージ及び実装ボード
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
JP2002222899A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd 電子部品、電子部品の製造方法および電子回路装置の製造方法
US7772104B2 (en) * 2007-02-02 2010-08-10 Freescale Semiconductor, Inc. Dynamic pad size to reduce solder fatigue
EP2128982B1 (en) * 2007-03-27 2019-01-23 Murata Manufacturing Co., Ltd. Elastic wave device
JP4888555B2 (ja) * 2007-05-28 2012-02-29 株式会社村田製作所 デュプレクサ及び弾性波装置
JP5214627B2 (ja) * 2007-10-30 2013-06-19 京セラ株式会社 弾性波装置
WO2009104438A1 (ja) 2008-02-18 2009-08-27 株式会社 村田製作所 弾性波装置及びその製造方法
CN201853795U (zh) * 2010-10-27 2011-06-01 武汉烽火富华电气有限责任公司 高压开关设备母线室无源无线测温用平板天线
CN103460600B (zh) * 2011-04-19 2016-01-13 京瓷株式会社 电子部件和弹性波装置
JP5812123B2 (ja) * 2014-01-29 2015-11-11 日立金属株式会社 電子機器の製造方法
WO2016068096A1 (ja) * 2014-10-30 2016-05-06 株式会社村田製作所 受動素子付フィルタ部品および高周波モジュール
CN109075768B (zh) * 2016-04-14 2022-06-24 株式会社村田制作所 弹性波装置及其制造方法
US20190181828A1 (en) * 2017-12-12 2019-06-13 Murata Manufacturing Co., Ltd. Electronic component module
JP2019125871A (ja) * 2018-01-12 2019-07-25 株式会社村田製作所 弾性波装置
JP2019179961A (ja) * 2018-03-30 2019-10-17 株式会社村田製作所 弾性波装置

Also Published As

Publication number Publication date
US20190035754A1 (en) 2019-01-31
JPWO2017179574A1 (ja) 2018-10-11
WO2017179574A1 (ja) 2017-10-19
CN108886353A (zh) 2018-11-23
US10586778B2 (en) 2020-03-10
CN108886353B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
JP6451898B2 (ja) 弾性波素子および弾性波装置
JP4645233B2 (ja) 弾性表面波装置
JP6743830B2 (ja) 弾性波装置
JP6288111B2 (ja) 弾性波フィルタデバイス
US20110221303A1 (en) Electronic device
US11764753B2 (en) Elastic wave device and electronic component
US11764754B2 (en) Acoustic wave device and acoustic wave module including the same
JP5453787B2 (ja) 弾性表面波デバイス
JP6715672B2 (ja) 回路モジュール
JP2004129224A (ja) 圧電部品およびその製造方法
JP5046770B2 (ja) 圧電部品
JP2005130341A (ja) 圧電部品及びその製造方法、通信装置
US10715102B2 (en) Filter device
JP5026828B2 (ja) 電子部品およびその製造方法
KR20170139090A (ko) 탄성 표면파 장치, 고주파 모듈 및 탄성 표면파 장치의 제조 방법
JP2009183008A (ja) 圧電部品の製造方法
JP2017175427A (ja) 弾性表面波装置
US10581401B2 (en) Module device
WO2019044309A1 (ja) 弾性波装置およびそれを搭載した弾性波モジュール
WO2021200280A1 (ja) 電子部品
JP5921733B2 (ja) 弾性表面波デバイスを製造する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180709

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180709

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181126

R150 Certificate of patent or registration of utility model

Ref document number: 6451898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150