JP2000114916A - 表面弾性波デバイス及びその製造方法 - Google Patents

表面弾性波デバイス及びその製造方法

Info

Publication number
JP2000114916A
JP2000114916A JP27606998A JP27606998A JP2000114916A JP 2000114916 A JP2000114916 A JP 2000114916A JP 27606998 A JP27606998 A JP 27606998A JP 27606998 A JP27606998 A JP 27606998A JP 2000114916 A JP2000114916 A JP 2000114916A
Authority
JP
Japan
Prior art keywords
acoustic wave
surface acoustic
chip
bumps
wave chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27606998A
Other languages
English (en)
Inventor
Mitsuru Ishikawa
充 石川
Yoshinori Mizuno
吉規 水野
Michinaga Tanioka
道修 谷岡
Kenichi Otake
健一 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27606998A priority Critical patent/JP2000114916A/ja
Priority to EP19990119261 priority patent/EP0991185A3/en
Priority to US09/408,267 priority patent/US20020057034A1/en
Publication of JP2000114916A publication Critical patent/JP2000114916A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】 表面弾性波チップと配線基板の熱膨張係数差
による応力の影響を削減し、熱による接続不良を発生さ
せない表面弾性波デバイスを提供する。 【解決手段】 表面弾性波基板Ｋ１に水晶、配線基板５
２にアルミナを用いた場合、表面弾性波チップ１の機能
面にあるアルミパッド（入力電極パッド４と出力電極パ
ッド５とグランド電極パッドＧ１〜Ｇ８）のある一定の
エリアＢ１内にバンプを配置することを特徴とする。本
発明によれば、水晶あるいはＬｉＴａＯ３の表面弾性波
基板に対して、バンプが形成されるエリア、アルミパッ
ドの膜厚（Ａｌ膜厚）、表面弾性波チップ１のチップサ
イズ、バンプ数が規定される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面弾性波チップ
をはんだ等のバンプを介して配線基板にフリップチップ
接合した表面弾性波デバイスに関し、特に表面弾性波チ
ップ上にバンプを一定の領域内に配置することを特徴と
する表面弾性波デバイスに関する。
【０００２】
【従来の技術】従来の表面弾性波チップおよびそれを配
線基板に実装した表面弾性波デバイスについて、図面を
参照して説明する。図８は従来の表面弾性波チップを示
す平面図、図９は従来の表面弾性波チップを配線基板へ
実装した表面弾性波デバイスを示す断面図である。
【０００３】図８において、表面弾性波チップ１００
は、水晶などの弾性表面波基板Ｋ１とその基板Ｋ１上に
形成されたインターディジタルトランスジューサ電極
（ＩＤＴと称す）２０、３０からなる。ＩＤＴ２０、３
０はそれぞれ櫛形電極構造であり、接続電極部４０で直
列に接続されている。さらにＩＤＴ２０は、入力電極パ
ッド２１とグランド電極パッドＧ２１、Ｇ２２、Ｇ２
３、Ｇ２４を有し、ＩＤＴ３０は出力電極パッド３１と
グランド電極パッドＧ３１、Ｇ３２、Ｇ３３、Ｇ３４を
有する。入力電極パッド２１と出力電極パッド３１と各
グランド電極パッドには、それぞれはんだバンプ２２〜
２７および３２〜３７が形成されている。
【０００４】図９の表面弾性波デバイスは、表面弾性波
チップ１００のパッド側を、配線基板５２の実装面に対
面させ、表面弾性波チップ１００のバンプ２２、２３、
２４を配線基板５２上の電極パッド９１、９３、９４に
電気的、機械的に接続した後、リッドと称する蓋５１を
枠体５３の上にはんだ封止、または、シーム溶接により
取り付けることにより得られたものである。なお、表面
弾性波チップ１００の他のバンプについても配線基板上
の他の電極パッドに接続される。
【０００５】図１０は、特開平７−１１１４３８号公報
に示される表面弾性波デバイスで、図９と同様の表面弾
性波チップ１００の機能面と配線基板６２の実装面とが
対向している。
【０００６】表面弾性波チップ１００の機能面に形成さ
れている櫛形電極と配線基板６２の実装面との間に空間
が形成されるよう、両者のパッド相互間にバンプ２２、
２３、２４（図８の他のバンプも同様）を介して、電気
的に接続されている。空間が外部から遮蔽されるよう、
外周を金属粒子含有接着剤７０で覆い、その外側をはん
だ材６１で覆っている実装構造である。
【０００７】
【発明が解決しようとする課題】図８の表面弾性波チッ
プの場合、バンプ２２〜２７、３２〜３７が配置される
エリアは、表面弾性波基板上の広い範囲に渡っており、
各バンプは互いに離れて形成されている。具体的には、
表面弾性波チップの中心に近いバンプ２２、２７、３
２、３７と、その中心からかなり離れ表面弾性波チップ
の端に位置するバンプ２３、２４、２５、２６、３３、
３４、３５、３６が形成されている。
【０００８】この場合、図９に示すように実装した場
合、表面弾性波チップ１００とそれに対向する配線基板
５２を接合した後のリッド（蓋５１）の取り付けによる
熱ストレスや、温度サイクル試験等により、表面弾性波
チップ１００と配線基板５２の熱膨張係数差による応力
が接続部分であるバンプに発生し、中心から離れたチッ
プ端のバンプから接続不良が発生する問題があった。こ
れは、図９の場合、表面弾性波チップ１００と配線基板
５２の熱膨張係数差によるバンプへの応力が、表面弾性
波基板の中心から離れるにつれて大きくなり、中心から
は離れた表面弾性波チップ端のバンプ２３、２４、２
５、２６、３３、３４、３５、３６で接続不良が発生し
易いからである。
【０００９】一方、図１０の表面弾性波デバイスの場
合、図９の場合と同様の問題点と、金属粒子含有接着剤
７０により、表面弾性波チップ１００の機能面を保護す
るため、従来の気密封止と比べ、耐湿性が劣ることやプ
ロセス増加によるコストアップという問題点もあった。
また、櫛形電極と配線基板の実装面との間に空間を形成
するため金属含有接着剤の流し込み範囲のコントロール
が困難であった。
【００１０】このため、図１０の実装構造は、好ましく
ない。
【００１１】本発明の目的は、表面弾性波チップと配線
基板の熱膨張係数差による応力の影響を削減し、熱によ
る接続不良を発生させない表面弾性波デバイスおよびそ
の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明による表面弾性波
デバイスは、表面弾性波チップをバンプを介して配線基
板に接合する構造の表面弾性波デバイスにおいて、前記
表面弾性波チップの表面弾性波基板に水晶を用いた場
合、前記表面弾性波チップの機能面にあるアルミパッド
にチップ中心から最大３．０ｍｍ角のエリア内に前記バ
ンプを配置したことを特徴とする。
【００１３】特に、この場合、４〜６ｍｍ×２〜４ｍｍ
のチップサイズの表面弾性波チップにチップ中心から
１．０〜３．０ｍｍ角のエリアに１６バンプ以上を、表
面弾性波チップの機能面にある６０００オングストロー
ム以上の膜厚のアルミパッドに配置することが好まし
い。
【００１４】また、少なくとも１辺が１〜２ｍｍのチッ
プサイズの表面弾性波チップに０〜１．０ｍｍ角のエリ
アに４バンプ以上を、表面弾性波チップの機能面にある
６０００以上の膜厚のアルミパッドに配置することが好
ましい。
【００１５】さらに、本発明による表面弾性波デバイス
は、表面弾性波チップをバンプを介して配線基板に接合
する構造の表面弾性波デバイスにおいて、前記表面弾性
波チップの表面弾性波基板にＬｉＴａＯ３を用いた場
合、表面弾性波チップの機能面にあるアルミパッドにチ
ップ中心から最大２．５ｍｍ角のエリア内に前記バンプ
を配置したことを特徴とする。
【００１６】特に、この場合、２〜４ｍｍ×２〜４ｍｍ
のチップサイズの表面弾性波チップにチップ中心から
１．０〜２．５ｍｍ角のエリア内に１６バンプ以上を、
表面弾性波チップの機能面にある３０００オングストロ
ーム以上の膜厚のアルミパッドに配置することが好まし
い。
【００１７】また、少なくとも１辺が１〜２ｍｍのチッ
プサイズの表面弾性波チップに０〜１．０ｍｍ角のエリ
ア内に４バンプ以上を、表面弾性波チップの機能面にあ
る３０００オングストローム以上の膜厚のアルミパッド
に配置することが好ましい。
【００１８】本発明においては、表面弾性波チップのチ
ップサイズに対応して、バンプが形成されるエリア、ア
ルミパッドの膜厚、バンプ数を規定することにより、リ
フロー時、および環境変化に対する温度サイクル変化に
強い表面弾性波デバイスが得られる。
【００１９】また、製造方法においては、配線基板を表
面弾性波チップより高い温度で加熱しながら、前記バン
プを介して接合するようにする。これにより、表面弾性
波チップと配線基板との熱膨張係数を考慮し、常温に下
がったときの残留応力を軽減することに貢献する。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００２１】図１は本発明の表面弾性波チップの実施の
形態を示す平面図、図２は図１の表面弾性波チップを配
線基板上に実装した表面弾性波デバイスの断面図であ
る。図１において、表面弾性波チップ１は、水晶などの
弾性表面波基板Ｋ１とその基板Ｋ１上に形成されたイン
ターディジタルトランスジューサ電極（ＩＤＴと称す）
２、３からなる。ＩＤＴ２、３はそれぞれ櫛形電極構造
である。さらにＩＤＴ２は入力電極パッド４とグランド
電極パッドＧ１、Ｇ２、Ｇ３、Ｇ４を有し、ＩＤＴ３は
出力電極パッド５とグランド電極パッドＧ５、Ｇ６、Ｇ
７、Ｇ８を有する。各電極パッドは、アルミニウムのパ
ッド（アルミパッド）である。入力電極パッド４と出力
電極パッド５と各グランド電極パッドには、それぞれバ
ンプ１０、１０’、１１，１１‘，１２〜１９（Ａｕ、
Ａｕ／Ｐｄ、Ｃｕ、はんだ等）が形成されている。
【００２２】図１の表面弾性波チップ１が図９の従来の
表面弾性波チップ１００と相違する点は、図１のグラン
ド電極パッドＧ１〜Ｇ８が表面弾性波チップの端からチ
ップ中心に向かって形成されるパッドを有し、各グラン
ド電極パッド上のバンプ１２〜１９がその中心に向かう
パッドの先端部分に形成されていることである。すなわ
ち、バンプ１０〜１９は、表面弾性波チップの中心周辺
のエリアＢ１（破線で示すエリア）の内側に配置され
る。
【００２３】図２の表面弾性波デバイスは、表面弾性波
チップ１のパッド側を、配線基板５２の実装面に対面さ
せ、表面弾性波チップ１のバンプ１０、１２、１４を配
線基板５２上の電極パッド９１、９３、９４に電気的、
機械的に接続した後、リッドと称する蓋５１を枠体５３
の上にはんだ封止、または、シーム溶接により取り付け
ることにより得られたものである。なお、表面弾性波チ
ップ１の他のバンプについても配線基板上の他の電極パ
ッドに接続される。
【００２４】図１および図２において、本発明の実施の
形態は、表面弾性波基板Ｋ１に水晶、配線基板５２にア
ルミナを用いた場合、表面弾性波チップ１の機能面にあ
るアルミパッド（入力電極パッド４と出力電極パッド５
とグランド電極パッドＧ１〜Ｇ８）のある一定のエリア
Ｂ１内にバンプを配置することを特徴とする。図１の表
面弾性波チップ１の場合、エリアＢ１内のバンプ数は、
１２個であるがこれは一例として示すにすぎない。
【００２５】ここで発明者は、本発明の好ましい実施の
形態として、表面弾性波チップと配線基板の熱膨張係数
差による応力の影響を削減し、熱による接続不良を発生
させない表面弾性波デバイスを得るために、各表面弾性
波基板に対して、バンプが形成されるエリア（図１のエ
リアＢ１）、アルミパッドの膜厚（Ａｌ膜厚）、表面弾
性波チップ１のチップサイズ、バンプ数が図６に示すよ
うに規定されることを見いだした。本発明の実施の形態
の場合、表面弾性波チップ上のＩＤＴ電極２、３のパタ
ーンに図６の関係は影響しない。
【００２６】ここで、図６について図１及び図２を参照
してさらに説明する。
【００２７】図２の表面弾性波デバイスは、表面弾性波
基板Ｋ１（図１）に水晶、配線基板５２にアルミナを用
いた場合、表面弾性波チップ１の機能面にあるアルミパ
ッド（図１の入力電極パッド４と出力電極パッド５とグ
ランド電極パッドＧ１〜Ｇ８）にチップ中心から最大
３．０ｍｍ角（３．０ｍｍ×３．０ｍｍ）のエリア（図
１のエリアＢ１）内にバンプ（図１のバンプ１０〜１
９）を配置することを特徴とする。通常、表面弾性波チ
ップのチップサイズが６ｍｍ×４ｍｍ以下であり、３．
０ｍｍ角は、その場合にバンプが配置される最大のエリ
アを表す。
【００２８】本発明の実施の形態では、１つの電極パッ
ド上に複数のバンプが形成されてもよい。
【００２９】さらにバンプが形成されるエリア、アルミ
パッドの膜厚（Ａｌ膜厚）、表面弾性波チップ１のチッ
プサイズ、バンプ数の関係で具体的に説明すると、本発
明の第１の実施の形態では、表面弾性波基板Ｋ１に水
晶、配線基板５２にアルミナを用い、４〜６ｍｍ×２〜
４ｍｍのチップサイズの表面弾性波チップ１を使用した
場合、表面弾性波チップ中心から１．０〜３．０ｍｍ角
のエリア（正方形または長方形エリア）に１６バンプ以
上を、表面弾性波チップの機能面にある６０００オング
ストローム以上の膜厚のアルミパッドに配置する。
【００３０】本発明の第２の実施の形態では、表面弾性
波基板Ｋ１に水晶、配線基板５２にアルミナを用い、少
なくとも１辺が１〜２ｍｍのチップサイズの表面弾性波
チップ１を使用した場合、０〜１．０ｍｍ角のエリアに
４バンプ以上を表面弾性波デバイスの機能面にある６０
００オングストローム以上の膜厚のアルミパッドに配置
する。
【００３１】一方、表面弾性波基板Ｋ１にＬｉＴａＯ３
（リチウムタリウムオキサイド）、配線基板５２にアル
ミナを用いた場合、表面弾性波チップの機能面にあるア
ルミパッドにチップ中心から２．５ｍｍ角のエリア内に
バンプを配置する。
【００３２】さらに具体的に説明すると、本発明の第３
の実施の形態では、表面弾性波基板１にＬｉＴａＯ３、
配線基板５２にアルミナを用い、２〜４ｍｍ×２〜４ｍ
ｍのチップサイズの表面弾性波チップ１を使用した場
合、チップ中心から１．０〜２．５ｍｍ角のエリア内に
１６バンプ以上を表面弾性波チップの機能面にある３０
００オングストローム以上の膜厚のアルミパッドに配置
する。
【００３３】本発明の第４の実施の形態では、表面弾性
波基板１にＬｉＴａＯ３、配線基板５２にアルミナを用
い、少なくとも１辺が１〜２ｍｍ以内のチップサイズの
表面弾性波チップ１を使用した場合、０〜１．０ｍｍ×
０〜１．０ｍｍのエリア内に４バンプ以上を表面弾性波
チップの機能面にある３０００オングストローム以上の
膜厚のアルミパッドに配置する。
【００３４】以上の実施の形態により、表面弾性波チッ
プと配線基板の熱膨張係数差による応力の影響を削減
し、熱による接続不良を発生させない表面弾性波デバイ
スが得られた。なお、配線基板はアルミナでなく、ガラ
スセラミックでも同様である。
【００３５】つぎに、図３を参照して図２の表面弾性波
デバイスの好ましい製造方法について説明する。
【００３６】まず、表面弾性波基板Ｋ１（図３（Ａ））
の一定の範囲（図１のエリアＢ１）内に構成されたアル
ミパッドにバンプ１０〜１９（Ａｕ，Ａｕ／Ｐｄ，Ｃ
ｕ，はんだ等）を形成する（図３（Ｂ））。
【００３７】表面弾性波基板Ｋ１に４〜６ｍｍ×２〜４
ｍｍのチップサイズの水晶を用いる場合、チップ中心か
ら最大３ｍｍ角のエリアＢ１内にバンプが形成される。
次に、そのパッドのある機能面と配線基板５２（アルミ
ナ、あるいはガラスセラミック）の実装面を対面させ配
線基板５２のパッドとバンプ１０〜１９を接合する（図
３（Ｃ））。
【００３８】接合時、表面弾性波チップ１を２００℃〜
２５０℃、配線基板５２をそれよりも高い３５０〜５０
０℃に加熱しながら加圧し、一定時間保持する。
【００３９】また、信頼性向上のため配線基板５２を２
００℃以下、表面弾性波チップ１を常温（２０〜２５゜
Ｃ）で超音波を加えながら加圧する方法がある。
【００４０】何れも場合も、加熱温度の設定は、表面弾
性波チップと配線基板との熱膨張係数を考慮し、常温に
下がったときの残留応力を軽減することに貢献する。
【００４１】その後、アルミニウムを多く含むＩＤＴ電
極２、３の腐食を防ぐためリッド（蓋）５１でシーム溶
接あるいは、はんだ封止により気密封止を行う。
【００４２】一方、図３（Ｂ）において、表面弾性波基
板Ｋ１に２〜４ｍｍ×２〜４ｍｍのチップサイズのＬｉ
ＴａＯ３を用いる場合、チップ中心から最大２．５ｍｍ
角のエリアにバンプが形成される。また、図３（Ｃ）に
示す接合時、表面弾性波チップ１を２００℃〜２５０
℃、配線基板５２をそれよりも高い３５０〜５００℃に
加熱しながら加圧する。
【００４３】その後、アルミニウムを多く含むＩＤＴ
２、３の腐食を防ぐためリッド５１でシーム溶接あるい
は、はんだ封止によりにより気密封止を行う。
【００４４】次に、図４、図５および図７を用いて実験
例と比較例について説明する。図４及び図５において、
熱膨張係数の高い水晶の表面弾性波基板Ｋ１を使用し、
疑似的なアルミパッド１０１の上に、はんだ、Ｐｂ等の
複数のバンプ１０２を形成する。バンプ１０２の位置
は、図１に示す実際の表面弾性波チップ１のバンプ１０
〜１９に似せている。図４と図５とではバンプ形成範囲
を変えている。図４、図５のような実験的な表面弾性波
チップを配線基板５２上に図２のようにフリップチップ
実装した。その後、信頼性試験を実施する。
【００４５】図７は各工程毎に接合状態の確認を行った
結果である。信頼性評価工程では、２５０゜Ｃのリフロ
ー試験と、室温から−５５゜Ｃに下げ、それから８５゜
Ｃに上昇させた後、再び室温に戻すという１サイクル
（１ｃｙｃ）を５０回、１００回、２００回繰り返す温
度サイクル試験を実施した。結果は、正常数／評価サン
プル数で表されている。
【００４６】（実験例１）チップサイズ４ｍｍ×１．５
ｍｍ、アルミパッド膜厚が７０００オングストローム、
バンプエリア２．５ｍｍ角に１６個のバンプを形成した
結果、リフロー試験、温度サイクル試験での接合不良が
発生しなかった。すなわち、マウント工程以後の工程で
接合部に加わる熱ストレスの影響が小さい範囲に、バン
プを形成することにより、信頼性を確保することができ
る。
【００４７】（実験例２）チップサイズ６ｍｍ×１．５
ｍｍ、アルミパッド膜厚が７０００オングストローム、
バンプエリア２．５ｍｍ角に２４個のバンプを形成した
結果、リフロー試験、温度サイクル試験での接合不良が
発生しなかった。
【００４８】（比較例１）チップサイズ６ｍｍ×１．５
ｍｍ、アルミパッド膜厚が５０００オングストローム、
バンプエリア２．５ｍｍ角に２４個のバンプを形成した
結果、リフロー試験、温度サイクル試験での接合不良が
発生した。これは、アルミパッド膜厚が６０００オング
ストロームより薄いために、不良となったものである。
【００４９】（比較例２）チップサイズ６ｍｍ×１．５
ｍｍ、アルミパッド膜厚が５０００オングストローム、
比較例１よりも小さいバンプエリア１．５ｍｍ角に１６
個のバンプを形成した結果、温度サイクル試験での接合
不良が発生した。これは、アルミパッド膜厚が６０００
オングストロームより薄いために、不良となったもので
ある。
【００５０】（比較例３）チップサイズ６ｍｍ×１．５
ｍｍ、アルミパッド膜厚が７０００オングストローム、
比較例１よりも小さいバンプエリア１．５ｍｍ角に８個
のバンプを形成した結果、温度サイクル試験での接合不
良が発生した。これは、バンプ数が１６個よりも少ない
ために、不良となったものである。
【００５１】バンプエリアが１．０〜３．０ｍｍ角の場
合には、バンプ数が１６個より少ないといずれかの評価
で接合不良が発生する。
【００５２】以上は、表面弾性波基板が水晶であった
が、ＬｉＴａＯ３の場合には、本発明の第３、第４の実
施の形態以外の、バンプ数、膜厚、バンプエリアでは、
接合不良が確かめられた。
【００５３】このように、本発明の実施の形態は、バン
プエリアだけでなく、アルミパッドの膜厚、バンプ数が
総合的に関係して温度変化および熱応力によるバンプ接
合不良を防止することができる。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
表面弾性波基板のチップサイズに対して、バンプが形成
されるエリアが規定されることにより、表面弾性波チッ
プと配線基板の熱膨張係数差による応力の影響を削減
し、熱による接続不良を発生させない表面弾性波デバイ
スおよびその製造方法が得られた。
【００５５】本発明によれば、水晶あるいはＬｉＴａＯ
３の表面弾性波基板に対して、バンプが形成されるエリ
ア、アルミパッドの膜厚（Ａｌ膜厚）、表面弾性波チッ
プ１のチップサイズ、バンプ数が規定されることによ
り、表面弾性波チップと配線基板の熱膨張係数差による
応力の影響を削減し、熱による接続不良を発生させない
表面弾性波デバイスおよびその製造方法が得られた。
【図面の簡単な説明】
【図１】本発明の表面弾性波チップの実施の形態を示す
平面図である。
【図２】図１の表面弾性波チップを配線基板上に実装し
た表面弾性波デバイスの断面図である。
【図３】（Ａ）〜（Ｅ）は図２の表面弾性波デバイスの
製造方法を説明するための断面図である。
【図４】本発明の実施の形態による実験例の表面弾性波
デバイスを示す平面図である。
【図５】本発明の実施の形態による他の例の表面弾性波
デバイスを示す平面図である。
【図６】本発明の表面弾性波チップの実施の形態を説明
するための表図である。
【図７】本発明の表面弾性波チップの実施の形態による
実験例と比較例を説明するための表図である。
【図８】従来の表面弾性波チップを示す平面図である。
【図９】従来の表面弾性波デバイスを示す断面図であ
る。
【図１０】従来の他の表面弾性波デバイスを示す断面図
である。
【符号の説明】
１ 表面弾性波チップ Ｋ１ 表面弾性波基板 ２ ＩＤＴ ３ ＩＤＴ ４ 入力電極パッド ５ 出力電極パッド ６ 接合部 Ｇ１〜Ｇ８ グランド電極パッド １０〜１９ バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｈ 9/10 Ｈ０１Ｌ 41/22 Ｚ (72)発明者 谷岡 道修 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 大竹 健一 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5J097 AA25 AA28 AA32 DD25 DD28 HA04 HA09 JJ01 JJ09 KK10 5J108 BB01 BB02 CC04 EE03 EE13 FF13 GG03 GG16 KK03 KK04

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 表面弾性波チップをバンプを介して配線
    基板に接合する構造の表面弾性波デバイスにおいて、 前記表面弾性波チップの表面弾性波基板に水晶を用いた
    場合、前記表面弾性波チップの機能面にあるアルミパッ
    ドにチップ中心から最大３．０ｍｍ角のエリア内に前記
    バンプを配置したことを特徴とする表面弾性波デバイ
    ス。
  2. 【請求項２】 前記表面弾性波チップは電極パッドをイ
    ンターディジタルトランスジューサ電極の両端からチッ
    プ中心方向に引き出し、チップ中心から３ｍｍ角以内に
    前記バンプを配置したことを特徴とする請求項１記載の
    表面弾性波デバイス。
  3. 【請求項３】 １つの電極パッド上に複数のバンプが形
    成されていることを特徴とする請求項１記載の表面弾性
    波デバイス。
  4. 【請求項４】 前記表面弾性波チップの表面弾性波基板
    に水晶を用いた場合、４〜６ｍｍ×２〜４ｍｍのチップ
    サイズの表面弾性波チップにチップ中心から１．０〜
    ３．０ｍｍ角のエリアに１６バンプ以上を、表面弾性波
    チップの機能面にある６０００オングストローム以上の
    膜厚のアルミパッドに配置したことを特徴とする請求項
    １、２または３表面弾性波デバイス。
  5. 【請求項５】 前記表面弾性波チップの表面弾性波基板
    に水晶を用いた場合、少なくとも１辺が１〜２ｍｍのチ
    ップサイズの表面弾性波チップに０〜１．０ｍｍ角のエ
    リアに４バンプ以上を、表面弾性波チップの機能面にあ
    る６０００以上の膜厚のアルミパッドに配置したことを
    特徴とする請求項１、２または３記載の表面弾性波デバ
    イス。
  6. 【請求項６】 表面弾性波チップをバンプを介して配線
    基板に接合する構造の表面弾性波デバイスにおいて、 前記表面弾性波チップの表面弾性波基板にＬｉＴａＯ３
    を用いた場合、表面弾性波チップの機能面にあるアルミ
    パッドにチップ中心から最大２．５ｍｍ角のエリア内に
    前記バンプを配置したことを特徴とする表面弾性波デバ
    イス。
  7. 【請求項７】 前記表面弾性波チップの表面弾性波基板
    にＬｉＴａＯ３を用いた場合、２〜４ｍｍ×２〜４ｍｍ
    のチップサイズの表面弾性波チップにチップ中心から
    １．０〜２．５ｍｍ角のエリア内に１６バンプ以上を、
    表面弾性波チップの機能面にある３０００オングストロ
    ーム以上の膜厚のアルミパッドに配置したことを特徴と
    する請求項６記載の表面弾性波デバイス。
  8. 【請求項８】 前記表面弾性波チップの表面弾性波基板
    にＬｉＴａＯ３を用いた場合、少なくとも１辺が１〜２
    ｍｍのチップサイズの表面弾性波チップに０〜１．０ｍ
    ｍ角のエリア内に４バンプ以上を、表面弾性波チップの
    機能面にある３０００オングストローム以上の膜厚のア
    ルミパッドに配置したことを特徴とする請求項６記載の
    表面弾性波デバイス。
  9. 【請求項９】 表面弾性波チップをバンプを介して配線
    基板に接合する構造の表面弾性波デバイスの製造方法に
    おいて、 前記表面弾性波チップの表面弾性波基板に水晶を用いた
    場合、４〜６ｍｍ×２〜４ｍｍのチップサイズの表面弾
    性波チップにチップ中心から１．０〜３．０ｍｍ角のエ
    リアに１６バンプ以上を、表面弾性波チップの機能面に
    ある６０００オングストローム以上の膜厚のアルミパッ
    ドに配置し、前記配線基板を前記表面弾性波チップより
    高い温度で加熱しながら、前記バンプを介して接合する
    ことを特徴とする表面弾性波デバイスの製造方法。
  10. 【請求項１０】 表面弾性波チップをバンプを介して配
    線基板に接合する構造の表面弾性波デバイスの製造方法
    において、 前記表面弾性波チップの表面弾性波基板に水晶を用いた
    場合、少なくとも１辺が１〜２ｍｍのチップサイズの表
    面弾性波チップにチップ中心から０〜１．０ｍｍ角のエ
    リアに４バンプ以上を、表面弾性波チップの機能面にあ
    る６０００オングストローム以上の膜厚のアルミパッド
    に配置し、前記配線基板を前記表面弾性波チップより高
    い温度で加熱しながら、前記バンプを介して接合するこ
    とを特徴とする表面弾性波デバイスの製造方法。
  11. 【請求項１１】 表面弾性波チップをバンプを介して配
    線基板に接合する構造の表面弾性波デバイスの製造方法
    において、 前記表面弾性波チップの表面弾性波基板にＬｉＴａＯ３
    を用いた場合、２〜４ｍｍ×２〜４ｍｍのチップサイズ
    の表面弾性波チップにチップ中心から１．０〜２．５ｍ
    ｍ角のエリア内に１６バンプ以上を、表面弾性波チップ
    の機能面にある３０００オングストローム以上の膜厚の
    アルミパッドに配置し、前記配線基板を前記表面弾性波
    チップより高い温度で加熱しながら、前記バンプを介し
    て接合することを特徴とする表面弾性波デバイスの製造
    方法。
  12. 【請求項１２】 表面弾性波チップをバンプを介して配
    線基板に接合する構造の表面弾性波デバイスの製造方法
    において、 前記表面弾性波チップの表面弾性波基板にＬｉＴａＯ３
    を用いた場合、少なくとも１辺が１〜２ｍｍのチップサ
    イズの表面弾性波チップにチップ中心から０〜１．０ｍ
    ｍ角のエリア内に４バンプ以上を、表面弾性波チップの
    機能面にある３０００オングストローム以上の膜厚のア
    ルミパッドに配置し、前記配線基板を前記表面弾性波チ
    ップより高い温度で加熱しながら、前記バンプを介して
    接合することを特徴とする表面弾性波デバイスの製造方
    法。
JP27606998A 1998-09-29 1998-09-29 表面弾性波デバイス及びその製造方法 Pending JP2000114916A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27606998A JP2000114916A (ja) 1998-09-29 1998-09-29 表面弾性波デバイス及びその製造方法
EP19990119261 EP0991185A3 (en) 1998-09-29 1999-09-28 Surface elastic wave device having bumps in a definite area on the device and method for manufacturing the same
US09/408,267 US20020057034A1 (en) 1998-09-29 1999-09-29 Surface elastic wave device having bumps in a definite area on the device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27606998A JP2000114916A (ja) 1998-09-29 1998-09-29 表面弾性波デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000114916A true JP2000114916A (ja) 2000-04-21

Family

ID=17564378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27606998A Pending JP2000114916A (ja) 1998-09-29 1998-09-29 表面弾性波デバイス及びその製造方法

Country Status (3)

Country Link
US (1) US20020057034A1 (ja)
EP (1) EP0991185A3 (ja)
JP (1) JP2000114916A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299996A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 電子部品装置
US8416038B2 (en) 2003-04-16 2013-04-09 Intellectual Ventures Fund 77 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
US8896397B2 (en) * 2003-04-16 2014-11-25 Intellectual Ventures Fund 77 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
US10056878B2 (en) 2014-12-12 2018-08-21 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344284A (ja) * 2001-03-14 2002-11-29 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP2005203889A (ja) 2004-01-13 2005-07-28 Fujitsu Media Device Kk 弾性表面波デバイス
DE102004037817B4 (de) * 2004-08-04 2014-08-07 Epcos Ag Elektrisches Bauelement in Flip-Chip-Bauweise
JP6472945B2 (ja) * 2013-06-13 2019-02-20 太陽誘電株式会社 弾性波デバイス
JP6451898B2 (ja) * 2016-04-11 2019-01-16 株式会社村田製作所 弾性波素子および弾性波装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213873A (ja) * 1995-02-06 1996-08-20 Fujitsu Ltd 弾性表面波素子デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299996A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 電子部品装置
US8416038B2 (en) 2003-04-16 2013-04-09 Intellectual Ventures Fund 77 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
US8896397B2 (en) * 2003-04-16 2014-11-25 Intellectual Ventures Fund 77 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
USRE47410E1 (en) 2003-04-16 2019-05-28 Intellectual Ventures Holding 81 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
US10056878B2 (en) 2014-12-12 2018-08-21 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same

Also Published As

Publication number Publication date
US20020057034A1 (en) 2002-05-16
EP0991185A2 (en) 2000-04-05
EP0991185A3 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
JP3328102B2 (ja) 弾性表面波装置及びその製造方法
US7259500B2 (en) Piezoelectric device
JP3514361B2 (ja) チップ素子及びチップ素子の製造方法
US6552475B2 (en) Surface acoustic wave device
US5818145A (en) Surface acoustic wave device
US7282835B2 (en) Surface acoustic wave element
US7425881B2 (en) Surface acoustic wave device and method that prevents restoration of a pyroelectric effect
JP2001358550A (ja) 弾性表面波装置の製造方法及び弾性表面波装置
WO2001022580A1 (fr) Dispositif a ondes acoustiques de surface et son procede de fabrication
JP2000114916A (ja) 表面弾性波デバイス及びその製造方法
JP3775433B2 (ja) 電子部品装置
JPH0818390A (ja) 弾性表面波装置
JPWO2018216486A1 (ja) 電子部品およびそれを備えるモジュール
JP2001313305A (ja) 電子部品素子、電子部品装置および通信機装置
JP2003283289A (ja) 弾性表面波装置
JPH09162690A (ja) 弾性表面波素子を有する装置およびその製造方法
JP2004129193A (ja) 弾性表面波装置
JP3389530B2 (ja) 半導体装置
JP3418484B2 (ja) 弾性表面波素子
JP2000353934A (ja) 弾性表面波装置
JPH11251867A (ja) 表面弾性波フイルタおよびその製造方法
JP2001094388A (ja) Ｓａｗデバイス及びその製造方法
JPH05251980A (ja) 弾性表面波デバイスおよびその実装構造
JP2008072617A (ja) 弾性表面波デバイスおよびその製造方法
JPH0974329A (ja) 弾性表面波素子を有する装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010522