JP3810359B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3810359B2 JP3810359B2 JP2002273000A JP2002273000A JP3810359B2 JP 3810359 B2 JP3810359 B2 JP 3810359B2 JP 2002273000 A JP2002273000 A JP 2002273000A JP 2002273000 A JP2002273000 A JP 2002273000A JP 3810359 B2 JP3810359 B2 JP 3810359B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor chip
- spacer
- internal electrode
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、それぞれがＬＳＩを有する半導体チップを積層し且つ互いに電気的に接続された、いわゆるチップオンチップ構造の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ半導体装置の低コスト化及び小型化を図るために、互いに異なる機能を有するＬＳＩ、又は互いに異なるプロセスにより形成されたＬＳＩを有する複数の半導体チップがフェースダウン方式により固着されてなる半導体装置が提案されている。
【０００３】
以下、従来の半導体装置について図３を参照しながら説明する。
【０００４】
図３に示すように、主面（素子形成面）上に複数の内部電極１１１が形成された第１の半導体チップ１１０と、主面（素子形成面）上に複数の内部電極１２１及び複数のボンディングパッド１２２が形成された第２の半導体チップ１２０とが、内部電極１１１、１２１同士を互いに対向させて貼り合わされている（例えば、特許文献１参照）。
【０００５】
内部電極１１１、１２１同士は半田バンプ１１１を介在させて電気的に接続されており、第１の半導体チップ１１０と第２の半導体チップ１２０との間における半田バンプ１１２を除く領域には、絶縁性樹脂材１２３が充填されている。
【０００６】
第２の半導体チップ１２０は、リードフレーム２０１におけるダイバッド部２０１ａの上に、ダイボンド樹脂材２０２により固着されている。また、ボンディングパッド１２２とリードフレーム２０１におけるリード部２０１ｂとは、ボンディングワイヤ２０３により電気的に接続されている。
【０００７】
また、第１の半導体チップ１１０、第２の半導体チップ１２０、ボンディングワイヤ２０３、リードフレーム２０１のダイパッド２０１ａ及びリード部２０１ｂの内側部分は、封止樹脂材２０４によって封止されてパッケージを形成している。
【０００８】
以下、前記のように構成された半導体装置の製造方法について図４（ａ）〜図４（ｄ）を参照しながら説明する。
【０００９】
まず、図４（ａ）に示すように、電解めっき法により、第１の半導体チップ１１０に設けられた内部電極１１１の上に半田バンプ１１２を選択的に形成する。
【００１０】
次に、図４（ｂ）に示すように、第２の半導体チップ１２０をウエハから個片に分割した後、第２の半導体チップ１２０の上に絶縁性樹脂材１２３を塗布する。続いて、第１の半導体チップ１１０を接続用ツール（コレット）２５０に真空吸着した状態で、第１の半導体チップ１１０に形成した半田バンプ１１２と、第２の半導体チップ１２０の内部電極１２１との互いの位置を合わせる。
【００１１】
次に、図４（ｃ）に示すように、接続用ツール２５０により加圧し且つ加熱しながら、第１の半導体チップ１１０を第２の半導体チップ１２０に圧着する。その後、さらに加熱して、半田バンプ１１２を溶融させて、第１の半導体チップ１１０の内部電極１１１と、第２の半導体チップ１２０の内部電極１２１とを溶融した半田バンプ１１２によって互いに接合する。
【００１２】
次に、第１の半導体チップ１１０が固着された第２の半導体チップ１１０をリードフレーム２０１のダイパッド部２０１ａにダイボンディングし、その後、第２の半導体チップ１２０のボンディングパッド１２２とリードフレーム２０１のリード部２０１ｂとをボンディングワイヤ２０３により接続し、さらに、封止用樹脂材２０４によって封止することにより、図３に示すパッケージを得る。
【００１３】
【特許文献１】
特開２０００−２３２２００号公報（第１図）
【００１４】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置は、第１の半導体チップ１１０と第２の半導体チップ１２０との間隙が、接続用ツール２５０による加圧及び加熱の条件、並びに半田バンプ１１２の高さのばらつきによって決定されるため、チップ１１０、１２０同士の間隙のばらつきを調整することが極めて困難であり、従って、以下に示すような問題を有している。
【００１５】
（１）半田バンプ１１２の潰れ量の調節が困難であるため、熱圧着又は溶融により接合する際に、接合された後の半田バンプ１１２のサイズが各内部電極１１１、１２１よりも大きくなり、その結果、各内部電極１１１、１２１の狭ピッチ化に対応することができない。
【００１６】
（２）チップ１１０、１２０同士の間隙の容積が変動するため、両チップ間に絶縁性樹脂材１２３を確実に充填させるには、該絶縁性樹脂材１２３の充填量を必要な量よりも多く見積もらなくてはならない。その結果、絶縁性樹脂材１２３の充填量を多くするとフィレット幅が大きくなるため、複数の半導体チップのうちボンディングパッド１２２を有する半導体チップ、ここでは第２の半導体チップ１２０の外形サイズを大きくしなければならず、パッケージの小型化を困難とする。
【００１７】
本発明は、前記従来の問題を解決し、フェースダウン方式で接続するチップ同士の間隙のばらつきを防止して内部電極同士を微細に接続でき、且つパッケージの小型化を図れるようにすることを目的とする。
【００１８】
【課題を解決するための手段】
前記従来の目的を達成するため、本発明は、チップオンチップ構造を有する半導体チップ同士の対向面であってバンプ形成部分を除く領域に、スペーサとなる部材を設ける構成とする。
【００１９】
具体的に、本発明に係る第１の半導体装置は、主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップと、第１の半導体チップと第２の半導体チップとの互いの対向面における各内部電極を除く領域に形成されたスペーサ状突起部とを備え、第１の半導体チップと第２の半導体チップとは、第１のバンプと第２のバンプとが互いに接合することにより固着されており、スペーサ状突起部は第１の半導体チップ及び第２の半導体チップと接している。
【００２０】
第１の半導体装置によると、第１の半導体チップと第２の半導体チップとの互いの対向面における各内部電極を除く領域に形成されたスペーサ状突起部を備え、スペーサ状突起部は第１の半導体チップ及び第２の半導体チップと接しているため、第１の半導体チップと第２の半導体チップとの間隙が、バンプの高さではなくスペーサ状突起部の高さにより一定に保たれるようになる。
【００２１】
本発明に係る第２の半導体装置は、主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップと、第１の半導体チップの主面における第１の内部電極を除く領域に形成された第１のスペーサ状突起部と、第２の半導体チップの主面における第２の内部電極を除く領域に形成された第２のスペーサ状突起部とを備え、第１の半導体チップと第２の半導体チップとは、第１のバンプと第２のバンプとが互いに接合することにより固着されており、第１のスペーサ状突起部と第２のスペーサ状突起部とは互いに接している。
【００２２】
第２の半導体装置によると、第１の半導体チップの主面における第１の内部電極を除く領域に形成された第１のスペーサ状突起部と、第２の半導体チップの主面における第２の内部電極を除く領域に形成された第２のスペーサ状突起部とを備え、第１のスペーサ状突起部と第２のスペーサ状突起部とは互いに接しているため、第１の半導体チップと第２の半導体チップとの間隙が、バンプの高さではなく第１のスペーサ状突起部及び第２のスペーサ状突起部の高さにより一定に保たれるようになる。
【００２３】
本発明に係る第１の半導体装置の製造方法は、主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップとを用意する第１の工程と、第１の半導体チップの主面における第１の内部電極を除く領域上にスペーサ状突起部を形成する第２の工程と、第１のバンプと第２のバンプとが互いに対向するように、第１の半導体チップと第２の半導体チップとを加熱し且つ加圧しながら固着する第３の工程とを備え、第３の工程は、第１のバンプの頂部と第２のバンプの頂部とが接して、そのうちの少なくとも一方が潰れることにより、第１のバンプと第２のバンプとが電気的に接続する工程と、スペーサ状突起部の端部が第２の半導体チップと接することにより、第１のバンプ又は第２のバンプの潰れを抑制する工程とを含む。
【００２４】
第１の半導体装置の製造方法によると、第１のバンプの頂部と第２のバンプの頂部とが接してそのうちの少なくとも一方が潰れることにより、第１のバンプと第２のバンプとが電気的に接続し、その後、スペーサ状突起部の端部が第２の半導体チップと接することにより、第１のバンプ又は第２のバンプの潰れを抑制する。このように、第１のバンプと第２のバンプとが電気的な接続を十分に行なえる程度にまで押し潰された状態となった後に、第１の半導体チップに形成されたスペーサ状突起部が第２の半導体チップに接触する。このため、バンプに掛かっていた加重がスペーサ状突起部に分散してバンプの潰れ過ぎを抑制できるので、第１の半導体チップと第２の半導体チップとの間隙をバンプの高さではなくスペーサ状突起部の高さによって一定に保つことができる。
【００２５】
第１の半導体装置の製造方法において、スペーサ状突起部は第１のバンプと同一の材料で形成することが好ましい。
【００２６】
このようにすると、スペーサ状突起部をバンプの形成工程と同一の工程で形成することができるため、スペーサ状突起部の形成が容易となると共に、製造コスト及び材料コストを低減することができる。
【００２７】
第１の半導体装置の製造方法において、スペーサ状突起部は第１のバンプと同一の高さで形成することが好ましい。
【００２８】
このようにすると、スペーサ状突起部の高さが、第１のバンプの高さと第２のバンプの高さとの和よりも小さくなるため、スペーサ状突起部は、第１のバンプと第２のバンプとが互いの電気的な接合が十分に行なえるまで押し潰された後に、スペーサとしての機能を確実に果たすことが可能となる。
【００２９】
第１の半導体装置の製造方法において、スペーサ状突起部は有機材料で形成することが好ましい。
【００３０】
このようにすると、スペーサ状突起部が第２の半導体チップと接触した際に、有機材の弾性によりスペーサ状突起部自体が緩衝材となるため、第２の半導体チップのスペーサ状突起部による損傷を防止することができる。
【００３１】
第１の半導体装置の製造方法において、スペーサ状突起部と第２の半導体チップとの接触面積は、第１のバンプと第２のバンプとの接合面積よりも大きいか等しいことが好ましい。
【００３２】
このようにすると、スペーサ状突起部が第２の半導体素子の表面に接触した際に、接合時に第１のバンプ及び第２のバンプに掛かる加重を２分の１以下に低減できるため、バンプの潰れをより確実に抑制することができる。さらに、スペーサ状突起部が第２の半導体チップと接触する際の接触面積を大きくとることができるため、第２の半導体チップに対する衝撃が軽減されるので、第２の半導体チップが有する素子の特性劣化を防止することができる。
【００３３】
本発明に係る第２の半導体装置の製造方法は、主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップとを用意する第１の工程と、第１の半導体チップの主面における第１の内部電極を除く領域上に第１のスペーサ状突起部を形成する第２の工程と、第２の半導体チップの主面における第２の内部電極を除く領域上であって、第１のスペーサ状突起部と対向する位置に第２のスペーサ状突起部を形成する第３の工程と、第１のバンプと第２のバンプとが互いに対向すると共に第１のスペーサ状突起部と第２のスペーサ状突起部とが互いに対向するように、第１の半導体チップと第２の半導体チップとを加熱し且つ加圧しながら固着する第４の工程とを備え、第４の工程は、第１のバンプの頂部と第２のバンプの頂部とが接して、そのうちの少なくとも一方が潰れることにより、第１のバンプと第２のバンプとが電気的に接続する工程と、第１のスペーサ状突起部の端部が第２のスペーサ状突起部と接することにより、第１のバンプ又は第２のバンプの潰れを抑制する工程とを含む。
【００３４】
第２の半導体装置の製造方法によると、第１のバンプの頂部と第２のバンプの頂部とが接してそのうちの少なくとも一方が潰れることにより、第１のバンプと第２のバンプとが電気的に接続し、その後、第１のスペーサ状突起部の端部が第２のスペーサ状突起部と接することにより、第１のバンプ又は第２のバンプの潰れを抑制する。このように、第１のバンプと第２のバンプとが、互いの電気的な接続を十分に行なえる程度にまで押し潰された状態となった後に、第１の半導体チップに形成された第１のスペーサ状突起部と第２の半導体チップに形成された第２のスペーサ状突起部とが互いに接触する。このため、バンプに掛かっていた加重が第１及び第２のスペーサ状突起部に分散してバンプの潰れ過ぎが抑制されるので、第１の半導体チップと第２の半導体チップとの間隙をバンプの高さではなく第１及び第２のスペーサ状突起部の高さによって一定に保つことができる。
【００３５】
第２の半導体装置の製造方法において、第１のスペーサ状突起部は、第１のバンプと同一の材料で形成することが好ましい。
【００３６】
第２の半導体装置の製造方法において、第１のスペーサ状突起部は、第１のバンプと同一の高さで形成し、第２のスペーサ状突起部は、第２のバンプよりも低く形成することが好ましい。
【００３７】
このようにすると、第１のスペーサ状突起部と第２のスペーサ状突起部との高さの和が、第１のバンプの高さと第２のバンプの高さの和よりも小さくなるため、第１のスペーサ状突起部及び第２のスペーサ状突起部は、第１のバンプと第２のバンプとが互いの電気的な接合が十分に行なえるまで押し潰された後に、スペーサとしての機能を確実に果たすことができる。
【００３８】
第２の半導体装置の製造方法において、第１のスペーサ状突起部及び第２のスペーサ状突起部のうち少なくとも一方は有機材料で形成することが好ましい。
【００３９】
第２の半導体装置の製造方法において、第１のスペーサ状突起部と第２のスペーサ状突起部との接触面積は、第１のバンプと第２のバンプとの接合面積よりも大きいか等しいことが好ましい。
【００４０】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。ここでは、チップオンチップ構造を有する半導体装置をその製造方法によって説明する。
【００４１】
図１（ａ）〜図１（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００４２】
まず、主面に回路素子及び配線（図示せず）、並びに第１の内部電極１１が形成され、該第１の内部電極１１を除く領域に第１の保護（パッシベーション）膜１２が形成された第１の半導体チップ１０を用意する。また、主面に回路素子及び配線（図示せず）、第１の内部電極２１並びにその外側に外部電極２２が形成され、第２の内部電極２１及び外部電極２２を除く領域に第２の保護（パッシベーション）膜２３が形成された第２の半導体チップ２０を用意する。
【００４３】
続いて、第１の半導体チップ１０の第１の内部電極１１の上には、例えば半田材からなる第１のバンプ１３を形成し、第１の保護膜１２の上には、例えば第１のバンプ１３と同様に半田材からなり、互いに間隔をおいた複数のスペーサ状突起部１４を形成する。ここで、第１のバンプ１３及びスペーサ状突起部１４は、電解めっき法又は半田印刷法等により形成する。同様に、第２の半導体チップ２０の第２の内部電極２１の上には、例えば半田材からなる第２のバンプ２４を形成する。なお、第１のバンプ１３、スペーサ状突起部１４及び第２のバンプ２４の材料は、半田材に限られず、金、ニッケル又は銅等を用いてもよい。
【００４４】
次に、図１（ａ）に示すように、第２の半導体チップ２０の主面上における内部電極２１及び外部電極２２を覆わないように、エポキシ、ポリイミド、又はアクリル等からなり熱硬化性を有する絶縁性樹脂材２５を塗布する。続いて、主面上に第１のバンプ１３及びスペーサ状突起部１４が形成された第１の半導体チップ１０における主面の反対側の面をボンディングツール５０により真空吸着し、第１の半導体チップ１０の第１のバンプ１３と、第２の半導体チップ２０の第２のバンプ２４とが互いに対向するように位置合わせする。
【００４５】
次に、図１（ｂ）に示すように、ボンディングツール５０を介して第１の半導体チップ１０を加圧し且つ加熱することにより、第１のバンプ１３と第２のバンプ２１のうち少なくとも一方を潰しながら、該第１のバンプ１３と第２のバンプ２１とを接合する。
【００４６】
次に、図１（ｃ）に示すように、ボンディングツール５０を介して第１の半導体チップ１０をさらに加圧することにより、第１の半導体チップ１０上に設けられた各スペーサ状突起部１４の頂部を第２の半導体チップ２０の第２の保護膜１０に接触させる。このとき、複数のスペーサ状突起部１４が、第２の半導体チップ２０上の第２の保護膜２３と接触することにより、第１の半導体チップ１０に設けられた第１のバンプ１３と、第２の半導体チップ２０に設けられた第２のバンプ２４とに掛かっている圧力が分散されるため、第１のバンプ１３又は第２のバンプ２４は潰れにくくなる。
【００４７】
ここで、例えば、スペーサ状突起部１４の高さ寸法が第１のバンプ１３とほぼ同一で且つその個数も同数である場合には、スペーサ状突起部１４が第２の半導体チップ２０上の保護膜２３と接触した後の第１のバンプ１３と第２のバンプ２４の潰れ量は、スペーサ状突起部１４を設けなかった場合におけるスペーサ状突起部１４の保護膜２３との仮想の接触点からの各バンプ１３、２４の潰れ量と比べて、約４分の１以下に低減されることを実験により確認している。これにより、スペーサ状突起部１４を設けない場合と比べて、第１及び第２の各バンプ１３、２４の潰れすぎを確実に抑制できるため、第１の半導体チップ１０と第２の半導体チップ２０との間隙のばらつきを防止することができる。
【００４８】
次に、図１（ｄ）に示すように、第１の半導体チップ１０からボンディングツール５０を外し、その後、絶縁性樹脂材２５を加熱して硬化することにより、第１の半導体チップ１０と第２の半導体チップ２０とを互いに固着する。
【００４９】
この後は、図３に示す従来例のように、第１の半導体チップ１０が貼り合わされた第２の半導体チップ２０をリードフレーム上にダイボンディングとワイヤボンディングとを行ない、さらに封止樹脂材により封止してもよい。
【００５０】
ここで、絶縁性樹脂材２５は、第１の半導体チップ１０を第２の半導体チップ２０の主面に貼り合わせるよりも前に、すなわち第１のバンプ１３及び第２のバンプ２４を接合するよりも前に塗布しているが、該バンプ１３、２４同士を接合した後に毛細管現象を利用して、第１の半導体チップ１０と第２の半導体チップ２０との間隙に充填してもよく、また絶縁性樹脂材２５は必ずしも充填しなくてもよい。
【００５１】
このように、第１の実施形態によると、第１の半導体チップ１０と第２の半導体チップ２０との互いの主面同士の間に、各内部電極１１、２１を除く領域に形成されたスペーサ状突起部１４備えており、該スペーサ状突起部１４は第２の半導体チップ２０の第２の保護膜２３と接しているため、第１の半導体チップ１０と第２の半導体チップ２０との間隙が、各バンプ１３、２４の高さではなくスペーサ状突起部１４の高さにより一定に保たれる。これにより、フェースダウン方式で接続される半導体チップ１０、２０同士の間隙のばらつきが防止されるため、内部電極１１、２１同士を微細に接続できるので、パッケージの小型化を図ることができる。
【００５２】
なお、スペーサ状突起部１４の高さは、第１のバンプ１３及び第２のバンプ２４のうち高さが大きい方に合わせるのが好ましい。
【００５３】
また、スペーサ状突起部１４と第２の半導体チップ２０の第２の保護膜２３との接触面積は、第１のバンプ１３と第２のバンプ２４との接合面積よりも大きいか等しいことが好ましい。
【００５４】
また、スペーサ状突起部１４は、第１の半導体チップ１０に設ける代わりに、第２の半導体チップ２０に形成してもよい。
【００５５】
また、スペーサ状突起部１４は必ずしも導電性を有する必要はなく、半導体チップの保護膜として用いられる、例えばポリイミドのような有機材料により形成してもよい。但し、例えば第１の半導体チップ１０に有機材料からなるスペーサ状突起部１４を設ける場合には、該スペーサ状突起部１４は、第１のバンプ１３を形成するよりも前か、第１のバンプ１３を形成した後に設ける。
【００５６】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。ここでも第１の実施形態と同様に、チップオンチップ構造を有する半導体装置についてその製造方法によって説明する。
【００５７】
図２（ａ）〜図２（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００５８】
図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略し、第１の実施形態との相違点のみを説明する。
【００５９】
図２（ａ）に示すように、第１の半導体チップ１０を第２の半導体チップ２０と貼り合わせるよりも前に、第２の半導体チップ２０における第２の保護膜２３上であって、第１の半導体チップ１０の各第１のバンプ１３と対向する部分に、半田材等の導電性部材又はエポキシ等の絶縁性部材からなる第２のスペーサ状突起部３４を選択的に形成する。なお、第２の実施形態においては、第１の半導体チップ１０の第１の保護膜１２の上に形成したスペーサ状突起部１４を第１のスペーサ状突起部と呼ぶ。
【００６０】
続いて、第２の半導体チップ２０の主面上の内部電極２１及び外部電極２２を覆わないように、エポキシ等からなり熱硬化性を有する絶縁性樹脂材２５を塗布する。続いて、主面上に第１のバンプ１３及び第１のスペーサ状突起部１４が形成された第１の半導体チップ１０における主面の反対側の面をボンディングツール５０により真空吸着し、第１の半導体チップ１０の第１のバンプ１３と、第２の半導体チップ２０の第２のバンプ２４とが互いに対向するように位置合わせする。
【００６１】
次に、図２（ｂ）に示すように、ボンディングツール５０を介して第１の半導体チップ１０を加圧し且つ加熱することにより、第１のバンプ１３及び第２のバンプ２１のうち少なくとも一方を潰しながら、該第１のバンプ１３と第２のバンプ２１とを接合する。
【００６２】
次に、図２（ｃ）に示すように、ボンディングツール５０を介して第１の半導体チップ１０をさらに加圧することにより、第１の半導体チップ１０に設けられた各第１のスペーサ状突起部１４の頂部を、第２の半導体チップ２０上にそれぞれ対向するように設けられた第２のスペーサ状突起部３４の頂部と接触させる。このとき、複数の第１のスペーサ状突起部１４が、第２の半導体チップ２０上の第２のスペーサ状突起部３４の頂部と接触することにより、第１の半導体チップ１０に設けられた第１のバンプ１３と、第２の半導体チップ２０に設けられた第２のバンプ２４とに掛かっている圧力が分散されるため、第１のバンプ１３又は第２のバンプ２４は潰れにくくなる。
【００６３】
ここで、例えば、第１のスペーサ状突起部１４の高さ寸法が第１のバンプ１３とほぼ同一で且つその個数も同数である場合には、第１の実施形態で説明したように、第１のスペーサ状突起部１４が第２の半導体チップ２０に設けた第２のスペーサ状突起部３４と接触した後の第１のバンプ１３と第２のバンプ２４の潰れ量は、第１のスペーサ状突起部１４及び第２のスペーサ状突起部３４を設けない場合と比べて約４分の１以下に低減される。すなわち、第１及び第２の各スペーサ状突起部１４、３４を設けない場合と比べて、第１及び第２の各バンプ１３、２４の潰れすぎが抑制されるため、第１の半導体チップ１０と第２の半導体チップ２０との間隙のばらつきを防止することができる。
【００６４】
次に、図２（ｄ）に示すように、第１の半導体チップ１０からボンディングツール５０を外し、その後、絶縁性樹脂材２５を加熱して硬化することにより、第１の半導体チップ１０と第２の半導体チップ２０とを互いに固着する。
【００６５】
この後は、図３に示す従来例のように、第１の半導体チップ１０が貼り合わされた第２の半導体チップ２０をリードフレーム上にダイボンディングとワイヤボンディングとを行ない、その後、封止樹脂材により封止してもよい。
【００６６】
ここで、絶縁性樹脂材２５は、第１の半導体チップ１０を第２の半導体チップ２０の主面に貼り合わせるよりも前に、すなわち第１のバンプ１３及び第２のバンプ２４を接合するよりも前に塗布しているが、該バンプ１３、２４同士を接合した後に毛細管現象を利用して、第１の半導体チップ１０と第２の半導体チップ２０との間隙に充填してもよく、また絶縁性樹脂材２５は必ずしも充填しなくてもよい。
【００６７】
なお、第２のスペーサ状突起部３４の高さは、第２のバンプ２４の高さよりも小さくすることが好ましい。
【００６８】
また、第１のスペーサ状突起部１４と第２のスペーサ状突起部３４との接触面積は、第１のバンプ１３と第２のバンプ２４との接合面積よりも大きいか等しいことが好ましい。
【００６９】
また、第１のスペーサ状突起部１４は必ずしも導電性を有する必要はなく、半導体チップの保護膜として用いられる、例えばポリイミドのような有機材料により形成してもよい。
【００７０】
【発明の効果】
本発明に係る半導体装置によると、第１の半導体チップと第２の半導体チップとの互いの対向面における各内部電極を除く領域に形成されたスペーサ状突起部を備えているため、第１の半導体チップと第２の半導体チップとの間隙が、バンプの高さではなくスペーサ状突起部の高さにより一定に保たれる。その結果、フェースダウン方式で接続されるチップ同士の間隙のばらつきが防止されるので、内部電極同士を微細に接続でき、且つパッケージの小型化を図ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置及びその製造方法を示す工程順の構成断面図である。
【図２】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置及びその製造方法を示す工程順の構成断面図である。
【図３】従来の半導体装置を示す構成面図である。
【図４】従来の半導体装置の製造方法を示す工程順の構成断面図である。
【符号の説明】
１０ 第１の半導体チップ
１１ 第１の内部電極
１２ 第１の保護膜
１３ 第１のバンプ
１４ （第１の）スペーサ状突起部
２０ 第２の半導体チップ
２１ 第２の内部電極
２２ 外部電極
２３ 第２の保護膜
２４ 第２のバンプ
２５ 絶縁性樹脂材
５０ ボンディングツール
【発明の属する技術分野】
本発明は、それぞれがＬＳＩを有する半導体チップを積層し且つ互いに電気的に接続された、いわゆるチップオンチップ構造の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ半導体装置の低コスト化及び小型化を図るために、互いに異なる機能を有するＬＳＩ、又は互いに異なるプロセスにより形成されたＬＳＩを有する複数の半導体チップがフェースダウン方式により固着されてなる半導体装置が提案されている。
【０００３】
以下、従来の半導体装置について図３を参照しながら説明する。
【０００４】
図３に示すように、主面（素子形成面）上に複数の内部電極１１１が形成された第１の半導体チップ１１０と、主面（素子形成面）上に複数の内部電極１２１及び複数のボンディングパッド１２２が形成された第２の半導体チップ１２０とが、内部電極１１１、１２１同士を互いに対向させて貼り合わされている（例えば、特許文献１参照）。
【０００５】
内部電極１１１、１２１同士は半田バンプ１１１を介在させて電気的に接続されており、第１の半導体チップ１１０と第２の半導体チップ１２０との間における半田バンプ１１２を除く領域には、絶縁性樹脂材１２３が充填されている。
【０００６】
第２の半導体チップ１２０は、リードフレーム２０１におけるダイバッド部２０１ａの上に、ダイボンド樹脂材２０２により固着されている。また、ボンディングパッド１２２とリードフレーム２０１におけるリード部２０１ｂとは、ボンディングワイヤ２０３により電気的に接続されている。
【０００７】
また、第１の半導体チップ１１０、第２の半導体チップ１２０、ボンディングワイヤ２０３、リードフレーム２０１のダイパッド２０１ａ及びリード部２０１ｂの内側部分は、封止樹脂材２０４によって封止されてパッケージを形成している。
【０００８】
以下、前記のように構成された半導体装置の製造方法について図４（ａ）〜図４（ｄ）を参照しながら説明する。
【０００９】
まず、図４（ａ）に示すように、電解めっき法により、第１の半導体チップ１１０に設けられた内部電極１１１の上に半田バンプ１１２を選択的に形成する。
【００１０】
次に、図４（ｂ）に示すように、第２の半導体チップ１２０をウエハから個片に分割した後、第２の半導体チップ１２０の上に絶縁性樹脂材１２３を塗布する。続いて、第１の半導体チップ１１０を接続用ツール（コレット）２５０に真空吸着した状態で、第１の半導体チップ１１０に形成した半田バンプ１１２と、第２の半導体チップ１２０の内部電極１２１との互いの位置を合わせる。
【００１１】
次に、図４（ｃ）に示すように、接続用ツール２５０により加圧し且つ加熱しながら、第１の半導体チップ１１０を第２の半導体チップ１２０に圧着する。その後、さらに加熱して、半田バンプ１１２を溶融させて、第１の半導体チップ１１０の内部電極１１１と、第２の半導体チップ１２０の内部電極１２１とを溶融した半田バンプ１１２によって互いに接合する。
【００１２】
次に、第１の半導体チップ１１０が固着された第２の半導体チップ１１０をリードフレーム２０１のダイパッド部２０１ａにダイボンディングし、その後、第２の半導体チップ１２０のボンディングパッド１２２とリードフレーム２０１のリード部２０１ｂとをボンディングワイヤ２０３により接続し、さらに、封止用樹脂材２０４によって封止することにより、図３に示すパッケージを得る。
【００１３】
【特許文献１】
特開２０００−２３２２００号公報（第１図）
【００１４】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置は、第１の半導体チップ１１０と第２の半導体チップ１２０との間隙が、接続用ツール２５０による加圧及び加熱の条件、並びに半田バンプ１１２の高さのばらつきによって決定されるため、チップ１１０、１２０同士の間隙のばらつきを調整することが極めて困難であり、従って、以下に示すような問題を有している。
【００１５】
（１）半田バンプ１１２の潰れ量の調節が困難であるため、熱圧着又は溶融により接合する際に、接合された後の半田バンプ１１２のサイズが各内部電極１１１、１２１よりも大きくなり、その結果、各内部電極１１１、１２１の狭ピッチ化に対応することができない。
【００１６】
（２）チップ１１０、１２０同士の間隙の容積が変動するため、両チップ間に絶縁性樹脂材１２３を確実に充填させるには、該絶縁性樹脂材１２３の充填量を必要な量よりも多く見積もらなくてはならない。その結果、絶縁性樹脂材１２３の充填量を多くするとフィレット幅が大きくなるため、複数の半導体チップのうちボンディングパッド１２２を有する半導体チップ、ここでは第２の半導体チップ１２０の外形サイズを大きくしなければならず、パッケージの小型化を困難とする。
【００１７】
本発明は、前記従来の問題を解決し、フェースダウン方式で接続するチップ同士の間隙のばらつきを防止して内部電極同士を微細に接続でき、且つパッケージの小型化を図れるようにすることを目的とする。
【００１８】
【課題を解決するための手段】
前記従来の目的を達成するため、本発明は、チップオンチップ構造を有する半導体チップ同士の対向面であってバンプ形成部分を除く領域に、スペーサとなる部材を設ける構成とする。
【００１９】
具体的に、本発明に係る第１の半導体装置は、主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップと、第１の半導体チップと第２の半導体チップとの互いの対向面における各内部電極を除く領域に形成されたスペーサ状突起部とを備え、第１の半導体チップと第２の半導体チップとは、第１のバンプと第２のバンプとが互いに接合することにより固着されており、スペーサ状突起部は第１の半導体チップ及び第２の半導体チップと接している。
【００２０】
第１の半導体装置によると、第１の半導体チップと第２の半導体チップとの互いの対向面における各内部電極を除く領域に形成されたスペーサ状突起部を備え、スペーサ状突起部は第１の半導体チップ及び第２の半導体チップと接しているため、第１の半導体チップと第２の半導体チップとの間隙が、バンプの高さではなくスペーサ状突起部の高さにより一定に保たれるようになる。
【００２１】
本発明に係る第２の半導体装置は、主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップと、第１の半導体チップの主面における第１の内部電極を除く領域に形成された第１のスペーサ状突起部と、第２の半導体チップの主面における第２の内部電極を除く領域に形成された第２のスペーサ状突起部とを備え、第１の半導体チップと第２の半導体チップとは、第１のバンプと第２のバンプとが互いに接合することにより固着されており、第１のスペーサ状突起部と第２のスペーサ状突起部とは互いに接している。
【００２２】
第２の半導体装置によると、第１の半導体チップの主面における第１の内部電極を除く領域に形成された第１のスペーサ状突起部と、第２の半導体チップの主面における第２の内部電極を除く領域に形成された第２のスペーサ状突起部とを備え、第１のスペーサ状突起部と第２のスペーサ状突起部とは互いに接しているため、第１の半導体チップと第２の半導体チップとの間隙が、バンプの高さではなく第１のスペーサ状突起部及び第２のスペーサ状突起部の高さにより一定に保たれるようになる。
【００２３】
本発明に係る第１の半導体装置の製造方法は、主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップとを用意する第１の工程と、第１の半導体チップの主面における第１の内部電極を除く領域上にスペーサ状突起部を形成する第２の工程と、第１のバンプと第２のバンプとが互いに対向するように、第１の半導体チップと第２の半導体チップとを加熱し且つ加圧しながら固着する第３の工程とを備え、第３の工程は、第１のバンプの頂部と第２のバンプの頂部とが接して、そのうちの少なくとも一方が潰れることにより、第１のバンプと第２のバンプとが電気的に接続する工程と、スペーサ状突起部の端部が第２の半導体チップと接することにより、第１のバンプ又は第２のバンプの潰れを抑制する工程とを含む。
【００２４】
第１の半導体装置の製造方法によると、第１のバンプの頂部と第２のバンプの頂部とが接してそのうちの少なくとも一方が潰れることにより、第１のバンプと第２のバンプとが電気的に接続し、その後、スペーサ状突起部の端部が第２の半導体チップと接することにより、第１のバンプ又は第２のバンプの潰れを抑制する。このように、第１のバンプと第２のバンプとが電気的な接続を十分に行なえる程度にまで押し潰された状態となった後に、第１の半導体チップに形成されたスペーサ状突起部が第２の半導体チップに接触する。このため、バンプに掛かっていた加重がスペーサ状突起部に分散してバンプの潰れ過ぎを抑制できるので、第１の半導体チップと第２の半導体チップとの間隙をバンプの高さではなくスペーサ状突起部の高さによって一定に保つことができる。
【００２５】
第１の半導体装置の製造方法において、スペーサ状突起部は第１のバンプと同一の材料で形成することが好ましい。
【００２６】
このようにすると、スペーサ状突起部をバンプの形成工程と同一の工程で形成することができるため、スペーサ状突起部の形成が容易となると共に、製造コスト及び材料コストを低減することができる。
【００２７】
第１の半導体装置の製造方法において、スペーサ状突起部は第１のバンプと同一の高さで形成することが好ましい。
【００２８】
このようにすると、スペーサ状突起部の高さが、第１のバンプの高さと第２のバンプの高さとの和よりも小さくなるため、スペーサ状突起部は、第１のバンプと第２のバンプとが互いの電気的な接合が十分に行なえるまで押し潰された後に、スペーサとしての機能を確実に果たすことが可能となる。
【００２９】
第１の半導体装置の製造方法において、スペーサ状突起部は有機材料で形成することが好ましい。
【００３０】
このようにすると、スペーサ状突起部が第２の半導体チップと接触した際に、有機材の弾性によりスペーサ状突起部自体が緩衝材となるため、第２の半導体チップのスペーサ状突起部による損傷を防止することができる。
【００３１】
第１の半導体装置の製造方法において、スペーサ状突起部と第２の半導体チップとの接触面積は、第１のバンプと第２のバンプとの接合面積よりも大きいか等しいことが好ましい。
【００３２】
このようにすると、スペーサ状突起部が第２の半導体素子の表面に接触した際に、接合時に第１のバンプ及び第２のバンプに掛かる加重を２分の１以下に低減できるため、バンプの潰れをより確実に抑制することができる。さらに、スペーサ状突起部が第２の半導体チップと接触する際の接触面積を大きくとることができるため、第２の半導体チップに対する衝撃が軽減されるので、第２の半導体チップが有する素子の特性劣化を防止することができる。
【００３３】
本発明に係る第２の半導体装置の製造方法は、主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップとを用意する第１の工程と、第１の半導体チップの主面における第１の内部電極を除く領域上に第１のスペーサ状突起部を形成する第２の工程と、第２の半導体チップの主面における第２の内部電極を除く領域上であって、第１のスペーサ状突起部と対向する位置に第２のスペーサ状突起部を形成する第３の工程と、第１のバンプと第２のバンプとが互いに対向すると共に第１のスペーサ状突起部と第２のスペーサ状突起部とが互いに対向するように、第１の半導体チップと第２の半導体チップとを加熱し且つ加圧しながら固着する第４の工程とを備え、第４の工程は、第１のバンプの頂部と第２のバンプの頂部とが接して、そのうちの少なくとも一方が潰れることにより、第１のバンプと第２のバンプとが電気的に接続する工程と、第１のスペーサ状突起部の端部が第２のスペーサ状突起部と接することにより、第１のバンプ又は第２のバンプの潰れを抑制する工程とを含む。
【００３４】
第２の半導体装置の製造方法によると、第１のバンプの頂部と第２のバンプの頂部とが接してそのうちの少なくとも一方が潰れることにより、第１のバンプと第２のバンプとが電気的に接続し、その後、第１のスペーサ状突起部の端部が第２のスペーサ状突起部と接することにより、第１のバンプ又は第２のバンプの潰れを抑制する。このように、第１のバンプと第２のバンプとが、互いの電気的な接続を十分に行なえる程度にまで押し潰された状態となった後に、第１の半導体チップに形成された第１のスペーサ状突起部と第２の半導体チップに形成された第２のスペーサ状突起部とが互いに接触する。このため、バンプに掛かっていた加重が第１及び第２のスペーサ状突起部に分散してバンプの潰れ過ぎが抑制されるので、第１の半導体チップと第２の半導体チップとの間隙をバンプの高さではなく第１及び第２のスペーサ状突起部の高さによって一定に保つことができる。
【００３５】
第２の半導体装置の製造方法において、第１のスペーサ状突起部は、第１のバンプと同一の材料で形成することが好ましい。
【００３６】
第２の半導体装置の製造方法において、第１のスペーサ状突起部は、第１のバンプと同一の高さで形成し、第２のスペーサ状突起部は、第２のバンプよりも低く形成することが好ましい。
【００３７】
このようにすると、第１のスペーサ状突起部と第２のスペーサ状突起部との高さの和が、第１のバンプの高さと第２のバンプの高さの和よりも小さくなるため、第１のスペーサ状突起部及び第２のスペーサ状突起部は、第１のバンプと第２のバンプとが互いの電気的な接合が十分に行なえるまで押し潰された後に、スペーサとしての機能を確実に果たすことができる。
【００３８】
第２の半導体装置の製造方法において、第１のスペーサ状突起部及び第２のスペーサ状突起部のうち少なくとも一方は有機材料で形成することが好ましい。
【００３９】
第２の半導体装置の製造方法において、第１のスペーサ状突起部と第２のスペーサ状突起部との接触面積は、第１のバンプと第２のバンプとの接合面積よりも大きいか等しいことが好ましい。
【００４０】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。ここでは、チップオンチップ構造を有する半導体装置をその製造方法によって説明する。
【００４１】
図１（ａ）〜図１（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００４２】
まず、主面に回路素子及び配線（図示せず）、並びに第１の内部電極１１が形成され、該第１の内部電極１１を除く領域に第１の保護（パッシベーション）膜１２が形成された第１の半導体チップ１０を用意する。また、主面に回路素子及び配線（図示せず）、第１の内部電極２１並びにその外側に外部電極２２が形成され、第２の内部電極２１及び外部電極２２を除く領域に第２の保護（パッシベーション）膜２３が形成された第２の半導体チップ２０を用意する。
【００４３】
続いて、第１の半導体チップ１０の第１の内部電極１１の上には、例えば半田材からなる第１のバンプ１３を形成し、第１の保護膜１２の上には、例えば第１のバンプ１３と同様に半田材からなり、互いに間隔をおいた複数のスペーサ状突起部１４を形成する。ここで、第１のバンプ１３及びスペーサ状突起部１４は、電解めっき法又は半田印刷法等により形成する。同様に、第２の半導体チップ２０の第２の内部電極２１の上には、例えば半田材からなる第２のバンプ２４を形成する。なお、第１のバンプ１３、スペーサ状突起部１４及び第２のバンプ２４の材料は、半田材に限られず、金、ニッケル又は銅等を用いてもよい。
【００４４】
次に、図１（ａ）に示すように、第２の半導体チップ２０の主面上における内部電極２１及び外部電極２２を覆わないように、エポキシ、ポリイミド、又はアクリル等からなり熱硬化性を有する絶縁性樹脂材２５を塗布する。続いて、主面上に第１のバンプ１３及びスペーサ状突起部１４が形成された第１の半導体チップ１０における主面の反対側の面をボンディングツール５０により真空吸着し、第１の半導体チップ１０の第１のバンプ１３と、第２の半導体チップ２０の第２のバンプ２４とが互いに対向するように位置合わせする。
【００４５】
次に、図１（ｂ）に示すように、ボンディングツール５０を介して第１の半導体チップ１０を加圧し且つ加熱することにより、第１のバンプ１３と第２のバンプ２１のうち少なくとも一方を潰しながら、該第１のバンプ１３と第２のバンプ２１とを接合する。
【００４６】
次に、図１（ｃ）に示すように、ボンディングツール５０を介して第１の半導体チップ１０をさらに加圧することにより、第１の半導体チップ１０上に設けられた各スペーサ状突起部１４の頂部を第２の半導体チップ２０の第２の保護膜１０に接触させる。このとき、複数のスペーサ状突起部１４が、第２の半導体チップ２０上の第２の保護膜２３と接触することにより、第１の半導体チップ１０に設けられた第１のバンプ１３と、第２の半導体チップ２０に設けられた第２のバンプ２４とに掛かっている圧力が分散されるため、第１のバンプ１３又は第２のバンプ２４は潰れにくくなる。
【００４７】
ここで、例えば、スペーサ状突起部１４の高さ寸法が第１のバンプ１３とほぼ同一で且つその個数も同数である場合には、スペーサ状突起部１４が第２の半導体チップ２０上の保護膜２３と接触した後の第１のバンプ１３と第２のバンプ２４の潰れ量は、スペーサ状突起部１４を設けなかった場合におけるスペーサ状突起部１４の保護膜２３との仮想の接触点からの各バンプ１３、２４の潰れ量と比べて、約４分の１以下に低減されることを実験により確認している。これにより、スペーサ状突起部１４を設けない場合と比べて、第１及び第２の各バンプ１３、２４の潰れすぎを確実に抑制できるため、第１の半導体チップ１０と第２の半導体チップ２０との間隙のばらつきを防止することができる。
【００４８】
次に、図１（ｄ）に示すように、第１の半導体チップ１０からボンディングツール５０を外し、その後、絶縁性樹脂材２５を加熱して硬化することにより、第１の半導体チップ１０と第２の半導体チップ２０とを互いに固着する。
【００４９】
この後は、図３に示す従来例のように、第１の半導体チップ１０が貼り合わされた第２の半導体チップ２０をリードフレーム上にダイボンディングとワイヤボンディングとを行ない、さらに封止樹脂材により封止してもよい。
【００５０】
ここで、絶縁性樹脂材２５は、第１の半導体チップ１０を第２の半導体チップ２０の主面に貼り合わせるよりも前に、すなわち第１のバンプ１３及び第２のバンプ２４を接合するよりも前に塗布しているが、該バンプ１３、２４同士を接合した後に毛細管現象を利用して、第１の半導体チップ１０と第２の半導体チップ２０との間隙に充填してもよく、また絶縁性樹脂材２５は必ずしも充填しなくてもよい。
【００５１】
このように、第１の実施形態によると、第１の半導体チップ１０と第２の半導体チップ２０との互いの主面同士の間に、各内部電極１１、２１を除く領域に形成されたスペーサ状突起部１４備えており、該スペーサ状突起部１４は第２の半導体チップ２０の第２の保護膜２３と接しているため、第１の半導体チップ１０と第２の半導体チップ２０との間隙が、各バンプ１３、２４の高さではなくスペーサ状突起部１４の高さにより一定に保たれる。これにより、フェースダウン方式で接続される半導体チップ１０、２０同士の間隙のばらつきが防止されるため、内部電極１１、２１同士を微細に接続できるので、パッケージの小型化を図ることができる。
【００５２】
なお、スペーサ状突起部１４の高さは、第１のバンプ１３及び第２のバンプ２４のうち高さが大きい方に合わせるのが好ましい。
【００５３】
また、スペーサ状突起部１４と第２の半導体チップ２０の第２の保護膜２３との接触面積は、第１のバンプ１３と第２のバンプ２４との接合面積よりも大きいか等しいことが好ましい。
【００５４】
また、スペーサ状突起部１４は、第１の半導体チップ１０に設ける代わりに、第２の半導体チップ２０に形成してもよい。
【００５５】
また、スペーサ状突起部１４は必ずしも導電性を有する必要はなく、半導体チップの保護膜として用いられる、例えばポリイミドのような有機材料により形成してもよい。但し、例えば第１の半導体チップ１０に有機材料からなるスペーサ状突起部１４を設ける場合には、該スペーサ状突起部１４は、第１のバンプ１３を形成するよりも前か、第１のバンプ１３を形成した後に設ける。
【００５６】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。ここでも第１の実施形態と同様に、チップオンチップ構造を有する半導体装置についてその製造方法によって説明する。
【００５７】
図２（ａ）〜図２（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００５８】
図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略し、第１の実施形態との相違点のみを説明する。
【００５９】
図２（ａ）に示すように、第１の半導体チップ１０を第２の半導体チップ２０と貼り合わせるよりも前に、第２の半導体チップ２０における第２の保護膜２３上であって、第１の半導体チップ１０の各第１のバンプ１３と対向する部分に、半田材等の導電性部材又はエポキシ等の絶縁性部材からなる第２のスペーサ状突起部３４を選択的に形成する。なお、第２の実施形態においては、第１の半導体チップ１０の第１の保護膜１２の上に形成したスペーサ状突起部１４を第１のスペーサ状突起部と呼ぶ。
【００６０】
続いて、第２の半導体チップ２０の主面上の内部電極２１及び外部電極２２を覆わないように、エポキシ等からなり熱硬化性を有する絶縁性樹脂材２５を塗布する。続いて、主面上に第１のバンプ１３及び第１のスペーサ状突起部１４が形成された第１の半導体チップ１０における主面の反対側の面をボンディングツール５０により真空吸着し、第１の半導体チップ１０の第１のバンプ１３と、第２の半導体チップ２０の第２のバンプ２４とが互いに対向するように位置合わせする。
【００６１】
次に、図２（ｂ）に示すように、ボンディングツール５０を介して第１の半導体チップ１０を加圧し且つ加熱することにより、第１のバンプ１３及び第２のバンプ２１のうち少なくとも一方を潰しながら、該第１のバンプ１３と第２のバンプ２１とを接合する。
【００６２】
次に、図２（ｃ）に示すように、ボンディングツール５０を介して第１の半導体チップ１０をさらに加圧することにより、第１の半導体チップ１０に設けられた各第１のスペーサ状突起部１４の頂部を、第２の半導体チップ２０上にそれぞれ対向するように設けられた第２のスペーサ状突起部３４の頂部と接触させる。このとき、複数の第１のスペーサ状突起部１４が、第２の半導体チップ２０上の第２のスペーサ状突起部３４の頂部と接触することにより、第１の半導体チップ１０に設けられた第１のバンプ１３と、第２の半導体チップ２０に設けられた第２のバンプ２４とに掛かっている圧力が分散されるため、第１のバンプ１３又は第２のバンプ２４は潰れにくくなる。
【００６３】
ここで、例えば、第１のスペーサ状突起部１４の高さ寸法が第１のバンプ１３とほぼ同一で且つその個数も同数である場合には、第１の実施形態で説明したように、第１のスペーサ状突起部１４が第２の半導体チップ２０に設けた第２のスペーサ状突起部３４と接触した後の第１のバンプ１３と第２のバンプ２４の潰れ量は、第１のスペーサ状突起部１４及び第２のスペーサ状突起部３４を設けない場合と比べて約４分の１以下に低減される。すなわち、第１及び第２の各スペーサ状突起部１４、３４を設けない場合と比べて、第１及び第２の各バンプ１３、２４の潰れすぎが抑制されるため、第１の半導体チップ１０と第２の半導体チップ２０との間隙のばらつきを防止することができる。
【００６４】
次に、図２（ｄ）に示すように、第１の半導体チップ１０からボンディングツール５０を外し、その後、絶縁性樹脂材２５を加熱して硬化することにより、第１の半導体チップ１０と第２の半導体チップ２０とを互いに固着する。
【００６５】
この後は、図３に示す従来例のように、第１の半導体チップ１０が貼り合わされた第２の半導体チップ２０をリードフレーム上にダイボンディングとワイヤボンディングとを行ない、その後、封止樹脂材により封止してもよい。
【００６６】
ここで、絶縁性樹脂材２５は、第１の半導体チップ１０を第２の半導体チップ２０の主面に貼り合わせるよりも前に、すなわち第１のバンプ１３及び第２のバンプ２４を接合するよりも前に塗布しているが、該バンプ１３、２４同士を接合した後に毛細管現象を利用して、第１の半導体チップ１０と第２の半導体チップ２０との間隙に充填してもよく、また絶縁性樹脂材２５は必ずしも充填しなくてもよい。
【００６７】
なお、第２のスペーサ状突起部３４の高さは、第２のバンプ２４の高さよりも小さくすることが好ましい。
【００６８】
また、第１のスペーサ状突起部１４と第２のスペーサ状突起部３４との接触面積は、第１のバンプ１３と第２のバンプ２４との接合面積よりも大きいか等しいことが好ましい。
【００６９】
また、第１のスペーサ状突起部１４は必ずしも導電性を有する必要はなく、半導体チップの保護膜として用いられる、例えばポリイミドのような有機材料により形成してもよい。
【００７０】
【発明の効果】
本発明に係る半導体装置によると、第１の半導体チップと第２の半導体チップとの互いの対向面における各内部電極を除く領域に形成されたスペーサ状突起部を備えているため、第１の半導体チップと第２の半導体チップとの間隙が、バンプの高さではなくスペーサ状突起部の高さにより一定に保たれる。その結果、フェースダウン方式で接続されるチップ同士の間隙のばらつきが防止されるので、内部電極同士を微細に接続でき、且つパッケージの小型化を図ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置及びその製造方法を示す工程順の構成断面図である。
【図２】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置及びその製造方法を示す工程順の構成断面図である。
【図３】従来の半導体装置を示す構成面図である。
【図４】従来の半導体装置の製造方法を示す工程順の構成断面図である。
【符号の説明】
１０ 第１の半導体チップ
１１ 第１の内部電極
１２ 第１の保護膜
１３ 第１のバンプ
１４ （第１の）スペーサ状突起部
２０ 第２の半導体チップ
２１ 第２の内部電極
２２ 外部電極
２３ 第２の保護膜
２４ 第２のバンプ
２５ 絶縁性樹脂材
５０ ボンディングツール
Claims (6)
- 主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、
主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップと、
前記第１の半導体チップの主面における前記第１の内部電極を除く領域に形成された第１のスペーサ状突起部と、
前記第２の半導体チップの主面における前記第２の内部電極を除く領域に形成された第２のスペーサ状突起部とを備え、
前記第１の半導体チップと前記第２の半導体チップとは、前記第１のバンプと前記第２のバンプとが互いに接合することにより固着されており、
前記第１のスペーサ状突起部と前記第２のスペーサ状突起部とは互いに接していること特徴とする半導体装置。 - 主面上に形成された第１の内部電極及び該第１の内部電極の上に形成された第１のバンプを有する第１の半導体チップと、主面上に形成された第２の内部電極及び該第２の内部電極の上に形成された第２のバンプを有する第２の半導体チップとを用意する第１の工程と、
前記第１の半導体チップの主面における前記第１の内部電極を除く領域上に第１のスペーサ状突起部を形成する第２の工程と、
前記第２の半導体チップの主面における前記第２の内部電極を除く領域上であって、前記第１のスペーサ状突起部と対向する位置に第２のスペーサ状突起部を形成する第３の工程と、
前記第１のバンプと前記第２のバンプとが互いに対向すると共に前記第１のスペーサ状突起部と前記第２のスペーサ状突起部とが互いに対向するように、前記第１の半導体チップと前記第２の半導体チップとを加熱し且つ加圧しながら固着する第４の工程とを備え、
前記第４の工程は、
前記第１のバンプの頂部と前記第２のバンプの頂部とが接して、そのうちの少なくとも一方が潰れることにより、前記第１のバンプと前記第２のバンプとが電気的に接続する工程と、
前記第１のスペーサ状突起部の端部が前記第２のスペーサ状突起部と接することにより、前記第１のバンプ又は第２のバンプの潰れを抑制する工程とを含むことを特徴とする半導体装置の製造方法。 - 前記第１のスペーサ状突起部は、前記第１のバンプと同一の材料で形成することを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記第１のスペーサ状突起部は、前記第１のバンプと同一の高さで形成し、前記第２のスペーサ状突起部は、前記第２のバンプよりも低く形成することを特徴とする請求項２又は３に記載の半導体装置の製造方法。
- 前記第１のスペーサ状突起部及び第２のスペーサ状突起部のうち少なくとも一方は有機材料で形成することを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記第１のスペーサ状突起部と前記第２のスペーサ状突起部との接触面積は、前記第１のバンプと前記第２のバンプとの接合面積よりも大きいか等しいことを特徴とする請求項２〜５のうちのいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273000A JP3810359B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273000A JP3810359B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111695A JP2004111695A (ja) | 2004-04-08 |
| JP3810359B2 true JP3810359B2 (ja) | 2006-08-16 |
Family
ID=32269876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002273000A Expired - Fee Related JP3810359B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3810359B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332576A (ja) * | 2005-04-25 | 2006-12-07 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
| JP4858692B2 (ja) * | 2006-06-22 | 2012-01-18 | 日本電気株式会社 | チップ積層型半導体装置 |
| JP6189181B2 (ja) | 2013-11-06 | 2017-08-30 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
| JP6219155B2 (ja) | 2013-12-13 | 2017-10-25 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-09-19 JP JP2002273000A patent/JP3810359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111695A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316838B1 (en) | Semiconductor device | |
| KR100497974B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| US6960827B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7635610B2 (en) | Multi-chip stack package and fabricating method thereof | |
| KR101661442B1 (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
| KR100743342B1 (ko) | 반도체 장치의 제조 방법 | |
| US20060097402A1 (en) | Semiconductor device having flip-chip package and method for fabricating the same | |
| US7026188B2 (en) | Electronic device and method for manufacturing the same | |
| US20020093108A1 (en) | Flip chip packaged semiconductor device having double stud bumps and method of forming same | |
| WO2002007219A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP4896010B2 (ja) | 積層型半導体装置及びその製造方法 | |
| JP2002164498A (ja) | 半導体装置およびその製法 | |
| CN107507809B (zh) | 倒装芯片 | |
| US6489180B1 (en) | Flip-chip packaging process utilizing no-flow underfill technique | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| US9136219B2 (en) | Expanded semiconductor chip and semiconductor device | |
| KR20190136459A (ko) | 반도체 다이들을 스택하는 방법 및 반도체 패키지 | |
| JP4435187B2 (ja) | 積層型半導体装置 | |
| JP3810359B2 (ja) | 半導体装置及びその製造方法 | |
| JP3670625B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JP5812123B2 (ja) | 電子機器の製造方法 | |
| JP2003318363A (ja) | 突起電極接合型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |