JP2006332576A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置において、前記コンポジット材料中のフィラーによる半導体ベアチップへのストレスを緩和して不具合の発生を防止する。
【解決手段】 ＭＥＭＳチップ２をシリコン半導体チップ３に積層して成る半導体装置１において、両者の回路形成面を相互に対向させて導電性微小突起４で電極間を接続するとともに、両者間に、低い硬化温度および線膨張係数で、充分な強度を得ることができるコンポジット材料５を充填して接合するにあたって、チップ２，３側には保護層７，８を介在する。したがって、コンポジット材料５中の硬いフィラー１０が、チップ２，３の表面を傷付けることを未然に防止し、半導体装置１の信頼性を向上することができる。
【選択図】 図１

Description

本発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）チップで好適に実施される半導体装置およびその製造方法に関し、特に半導体ベアチップの回路形成面同士をコンポジット材料を介して直接接合したり、半導体ベアチップの回路形成面側に他の部品を搭載した基板を積層するなどして、半導体多層モジュールとして実現されるものに関する。

電子機器の小型薄型化ニーズの増大に伴い、半導体デバイスも同様に小型薄型化が求められている。通常、メモリなどで広く行われる手法は、単一のシリコン基板上に複数の回路層を積層してゆくものである。一方、異なる機能の半導体チップを集積する際に、通常行われるのは、シリコン半導体のベアチップをボンディング面を上にして積み重ね、それらの電極からベースとなる基板、あるいはチップそのものにワイヤボンディングする手法がある。

しかしながら、上記手法は、チップからの電極の引き出しにベースとなる基板が必要であること、および通電手段がワイヤボンディングであるので、半導体チップの寸法にボンディングに必要な寸法が加わり、上側に積層されるチップ程、面積が狭くなってしまうという問題がある。

そこで、更に小型化する手法として、チップそれぞれを直接接合する手法がある。この手法では、チップ同士の接合によって必要な接続が完結するので、最大のチップ寸法のみで必要な機能の集積を図ることができる。その場合、半導体チップ同士の接合は、半導体チップ表面をプラズマで洗浄・活性化して接合する常温接合や、金属微小突起を用いて超音波接続するフリップチップ法などで行われる。

これらの手法は、固相拡散を行った接合であり、チップ間の接合では原理的に応力が発生しない接合方法である。しかしながら、接合界面の状態に左右され易く、安定した強度を得るための条件設定が困難である。またチップ間に樹脂を充填させて接合をより強固なものにするにも、充填させる手段が限られており、生産性が低い。

そこで、特許文献１では、シリコン半導体チップの表面の電極にスタッドバンプなどの導電性微小突起を形成し、それらを向かい合わせて接合する手法が用いられている。また、この特許文献１には、導電性微小突起以外の部分には、補強用にエポキシ系の接着剤を充填することが示されている。

しかしながら、特に少なくとも１つのシリコン半導体チップが微小な構造体を形成した前記ＭＥＭＳチップを用いて機能集積を試みる場合に顕著であるが、前記ＭＥＭＳチップは可動部を有するために外部応力に対して非常に敏感であり、その応力の影響を抑えながら小型化を行うために、非常に低応力でチップ同士を接合する必要がある。そこで、特許文献２には、シリコン半導体チップの間に、コンポジット材料を充填して接合の強度を確保することが示されている。前記コンポジット材料は、シリカやアルミナなどの無機フィラーを、エポキシ樹脂などの熱硬化性のコンポジット樹脂に含有して成り、低い硬化温度および線膨張係数で、前記応力が少なく、充分な強度を得るために最適な材料である。
特開２００３−３４４７８５号公報 特開平１１−５４６６２号公報

上記特許文献２では、少ない応力で接合することができるけれども、前記コンポジット材料に含まれる無機フィラーは硬く、シリコン半導体チップ同士を接合するために行うプレスの工程では、シリコン半導体チップの表面に無機フィラーが当ったり、刺さったりする恐れがある。したがって、それらの箇所が回路部分であった場合は、回路を損壊させたり、その可能性を持つ傷を与えるという問題がある。

本発明の目的は、フィラーによる半導体ベアチップへのストレスを緩和して不具合の発生を未然に防止し、半導体装置の信頼性を向上することができる半導体装置およびその製造方法を提供することである。

本発明の半導体装置は、半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置において、前記コンポジット材料の少なくとも半導体ベアチップ側には、保護層を介在することを特徴とする。

上記の構成によれば、半導体ベアチップの回路形成面同士をコンポジット材料を介して直接接合したり、半導体ベアチップの回路形成面側に他の部品を搭載した基板を積層するなどして、半導体多層モジュールとして実現される半導体装置において、接合に用いる前記コンポジット材料は、低い硬化温度および線膨張係数で、充分な強度を得るために最適な材料である。ただし、前記コンポジット材料は、シリカやアルミナなどの無機材料から成るフィラーを、エポキシ樹脂などの熱硬化性のコンポジット樹脂に、たとえば７５％以上含有して成り、これによって、たとえば線膨張係数が２０ｐｐｍ／℃以下に抑えられている。

ところが、前記フィラーは硬く、接合時の加熱・加圧によって半導体ベアチップにストレスが加わる。具体的には、フィラーによって半導体ベアチップの表面を傷付け、チップ表面に形成された回路を損傷してしまう。そこで、半導体ベアチップとコンポジット材料との界面には、保護層を形成する。

したがって、フィラーによる半導体ベアチップへのストレスを緩和して不具合の発生を未然に防止し、半導体装置の信頼性を向上することができる。

また、本発明の半導体装置は、半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置において、前記コンポジット材料の少なくとも半導体ベアチップ側には、防湿性を有する保護層を介在することを特徴とする。

上記の構成によれば、前記保護層が防湿性を有することで、上述のフィラーによる半導体ベアチップへのストレスを緩和するという作用効果に加えて、コンポジット材料との界面やコンポジット材料内を浸透した水分を、該保護層で遮断して、半導体ベアチップへ浸透しないようにすることができ、これによって一層信頼性を向上することができる。

さらにまた、本発明の半導体装置では、前記保護層は、ポリイミドから成る。

上記の構成によれば、ポリイミドは、ストレスの緩和だけでなく、防湿性を有するので、上記の材料として好適である。

また、本発明の半導体装置では、前記半導体ベアチップは、ＭＥＭＳチップであることを特徴とする。

上記の構成によれば、ＭＥＭＳチップは内部に空間を有し、その空間内に懸架した微小機械構造体の動きをセンシングするので、外部応力に対して非常に敏感である。そこで、その応力の影響を抑えながら小型化を行うために、非常に低応力でチップ同士を接合できる前記コンポジット材料を用いることで、センシングの精度を向上することができる。

したがって、本発明を特に好適に実施することができる。

さらにまた、本発明の半導体装置では、前記保護層のコンポジット材料との接合面は、粗面化されていることを特徴とする。

上記の構成によれば、保護層のコンポジット材料との接合面をレーザ照射や化学エッチングなどで粗面化しておくことで、アンカー効果で保護層はコンポジット材料と噛合い、密着性を良くすることができるとともに、侵入した水分の伝わる経路が複雑になり、水分を浸透し難くすることもでき、より信頼性を向上することができる。

また、ウェハ状態での接合を行った際の層間の接着強度を高められるので、チップサイズを小型化したときの層間剥がれを防止でき、より小さいチップサイズへの対応が可能になる。

また、本発明の半導体装置の製造方法は、半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置の製造方法において、前記半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面との一方に導電性微小突起を形成する工程と、前記半導体ベアチップおよび他のチップの回路形成面に保護層を形成する工程と、前記半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面との少なくとも一方にコンポジット材料を塗布する工程と、前記コンポジット材料の塗布された半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面とを対向させて積層する工程と、積層された半導体ベアチップと、他のチップまたは基板とを加熱・加圧して接合するプレス工程とを含むことを特徴とする。

上記の構成によれば、半導体ベアチップの回路形成面同士をコンポジット材料を介して直接接合したり、半導体ベアチップの回路形成面側に他の部品を搭載した基板を積層するなどして、半導体多層モジュールとして実現される半導体装置を製造するにあたって、接合に用いる前記コンポジット材料は、低い硬化温度および線膨張係数で、充分な強度を得るために最適な材料である。ただし、前記コンポジット材料は、シリカやアルミナなどの無機材料から成るフィラーを、エポキシ樹脂などの熱硬化性のコンポジット樹脂に、たとえば７５％以上含有して成り、これによって、たとえば線膨張係数が２０ｐｐｍ／℃以下に抑えられている。

ところが、前記フィラーは硬く、接合時の加熱・加圧によって半導体ベアチップにストレスが加わる。具体的には、フィラーによって半導体ベアチップの表面を傷付け、チップ表面に形成された回路を損傷してしまう。そこで、半導体ベアチップの回路形成面に、保護層を形成した後、前記コンポジット材料で接合する。

したがって、フィラーによる半導体ベアチップへのストレスを緩和して不具合の発生を未然に防止し、半導体装置の信頼性を向上することができる。

さらにまた、本発明の半導体装置の製造方法は、半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置の製造方法において、前記半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面との一方に導電性微小突起を形成する工程と、前記半導体ベアチップおよび他のチップの回路形成面に防湿性を有する保護層を形成する工程と、前記半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面との少なくとも一方にコンポジット材料を塗布する工程と、前記コンポジット材料の塗布された半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面とを対向させて積層する工程と、積層された半導体ベアチップと、他のチップまたは基板とを加熱・加圧して接合するプレス工程とを含むことを特徴とする。

上記の構成によれば、前記保護層が防湿性を有することで、上述のフィラーによる半導体ベアチップへのストレスを緩和するという作用効果に加えて、コンポジット材料との界面やコンポジット材料内を浸透した水分を、該保護層で遮断して、半導体ベアチップへ浸透しないようにすることができ、これによって一層信頼性を向上することができる。

本発明の半導体装置およびその製造方法は、以上のように、半導体ベアチップの回路形成面同士をコンポジット材料を介して直接接合したり、半導体ベアチップの回路形成面側に他の部品を搭載した基板を積層するなどして、半導体多層モジュールとして実現される半導体装置を製造するにあたって、接合に用いる前記コンポジット材料は、シリカやアルミナなどの無機材料から成るフィラーを、エポキシ樹脂などの熱硬化性のコンポジット樹脂に、たとえば７５％以上含有して成り、低い硬化温度および線膨張係数で、充分な強度を得ることができる接合に最適な材料とし、プレス工程時における前記のフィラーの半導体ベアチップへのストレスを保護層で緩和する。

それゆえ、不具合の発生を未然に防止し、半導体装置の信頼性を向上することができる。

［実施の形態１］
図１は、本発明の実施の第１の形態に係る半導体装置１の縦断面図である。この半導体装置１は、加速度センサを成すベアのＭＥＭＳチップ２に、その駆動回路およびセンサ出力から加速度を演算する演算回路などを搭載したベアのシリコン半導体チップ３を積層して成る多層ＭＥＭＳモジュールである。

図１は模式的に示しているが、前記各チップ２，３は、たとえば数百μｍの厚さを有し、それらの回路形成面同士が相互に対向され、数μｍの導電性微小突起４を介して電極間が接続されるとともに、それらの間の空間には、コンポジット材料５が充填される。シリコン半導体チップ３の裏面には、配線基板などに接続される外部出力用の電極や部品搭載用の電極が形成されており、それらの電極と前記回路形成面との間は、貫通孔を絶縁層を介して導電性樹脂や金属で埋めて形成される貫通電極６によって接続されている。

注目すべきは、本発明では、図２で拡大して示すように、前記コンポジット材料５とチップ２，３の回路形成面との間には、ポリイミドから成り、防湿性を有する保護層７，８がそれぞれ介在されることである。前記保護層７，８は、たとえば５μｍ程度の厚さで、チップ２，３の回路形成面上に形成され、前記導電性微小突起４が形成されるシリコン半導体チップ３側では、前記保護層８上に、たとえば１０μｍ程度の厚さで、前記コンポジット材料５が形成され、それらはプレス成形時に、前記導電性微小突起４の厚さまで圧縮される。

上記半導体装置１の製造工程においては、回路形成や機械構造体の形成の終了したチップ２，３を準備し、先ずシリコン半導体チップ３の回路形成面側に、導電性微小突起４が形成される。次に、チップ２，３の回路形成面に前記保護層７，８がそれぞれ形成される。続いて、シリコン半導体チップ３側にコンポジット材料５が塗布され、その上に回路形成面を対向させてＭＥＭＳチップ２が積層される。さらに、積層されたチップ２，３を加熱・加圧して接合するプレス工程が行われる。こうして積層が終了した半導体装置１には、シリコン半導体チップ３の裏面が基板などに接合される。

上述のように構成される半導体装置１において、前記コンポジット材料５は、エポキシ樹脂などの熱硬化性のコンポジット樹脂９に、シリカやアルミナなどの無機材料から成り、１０μｍ以下のりん片状のフィラー１０を７５重量％以上含有して成り、線膨張係数が２０ｐｐｍ／℃以下に低く抑えられており、また硬化温度も低い。これによって、内部に空間を有し、その空間内に懸架した微小機械構造体の動きをセンシングし、外部応力に対して非常に敏感なＭＥＭＳチップ２を、低応力でシリコン半導体チップ３に接合でき、センシングの精度を向上することができる。

一方、前記フィラー１０は硬く、チップ２，３が直接接触していると、接合時の加熱・加圧によって、該チップ２，３にストレスを与えてしまう。具体的には、無機フィラー１０によってチップ２，３の回路形成面を傷付け、形成された回路を損傷してしまう。そこで、前記チップ２，３の回路形成面とコンポジット材料５との間に、前記フィラー１０よりも機械的強度が高い保護層７，８を介在することで、フィラー１０によるチップ２，３へのストレスを緩和して不具合の発生を未然に防止し、信頼性を向上することができる。

さらにまた、前記保護層７，８がポリイミドから成ることで、コンポジット材料５との界面やコンポジット材料５内を浸透した水分を、該保護層７，８で遮断して、チップ２，３へ浸透しないようにすることができ、これによって一層信頼性を向上することができる。

［実施の形態２］
図３は、本発明の実施の第２の形態に係る半導体装置１１の縦断面図である。この半導体装置１１は、前述の半導体装置１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この半導体装置１１では、シリコン半導体チップ３の裏面には、前記外部出力用の電極や部品接続用の厚膜の配線パターンのみが形成されるのではなく、受動素子等が作り込まれており、前記ＭＥＭＳチップ２を積層したシリコン半導体チップ３を半田バンプ１２を介して配線基板１３に実装するにあたって、シリコン半導体チップ３の裏面と配線基板１３の表面との間にはコンポジット材料１５が充填され、これに対応してシリコン半導体チップ３の裏面には保護層１７が形成されていることである。配線基板１３の表面にも、前記厚膜の配線パターンのみが形成されるのではなく、受動素子等が作り込まれている場合には、保護層が形成されてもよい。

このように構成することで、シリコン半導体チップ３と配線基板１３との間にも本発明を適用することができる。

［実施の形態３］
図４は、本発明の実施の第３の形態に係る半導体装置２１の縦断面図である。この半導体装置２１は、前述の半導体装置１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この半導体装置２１では、ＭＥＭＳチップ２２にも貫通電極２６が形成されており、該ＭＥＭＳチップ２２の裏面には導電性微小突起２４を介して別のシリコン半導体チップ２３が積層されることである。前記ＭＥＭＳチップ２２とシリコン半導体チップ２３との間にはコンポジット材料２５が充填され、これに対応してＭＥＭＳチップ２２の裏面およびシリコン半導体チップ２３の表面には、それぞれ保護層２７，２８が形成されている。

また図５も、本発明の実施の第３の形態に係る半導体装置３１の縦断面図である。この半導体装置３１は、前述の半導体装置１１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この半導体装置３１では、前記配線基板１３の裏面に、パッケージされた別の部品３２が実装されており、それらの周囲も合わせて前記コンポジット材料２５で覆われていることである。

このように本発明は、コンポジット材料１５での接合に特に好適なＭＥＭＳチップ２に実施することができるけれども、ＭＥＭＳチップ２に限らず、通常のシリコン半導体チップ同士の接合や、半導体装置１１，３１のようなシリコン半導体チップ３と配線基板１３との接合にも用いることができる。すなわち、ウェハ状態あるいはチップに切り分けられた状態で、パッケージされていないベアチップの回路形成面がコンポジット材料５，１５，２５に接触する箇所に広く実施することができる。

また、半導体装置２１，３１のように、３チップ以上の積層構造を形成してもよい。さらにまた、半導体装置３１のように、最外層に熱硬化型コンポジット材料１５を用いてパターンニングをしたり、そのパターンニング層に部品３２を実装したものをさらにコンポジット材料１５で埋めたような部品も含めた積層構造になっていてもよい。

［実施の形態４］
図６は、本発明の実施の第４の形態に係る半導体装置において、前述の図２に対応して、チップ接合部を拡大して示す縦断面図である。この半導体装置の概略構造は、前述の半導体装置１と同様であり、図示を省略する。注目すべきは、この半導体装置では、保護層７ａの表面（コンポジット材料５との接合面）は、粗面化処理されていることである。図６では、ＭＥＭＳチップ２側の保護層７ａのみを示しているけれども、前記シリコン半導体チップ３側の保護層８についても同様の処理が施されてもよいことは言うまでもない。前記粗面化処理は、該保護層７ａを塗布によって形成した後に、たとえばレーザ照射や化学エッチングなどで実現することができる。

これによって、アンカー効果で保護層７ａはコンポジット材料５と噛合い、密着性を良くすることができるとともに、侵入した水分の伝わる経路が複雑になり、水分を浸透し難くすることもでき、前述のようなポリイミドの防湿性に加えて、より信頼性を向上することができる。また、ウェハ状態での接合を行った際の層間の接着強度を高められるので、チップサイズを小型化したときの層間剥がれを防止でき、より小さいチップサイズへの対応が可能になる。

本発明の実施の第１の形態に係る半導体装置の縦断面図である。 図１で示す半導体装置のチップ接合部を拡大して示す縦断面図である。 本発明の実施の第２の形態に係る半導体装置の縦断面図である。 本発明の実施の第３の形態に係る半導体装置の縦断面図である。 本発明の実施の第３の形態に係る半導体装置の縦断面図である。 本発明の実施の第４の形態に係る半導体装置において、チップ接合部を拡大して示す縦断面図である。

符号の説明

１，１１，２１，３１ 半導体装置
２，２２ ＭＥＭＳチップ
３，２３ シリコン半導体チップ
４，２４ 導電性微小突起
５，１５，２５ コンポジット材料
６，２６ 貫通電極
７，７ａ，８，２７，２８ 保護層
９ 熱硬化性のコンポジット樹脂
１０ フィラー
１２ 半田バンプ
１３ 配線基板
２２ 別の部品

Claims (7)

1. 半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置において、
   前記コンポジット材料の少なくとも半導体ベアチップ側には、保護層を介在することを特徴とする半導体装置。
2. 半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置において、
   前記コンポジット材料の少なくとも半導体ベアチップ側には、防湿性を有する保護層を介在することを特徴とする半導体装置。
3. 前記保護層は、ポリイミドから成ることを特徴とする請求項２記載の半導体装置。
4. 前記半導体ベアチップは、ＭＥＭＳチップであることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
5. 前記保護層のコンポジット材料との接合面は、粗面化されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
6. 半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置の製造方法において、
   前記半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面との一方に導電性微小突起を形成する工程と、
   前記半導体ベアチップおよび他のチップの回路形成面に保護層を形成する工程と、
   前記半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面との少なくとも一方にコンポジット材料を塗布する工程と、
   前記コンポジット材料の塗布された半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面とを対向させて積層する工程と、
   積層された半導体ベアチップと、他のチップまたは基板とを加熱・加圧して接合するプレス工程とを含むことを特徴とする半導体装置の製造方法。
7. 半導体ベアチップの回路形成面側に他のチップまたは基板を対向させて積層し、コンポジット材料でそれらの間を接合して成る半導体装置の製造方法において、
   前記半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面との一方に導電性微小突起を形成する工程と、
   前記半導体ベアチップおよび他のチップの回路形成面に防湿性を有する保護層を形成する工程と、
   前記半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面との少なくとも一方にコンポジット材料を塗布する工程と、
   前記コンポジット材料の塗布された半導体ベアチップの回路形成面と、前記他のチップまたは基板の対向面とを対向させて積層する工程と、
   積層された半導体ベアチップと、他のチップまたは基板とを加熱・加圧して接合するプレス工程とを含むことを特徴とする半導体装置の製造方法。

Images