JP2009074979A

JP2009074979A - 半導体装置

Info

Publication number: JP2009074979A
Application number: JP2007245145A
Authority: JP
Inventors: Kazuhiro Suzuki; 木和拓鈴; Yoshinori Iida; 田義典飯; Hideyuki Funaki; 木英之舟
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-09-21
Filing date: 2007-09-21
Publication date: 2009-04-09
Also published as: CN102768039A; US20090127639A1; CN101391742A

Abstract

【課題】実装体積の増大を可及的に抑制することを可能にするとともに、性能の低下を可及的に抑制することを可能にする。
【解決手段】中空に支持された構造のＭＥＭＳデバイス２４を内部に含み、ＭＥＭＳデバイスと電気的に接続される第１パッド２７および第１接合領域２８を上面に有する第１チップ２０と、ＭＥＭＳデバイスと電気的に接続される半導体デバイス１４を内部に含み、半導体デバイスと電気的に接続される第２パッド１７および第２接合領域１８を上面に有し、第２パッドおよび第２接合領域が第１パッドおよび第１接合領域にそれぞれ対向するように第１チップと対向して配置される第２チップ１０と、第１パッドと第２パッドとを電気的に接続する電気接続部３７と、第１接合領域と、この第１接合領域に対向する第２接合領域との間に設けられ第１チップと第２チップとを接合する接合部３８と、を備えている。
【選択図】図１

Description

本発明は、センサあるいはアクチュエータ（機械的駆動機構）とそれを駆動する集積回路とが混在したマイクロエレクトロニクスメカニカルシステム（以下、単に「ＭＥＭＳ」という）を基板上に搭載した半導体装置に関する。

半導体製造技術を利用して製作される半導体装置においては、高機能化および高性能化の実現が容易である。現在、様々なＭＥＭＳ技術を応用したセンサやアクチュエータが製品化され機能システムを提供している。ここで、機械的動作をするＭＥＭＳと、これを制御する集積回路とを接続し、モジュール化する必要がある。これまで、ＭＥＭＳと制御ＩＣとはそれぞれ個別にパッケージングされ、最終的に電気的接続をとる方式が取られてきた。しかしながら、近年、システム製品の小型化、薄型化が進み、ＭＥＭＳと制御ＩＣとを包括したモジュールの小型化が要求されている。

特許文献１には、マイクロホンをはじめとする音響センサに適するＭＥＭＳセンサが開示されている。この特許文献１に記載の技術では、回路基板上に、ＭＥＭＳセンサチップと回路チップとを横方向に配置し、ボンディングワイヤにて接続している。また、これらを包括したシステムを金属キャップにて封止している。

また、特許文献２には、パッケージ部に対して、ＭＥＭＳチップを裏返して双方をマウントし、その後シーリングする技術が開示されている。そしてパッケージ部にはリードが引き出され、所望の制御回路へとインタフェースを取れるようにしている。
特開２００７−１２４５００号公報特開２００７−１３６６６８号公報

前述の引用文献１、２で示したように、ＭＥＭＳチップを有する半導体装置において、ＭＥＭＳチップは中空構造を有していることから、通常のＬＳＩとは異なり、外乱から保護するための上部を覆ってパッケージングする必要がある。

ここで、マルチチップ構成となることが多い半導体装置では、主にＭＥＭＳ部、制御ＩＣ部、キャップ部を組み合わせて実装している。このため、個別の部材を組み合わせることから水平方向あるいは垂直方向への寸法が大きくなり、システムのサイズの増大を招く。また、ＭＥＭＳと制御ＩＣとのインタフェースにおいて、ボンディングワイヤ等を用いられるが、この場合、配線長が長くなり、システムの性能の低下をもたらす。

本発明は、上記事情を考慮してなされたものであって、実装体積の増大を可及的に抑制することができるとともに、性能の低下を可及的に抑制することのできる半導体装置およびその製造方法を提供することを目的とする。

本発明による半導体装置は、中空に支持された構造のＭＥＭＳデバイスを内部に含み、前記ＭＥＭＳデバイスと電気的に接続される第１パッドおよび第１接合領域を上面に有する第１チップと、前記ＭＥＭＳデバイスと電気的に接続される半導体デバイスを内部に含み、前記半導体デバイスと電気的に接続される第２パッドおよび第２接合領域を上面に有し、前記第２パッドおよび前記第２接合領域が前記第１パッドおよび前記第１接合領域にそれぞれ対向するように前記第１チップと対向して配置される第２チップと、前記第１パッドと前記第２パッドとを電気的に接続する電気接続部と、前記第１接合領域と、この第１接合領域に対向する前記第２接合領域との間に設けられ前記第１チップと前記第２チップとを接合する接合部と、を備えていることを特徴とする。

本発明によれば、実装体積の増大を可及的に抑制することができるとともに、性能の低下を可及的に抑制することができる。

以下、本発明の実施形態について、図面を用いて説明する。なお、以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

本発明の一実施形態による半導体装置を図１および図２に示す。図１は、本実施形態の半導体装置の断面図であり、図２は本実施形態の半導体装置の、半導体チップとＭＥＭＳチップとを接合する直前の斜視図である。

本実施形態の半導体装置は、半導体デバイス１４が形成された半導体チップ１０と、ＭＥＭＳデバイス２４が形成されたＭＥＭＳチップ２０とを備え、半導体チップ１０の半導体デバイス１４が形成された面と、ＭＥＭＳチップ２０のＭＥＭＳデバイス２４が形成された面とが対向するように配置されて、例えば接着材等からなるシーリング材３８によって接合された構成となっている。半導体デバイス１４は、支持基板１２ａと、埋め込み絶縁膜１２ｂと、ＳＯＩ(Silicon On Insulator)層１２ｃとを有するＳＯＩ基板１２のＳＯＩ層１２ｃに形成され、ＭＥＭＳデバイス２４を制御する制御回路である。半導体デバイス１４を覆うように層間絶縁膜１６が形成され、この層間絶縁膜１６には、半導体デバイス１４と電気的に接続する電極、コンタクト、または配線等が形成される。そして、層間絶縁膜１６の上面の、シーリング材３８が塗布される接合領域１８によって取り囲まれている領域上には、ＭＥＭＳデバイス２４との電気的接続を行うためのパッド１７が設けられている。このパッド１７は、層間絶縁膜１６に形成されたコンタクト等を介して半導体デバイス１４と電気的に接続される。また、層間絶縁膜１６の上面の、接合領域１８によって取り囲まれている領域の外側の領域には、外部との電気的接続を行う外部引き出しパッド１９が設けられている。

一方、ＭＥＭＳデバイス２４は支持基板２２ａと、埋め込み絶縁膜２２ｂと、ＳＯＩ層２２ｃとを有するＳＯＩ基板２２のＳＯＩ層２２ｃに形成され、支持部２５によって中空に支持された構造を有している。このＭＥＭＳデバイス２４は支持部２５を介してＳＯＩ層２２ｃに形成された周辺回路（図示せず）と電気的に接続される。この周辺回路が形成された領域を覆うように層間絶縁膜２６が形成されている。この層間絶縁膜２６はＭＥＭＳデバイス２４が形成された領域を覆わない。そして、この層間絶縁膜２６には、上記周辺回路と電気的に接続する電極、コンタクト、または配線等が形成される。そして、層間絶縁膜２６の上面の、シーリング材３８が形成される接合領域２８によって取り囲まれている領域上には、半導体デバイス１４との電気的接続を行うためのパッド２７が設けられている。このパッド２７はメタルバンプ３７を介して半導体チップ１０のパッド１７と電気的に接続される。なお、半導体チップ１０の接合領域１８と、ＭＥＭＳチップ２０の接合領域２８とにシーリング材３８が形成されて、半導体チップ１０とＭＥＭＳチップ２０とが接合される。したがって、ＭＥＭＳデバイス２４は、シール材３８によって、層間絶縁膜２６の上面のシーリング材３８によって取り囲まれている領域内に封止されることになる。

なお、本実施形態においては、半導体デバイスおよびＭＥＭＳデバイスは、それぞれＳＯＩ基板上に形成したが、少なくとも一方をバルク基板上に形成してもよい。また、本実施形態においては、半導体チップ１０と、ＭＥＭＳチップ２０とはシール材３８によって接合している。代わりの接合方法として、図３に示すように、それぞれのチップの基板上に凹凸部４０を設け、この凹凸部４０を用いて、半導体チップ１０と、ＭＥＭＳチップ２０とを接合しても良い。なお、図３は、半導体チップ１０のみを示しているが、ＭＥＭＳチップ２０の基板上にも、半導体チップ１０の基板に形成される凹凸と噛み合う凹凸が設けられる。

本実施形態の半導体装置に係る半導体チップ１０においては、図４に示すように、チップの中央に、半導体デバイス１４の形成領域１３が配置される。このデバイス形成領域１３を取り囲むように、半導体デバイス１４とＭＥＭＳデバイス２４との電気的接続を取るためパッド１７が配置され、さらにその外側に、半導体値チップ１０とＭＥＭＳチップ２０と接合するためのシーリング部１８が設けられている。

なお、本実施形態においては、ＭＥＭＳチップ２０と半導体チップ１０との電気的接続はメタルバンプ３７を用いて行っているが、これに限らないことはいうまでもない。電気的接続には、プラズマ雰囲気中で、基板の最上面を活性化し、未結合手を形成し、真空中で直接接合することも可能である。また、シーリング部は、ポリイミドやフォトレジストなど熱硬化性樹脂を用いても良いし、導電性材料を用いても良い。

次に、本実施形態の半導体装置の製造方法を、図５（ａ）乃至図７を参照して説明する。

まず、図５（ａ）に示すように、支持基板１２ａ上に埋め込み絶縁膜１２ｂが形成され、この埋め込み絶縁膜１２ｂ上にＳＯＩ層１２ｃが形成されたＳＯＩ基板１２を準備する。その後、図５（ｂ）に示すように、ＳＯＩ層１２ｃを素子分離領域５０によって複数の素子形成領域を形成し、それぞれの素子形成領域に半導体デバイス１４を形成する。続いて、これらの半導体デバイス１４を覆う層間絶縁膜１６を形成し、この層間絶縁膜１６に半導体デバイス１４と電気的接続を取るためのコンタクト、配線、パッド１７、および接合領域１８を形成し、半導体チップ１０を完成する（図５（ｂ）参照）。その後、層間絶縁膜１６のパッド１７上にメタルバンプ３７を半田によって形成するとともに、接合領域１８にメタルバンプ３８ａを塗布する（図５（ｃ）参照）。

一方、図６（ａ）に示すように、支持基板２２ａ上に埋め込み絶縁膜２２ｂが形成され、この埋め込み絶縁膜２２ｂ上にＳＯＩ層２２ｃが形成されたＳＯＩ基板２２を準備する。その後、図６（ｂ）に示すように、ＳＯＩ層２２ｃに中空構造のＭＥＭＳデバイス２４およびこのＭＥＭＳデバイス２４を支持する支持部２５を形成するとともにＭＥＭＳデバイス２４および支持部２５が形成されていないＳＯＩ層２２ｃの領域上に層間絶縁膜２６を形成する。続いて、層間絶縁膜２６にＭＥＭＳデバイス２４と電気的接続をとるためのコンタクト、配線、パッド２７、および接合領域２８を形成し、ＭＥＭＳチップ２０を完成する（図６（ｂ）参照）。次に、図６（ｃ）に示すように、ＭＥＭＳチップ２０の上下を反転し、メタルバンプ３７およびメタルバンプ３８ａが形成された半導体チップ１０との位置合わせを行って接合し、半導体装置を完成する（図７参照）。接合は半導体チップ１０およびＭＥＭＳチップ２０の両方から上下に圧力をかけて行ってもよい。

なお、半導体チップ１０とＭＥＭＳチップ２０との電気的接合部（パッド）１７、２７およびシーリング接合部（接合領域）１８、２８は、導電性材料をスパッタリングあるいは蒸着により堆積し、パターニングすることにより形成する。上記導電性材料として、Ｃｕ、Ａｌ、Ｔｉ、Ｗやこれらを組み合わせたシリサイド、バリメタルを用いることができる。ここで、半導体チップ１０およびＭＥＭＳチップ２０の最上部の高さを均一化する必要があることから、例えばＴＥＯＳからなる周囲の層間絶縁膜１６、２６と、パターニングされたパッド１７、２７および接合領域１８、２８をＣＭＰ等の平坦化プロセスによって、同一の高さに加工しておく必要がある。

なお、上記製造方法においては、メタルバンプ３７、３８ａは半導体チップに形成されたが、ＭＥＭＳチップ２０に形成しても良いし、半導体チップ１０およびＭＥＭＳチップ２０の両方に形成しても良い。なお、接合部分３８ａは、前述したように半田のみならず、表面活性化による直接接合や硬化性樹脂等を用いることもできる。

また、半導体チップ１０とＭＥＭＳチップ２０との位置合わせから接合までの工程を真空雰囲気中で行うことによって、上下左右に中空領域を保持したＭＥＭＳデバイス２４は真空引きに伴い、減圧状態でシーリングが可能になる。このため、中空領域の粘性抵抗を低減することも可能になる。この結果、ＭＥＭＳ自身のＱ値が向上し、性能の向上に繋げることができる
以上説明したように、本実施形態によれば、ＭＥＭＳデバイスが形成されたＳＯＩ基板の支持基板２２ａがＭＥＭＳデバイスのキャップとなり、ＭＥＭＳデバイスを保護する保護部が不要となり、かつＭＥＭＳチップと半導体チップとの直接的な電気的接続とシーリングを実施することから、実装部品点数、および実装体積の低減を図ることができる。また電気配線長を短くすることが可能となり、配線部に起因するノイズも低減することができ、システムの機能を向上させることが可能になる。これにより、低コスト、低サイズ、高性能な半導体装置を得ることができる。

（第１実施例）
次に、本発明の第１実施例として、ＭＥＭＳデバイス２４が振動型角速度センサである半導体装置を図８および図９に示す。図８および図９は本実施例の半導体装置の断面図であって、図８は図９に示す切断線Ｂ−Ｂで切断した断面を示し、図９は図８に示す切断線Ａ−Ａで切断した断面を示す。

運動している物体に印加されたコリオリ力から角速度を検出する振動型角速度センサは、ＭＥＭＳ技術を応用したデバイスとしては一般的に知られている。振動型角速度センサは、センサ質量を能動的に振動させ、角速度印加に伴うセンサ質量の変位に起因した、センサ質量と基板との間の静電容量の変化成分を検出する構成となっている。本実施例においては、振動型角速度センサ２４は、センサ質量２４ａと、このセンサ質量２４ａの両側に接続される櫛形の可動電極２４ｂと、可動電極２４ｂに対向するように設けられた櫛形の固定電極２４ｃとを備えている。振動型角速度センサ２４を駆動するための駆動源および容量変化を検出し信号増幅を伴う信号処理を必要とする。本実施例においては、ＭＥＭＳチップ２０側に、振動型角速度センサ２４を駆動するための駆動電極６２および容量変化を得る検出電極７２を形成し、これらの電極６２、７２とそれぞれ電気的に接続する駆動回路６０および検出回路７０を半導体チップ１０に形成して、半導体チップ１０とＭＥＭＳチップ２０とを対向接続することで、センサおよび周辺回路が一体化された半導体装置を得ることができる。

検出角速度の感度を高める上で、コリオリ力を増大させることが望まれる。この場合、センサの運動速度が大きいほど高いコリオリ力を得ることが可能になる。ＭＥＭＳデバイスを高速で駆動させるためには、ＭＥＭＳデバイスが封止されている雰囲気の粘性抵抗を下げる、つまり減圧下で駆動することで達成することができる。近年、真空中でチップの表面にイオンビームを照射し、表面を活性化させ常温による直接接合する技術が確立されている。この技術を、本実施例の半導体装置の半導体チップ１０とＭＥＭＳチップ２０との接合工程に適応することで、真空雰囲気中でＭＥＭＳ角速度センサ２４の封止と、電気接合が実施でき、センサの性能を向上させることができる。また、センサと関連回路部を対向接続することによって、余分なデッドスペースを排除でき、センサシステムの低コスト化、および低サイズ化を可能にすることができる。

（第２実施例）
次に、本発明の第２実施例による半導体装置を図１０に示す。本実施例の半導体装置は、ＭＥＭＳデバイスが振動型角速度センサであって、第１実施例の図８に対応する断面図を図１０に示す。本実施例においては、ＭＥＭＳデバイスとして、第１実施例で説明した角速度センサを２つ備えた構成となっている。すなわち、２つのセンサ質量２４ａ_１、２４ａ_２と、センサ質量２４ａ_１の両側に接続された櫛形の可動電極２４ｂ_１と、センサ質量２４ａ_２の両側に接続された櫛形の可動電極２４ｂ_２と、センサ質量２４ａ_１、２４ａ_２間に設けられた櫛形の共通の固定電極２４ｃ_１と、センサ質量２４ａ_１に対して固定電極２４ｃ_１と反対側に設けられた櫛形の固定電極２４ｃ_２と、センサ質量２４ａ_２に対して固定電極２４ｃ_１と反対側に設けられた櫛形の固定電極２４ｃ_３とを備えている。

本実施例においては、２つの角速度センサに、駆動回路６０からの駆動信号として逆位相の交流信号を与える。このときの、それぞれの角速度センサのセンサ質量の変位を、該センサ質量と基板との間の容量の変化として検出回路７０によって検出し、それらの差を検出回路７０から出力する構成となっている。

なお、第２実施例の角速度センサも第１実施例の角速度センサと同様に、真空雰囲気中で封止されることが好ましい。

上記実施形態および実施例においては、接合は、チップレベルで行った。しかし、表面にイオンビームを照射し、表面を活性化させ常温による直接接合する技術を用いれば、図１１（ａ）に示すように、複数の半導体デバイスが形成された半導体ウェハ１００と、複数のＭＥＭＳデバイスが形成されたＭＥＭＳウェハ２００とを直接接合することが可能となり、その後、図１１（ｂ）に示すように、チップスケールにダイシングすることも可能となる。

これまでＭＥＭＳデバイスの形成において、個片化が大きな課題となっていた。中空構造を有すＭＥＭＳデバイスにおいて、個片化する際に、水の影響によるデバイス破壊から容易に一般的なダイシングの使用は難しく、レーザ光等を用いた低ストレスダイシングを必要としていた。しかし、図１１（ａ）、（ｂ）で説明した接合方式を用いれば、例えばウェハレベルで気密性が高く、かつ強固な接合が可能となることから、接合後に汎用のブレードタイプのダイシングを適応しても、ＭＥＭＳデバイスの破壊を回避することができる。

本発明の一実施形態による半導体装置の断面図。一実施形態による半導体装置の接合直前の状態を示す斜視図。接合の他の方式を説明する図。一実施形態の半導体チップの平面図。一実施形態に係る半導体チップの製造工程を示す断面図。一実施形態に係るＭＥＭＳチップの製造工程を示す断面図。一実施形態の半導体装置の製造工程を示す断面図。第１実施例の半導体装置の断面図。第１実施例の半導体装置の断面図。第２実施例の半導体装置の断面図。ウェハスケールで接合して半導体装置を得る他の方法を説明する図。

符号の説明

１０半導体チップ
１２ＳＯＩ基板
１２ａ支持基板
１２ｂ埋め込み絶縁膜
１２ｃＳＯＩ層
１４半導体デバイス
１６層間絶縁膜
１７パッド
１８接合領域
２０ＭＥＭＳチップ
２２ＳＯＩ基板
２２ａ支持基板
２２ｂ埋め込み絶縁膜
２２ｃＳＯＩ層
２４ＭＥＭＳデバイス
２５支持部
２６層間絶縁膜
２７パッド
２８接合領域
３７メタルバンプ
３８シール材
３８ａメタルバンプ
１００半導体ウェハ
２００ＭＥＭＳウェハ

Claims

中空に支持された構造のＭＥＭＳデバイスを内部に含み、前記ＭＥＭＳデバイスと電気的に接続される第１パッドおよび第１接合領域を上面に有する第１チップと、
前記ＭＥＭＳデバイスと電気的に接続される半導体デバイスを内部に含み、前記半導体デバイスと電気的に接続される第２パッドおよび第２接合領域を上面に有し、前記第２パッドおよび前記第２接合領域が前記第１パッドおよび前記第１接合領域にそれぞれ対向するように前記第１チップと対向して配置される第２チップと、
前記第１パッドと前記第２パッドとを電気的に接続する電気接続部と、
前記第１接合領域と、この第１接合領域に対向する前記第２接合領域との間に設けられ前記第１チップと前記第２チップとを接合する接合部と、
を備えていることを特徴とする半導体装置。
前記第１接合領域は前記ＭＥＭＳデバイスと前記第１パッドとを取り囲み、前記第２接合領域は前記半導体デバイスと前記第２パッドとを取り囲むことを特徴とする請求項１記載の半導体装置。
前記第１パッドは前記ＭＥＭＳデバイスと前記第１接合領域との間に位置し、前記第２パッドは前記半導体デバイスと前記第２接合領域との間に位置していることを特徴とする請求項２記載の半導体装置。
前記接合部はシーリング材で形成され、前記ＭＥＭＳデバイスは前記接合部によって封止されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
前記ＭＥＭＳデバイスは少なくとも１個の振動型角速度センサを有し、この振動型角速度センサは真空封止されていることを特徴とする請求項４記載の半導体装置。
前記半導体デバイスは、前記振動型角速度センサからの出力信号に基づいて角速度を検出する検出回路を備えていることを特徴とする請求項５記載の半導体装置。