JP5034827B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5034827B2 JP5034827B2 JP2007249095A JP2007249095A JP5034827B2 JP 5034827 B2 JP5034827 B2 JP 5034827B2 JP 2007249095 A JP2007249095 A JP 2007249095A JP 2007249095 A JP2007249095 A JP 2007249095A JP 5034827 B2 JP5034827 B2 JP 5034827B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin substrate
- chip
- resin
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
半導体チップ(10)を、樹脂基板(20)とは離れている残部に、外部環境の状態に応じた信号を出力するセンシング部(10a)を有するものとし、
半導体チップ(10)の一部を、樹脂基板(20)の内部に入り込ませ、樹脂基板(20)において半導体チップ(10)に入り込まれた部分の内面(20e)を接着面とし、
樹脂基板(20)を、複数の層(2a〜2d)が積層されてなる基板であって当該複数の層(2a〜2d)および層間に内部配線(21)が設けられたものとし、
樹脂基板(20)の表面のうち積層方向に延びる面である側面(20c)に、複数の層(2a〜2d)のうちの少なくとも1層(2c)を当該少なくとも1層(2c)の両側に位置する層よりも引っ込ませることにより、半導体チップ(10)に入り込まれた部分としての凹部(20d)を形成し、
この凹部(20d)に半導体チップ(10)の一部を入り込ませるとともに、この凹部(20d)の内面(20e)を接着面として半導体チップ(10)の一部に接着し、
チップ接続端子(22)を、この凹部(20d)の内面(20e)に位置させ、この凹部(20d)に位置する内部配線(21)の端部に設けたことを特徴とする。
図1は、本発明の第1実施形態に係る半導体装置100の全体構成を示す概略断面図である。本実施形態の半導体装置100は、大きくは、半導体チップ10と、この半導体チップ10を外部に接続するための配線部材である樹脂基板20と、を備えて構成されている。
図4は、本発明の第2実施形態に係る半導体装置102の全体構成を示す概略断面図であり、図5は、同半導体装置102の概略外観斜視図である。上記第1実施形態では、上記図1や図3に示したように、矩形板状をなす半導体チップ10の1辺側の端部が、樹脂基板20の側面20cより樹脂基板20に入りこんでいた。
図7は、本発明の第3実施形態に係る半導体装置103の全体構成を示す概略断面図である。本実施形態は、上記第2実施形態を変形したものである。上記第2実施形態では、上記図4に示したように、半導体チップ10のセンシング部10aの両面が、樹脂基板20と離れて露出していた。
図8は、本発明の第4実施形態に係る半導体装置104の全体構成を示す概略断面図である。本実施形態も、上記第2実施形態を変形したものである。
図9は、本発明の第5実施形態に係る半導体装置105の全体構成を示す概略断面図である。本実施形態も、上記第2実施形態を変形したものである。
図10は、本発明の第6実施形態に係る半導体装置106の全体構成を示す概略断面図である。上記各実施形態では、半導体チップ10の一部が、樹脂基板20の内部に入り込んでおり、樹脂基板20において半導体チップ10に入り込まれた部分の内面20eが接着面とされていた。
図11は、本発明の第7実施形態に係る半導体装置107の全体構成を示す概略断面図である。本実施形態も上記第1実施形態と同様に、半導体チップ10の一部が、樹脂基板20の内部に入り込んでおり、樹脂基板20において半導体チップ10に入り込まれた部分の内面20eが接着面とされている。
図12は、本発明の第8実施形態に係る半導体装置108の全体構成を示す概略断面図である。本実施形態は、上記第6実施形態と上記第7実施形態とを組み合わせたものである。
図13は、本発明の第9実施形態に係る半導体装置109の全体構成を示す概略断面図である。
本発明の第10実施形態は、上記実施形態、特に、上記図4〜上記図9に示されている半導体装置を製造するのに好適な製造方法を提供するものである。図15は、本製造方法を示す工程図、図16は、図15に続く工程図であり、図15はワークの平面図、図16はワークの断面図である。
なお、半導体チップとしては、上記センシング部を有するものでなくてもよく、たとえセンシング部を有せずに一般的なICチップなどであったとしても、樹脂より露出する部位が存在するものであればよい。
20…樹脂基板、20a…樹脂基板の一方の板面、20b…樹脂基板の他方の板面、
20d…凹部、20e…接着面、21…内部配線、22…チップ接続端子、
23…外部接続端子、40…はんだバンプ、41…はんだ部材。
Claims (3)
- 半導体チップ(10)と、
熱可塑性樹脂よりなる基板であって内部に導体よりなる内部配線(21)を有する樹脂基板(20)とを備え、
前記半導体チップ(10)の一部が、前記樹脂基板(20)を構成する熱可塑性樹脂に直接接着されて前記樹脂基板(20)に被覆されており、前記半導体チップ(10)の残部は前記樹脂基板(20)とは離れており、
前記樹脂基板(20)における前記半導体チップ(10)との接着面(20e)には、前記半導体チップ(10)と電気的に接続されたチップ接続端子(22)が設けられ、
前記樹脂基板(20)における前記接着面(20e)以外の表面(20b)には、外部と電気的に接続される外部接続端子(23)が設けられており、
前記チップ接続端子(22)と前記外部接続端子(23)とは前記内部配線(21)により導通しており、
前記半導体チップ(10)は、前記樹脂基板(20)とは離れている前記残部に、外部環境の状態に応じた信号を出力するセンシング部(10a)を有するものであり、
前記半導体チップ(10)の一部は、前記樹脂基板(20)の内部に入り込んでおり、
前記樹脂基板(20)において前記半導体チップ(10)に入り込まれた部分の内面(20e)が前記接着面とされており、
前記樹脂基板(20)は、複数の層(2a〜2d)が積層されてなる基板であって当該複数の層(2a〜2d)および層間に前記内部配線(21)が設けられたものであり、
前記樹脂基板(20)の表面のうち前記積層方向に延びる面である側面(20c)には、前記複数の層(2a〜2d)のうちの少なくとも1層(2c)を当該少なくとも1層(2c)の両側に位置する層よりも引っ込ませることにより、前記半導体チップ(10)に入り込まれた部分としての凹部(20d)が形成されており、
この凹部(20d)に前記半導体チップ(10)の一部が入り込むとともに、この凹部(20d)の内面(20e)が前記接着面として前記半導体チップ(10)の一部に接着されており、
前記チップ接続端子(22)は、前記凹部(20d)の内面(20e)に位置し、前記凹部(20d)に位置する前記内部配線(21)の端部に設けられていることを特徴とする半導体装置。 - 前記外部接続端子(23)は、前記樹脂基板(20)の表面のうち前記積層方向に直交する面である両板面(20a、20b)の一方に、設けられていることを特徴とする請求項1に記載の半導体装置。
- 請求項1に記載の半導体装置を製造する製造方法であって、
前記内部配線(21)が設けられた前記複数の層(2a〜2d)を用意し、
これら複数の層(2a〜2d)を積層する工程では、前記凹部(20d)を形成する前記少なくとも1層(2c)および前記半導体チップ(10)の一部を、前記少なくとも1層(2c)の両側に位置する層(2b、2d)によって挟み、この状態で積層を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249095A JP5034827B2 (ja) | 2007-09-26 | 2007-09-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249095A JP5034827B2 (ja) | 2007-09-26 | 2007-09-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009081264A JP2009081264A (ja) | 2009-04-16 |
JP5034827B2 true JP5034827B2 (ja) | 2012-09-26 |
Family
ID=40655805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007249095A Expired - Fee Related JP5034827B2 (ja) | 2007-09-26 | 2007-09-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034827B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011045990A1 (ja) * | 2009-10-14 | 2011-04-21 | シャープ株式会社 | 表示装置 |
WO2020202841A1 (ja) * | 2019-04-03 | 2020-10-08 | 株式会社村田製作所 | モジュール、端子集合体、及びモジュールの製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4225212B2 (ja) * | 2004-02-10 | 2009-02-18 | 株式会社デンソー | 圧力センサ装置及びその製造方法 |
JP4207846B2 (ja) * | 2004-06-03 | 2009-01-14 | 株式会社デンソー | 圧力センサ |
JP4207848B2 (ja) * | 2004-06-03 | 2009-01-14 | 株式会社デンソー | 圧力センサ |
JP4778370B2 (ja) * | 2005-11-09 | 2011-09-21 | アオイ電子株式会社 | 電子部品の製造方法 |
-
2007
- 2007-09-26 JP JP2007249095A patent/JP5034827B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009081264A (ja) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7332808B2 (en) | Semiconductor module and method of manufacturing the same | |
JP5341337B2 (ja) | 半導体装置及びその製造方法 | |
JP2005203497A (ja) | 半導体装置およびその製造方法 | |
JP4973443B2 (ja) | センサ装置 | |
EP2388816A1 (en) | Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device | |
TWI236759B (en) | Semiconductor device, and laminated semiconductor device | |
WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP4380618B2 (ja) | センサ装置 | |
JP4361567B2 (ja) | 液晶高分子を使用したmemsデバイスの封止 | |
US8836102B2 (en) | Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device | |
JP5034827B2 (ja) | 半導体装置およびその製造方法 | |
JP2008113894A (ja) | 半導体装置及び、電子装置 | |
JPS62232948A (ja) | リ−ドフレ−ム | |
JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP4923760B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5157456B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100592785B1 (ko) | 칩 스케일 패키지를 적층한 적층 패키지 | |
JP7345404B2 (ja) | Mems装置 | |
JP2006332576A (ja) | 半導体装置およびその製造方法 | |
JP4135616B2 (ja) | 半導体モジュールの製造方法 | |
JP6605971B2 (ja) | センサ用パッケージおよびセンサ装置 | |
JP2004087895A (ja) | パッケージ部品およびその製造方法 | |
JP4265478B2 (ja) | 半導体装置及びその製造方法 | |
JP2023181646A (ja) | 電子デバイス、および電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |