JP5034827B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5034827B2
JP5034827B2 JP2007249095A JP2007249095A JP5034827B2 JP 5034827 B2 JP5034827 B2 JP 5034827B2 JP 2007249095 A JP2007249095 A JP 2007249095A JP 2007249095 A JP2007249095 A JP 2007249095A JP 5034827 B2 JP5034827 B2 JP 5034827B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin substrate
chip
resin
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007249095A
Other languages
English (en)
Other versions
JP2009081264A (ja
Inventor
俊夫 鈴木
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007249095A priority Critical patent/JP5034827B2/ja
Publication of JP2009081264A publication Critical patent/JP2009081264A/ja
Application granted granted Critical
Publication of JP5034827B2 publication Critical patent/JP5034827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体チップと外部とを電気的に接続する配線が樹脂で封止されるとともに半導体チップには当該樹脂より露出している部位が存在する半導体装置、および、そのような半導体装置の製造方法に関する。
従来より、この種の半導体装置としては、たとえば、特許文献１および特許文献２などに記載されている熱式流量センサが提案されている。このものは、熱検知を行うセンサチップとしての半導体チップとリードピンとの間をボンディングワイヤで接続し、その後、このボンディングワイヤ、半導体チップの一部およびリードピンをモールド樹脂で封止してなるものである。
ここで、半導体チップには、外部の熱を検知するためのセンシング部が設けられているため、半導体チップの全体をモールド樹脂で封止するのではなく、半導体チップのうちセンシング部を除く一部を封止するにとどめている。それにより、半導体チップの残部すなわちセンシング部をモールド樹脂とは離間させ、検出性能を確保している。
特開２００６−９０８８９号公報 特開２００７−３３４１１号公報
しかしながら、従来では、半導体チップと外部とを電気接続用の配線が樹脂で封止された構成を実現するためには、ボンディングワイヤおよびモールド樹脂を用いるため、ワイヤボンディング工程、金型で樹脂封止する工程あるいはポッティングで樹脂封止する工程が必要であり、工程数が多くなるなどの問題があった。
本発明は、上記問題に鑑みてなされたものであり、半導体チップと外部とを電気的に接続する配線が樹脂で封止されるとともに、半導体チップには当該樹脂より露出している部位が存在する半導体装置において、ボンディングワイヤおよびモールド樹脂を用いることなく、当該配線を樹脂で封止した構成を実現することを目的とする。
上記目的を達成するため、請求項１に記載の発明は、半導体チップ（１０）と、内部に導体よりなる内部配線（２１）を有する熱可塑性樹脂製の樹脂基板（２０）とを備え、半導体チップ（１０）の一部を、樹脂基板（２０）を構成する熱可塑性樹脂に直接接着することで、樹脂基板（２０）によって被覆するとともに、半導体チップ（１０）の残部は樹脂基板（２０）とは離れるようにし、樹脂基板（２０）における半導体チップ（１０）との接着面（２０ｅ）に、半導体チップ（１０）と電気的に接続されたチップ接続端子（２２）を設け、樹脂基板（２０）における接着面（２０ｅ）以外の表面（２０ｂ）に、外部と電気的に接続される外部接続端子（２３）を設け、チップ接続端子（２２）と外部接続端子（２３）とを内部配線（２１）により導通し、
半導体チップ（１０）を、樹脂基板（２０）とは離れている残部に、外部環境の状態に応じた信号を出力するセンシング部（１０ａ）を有するものとし、
半導体チップ（１０）の一部を、樹脂基板（２０）の内部に入り込ませ、樹脂基板（２０）において半導体チップ（１０）に入り込まれた部分の内面（２０ｅ）を接着面とし、
樹脂基板（２０）を、複数の層（２ａ〜２ｄ）が積層されてなる基板であって当該複数の層（２ａ〜２ｄ）および層間に内部配線（２１）が設けられたものとし、
樹脂基板（２０）の表面のうち積層方向に延びる面である側面（２０ｃ）に、複数の層（２ａ〜２ｄ）のうちの少なくとも１層（２ｃ）を当該少なくとも１層（２ｃ）の両側に位置する層よりも引っ込ませることにより、半導体チップ（１０）に入り込まれた部分としての凹部（２０ｄ）を形成し、
この凹部（２０ｄ）に半導体チップ（１０）の一部を入り込ませるとともに、この凹部（２０ｄ）の内面（２０ｅ）を接着面として半導体チップ（１０）の一部に接着し、
チップ接続端子（２２）を、この凹部（２０ｄ）の内面（２０ｅ）に位置させ、この凹部（２０ｄ）に位置する内部配線（２１）の端部に設けたことを特徴とする。
それによれば、半導体チップ（１０）と外部とは、樹脂基板（２０）内に予め設けられたチップ接続端子（２２）、内部配線（２１）、外部接続端子（２３）を介して電気的に接続することができるため、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ（１０）と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。
また、それによれば、半導体チップ（１０）は、樹脂基板（２０）とは離れている残部に、外部環境の状態に応じた信号を出力するセンシング部（１０ａ）を有しており、センシング部（１０ａ）が樹脂基板（２０）に接触して被覆されるのを防止できるため、センシング特性を確保しやすい。
また、請求項１に記載の積層されてなる基板を用いて凹部（２０ｄ）を形成する構成は、請求項３に記載のように、内部配線（２１）が設けられた複数の層（２ａ〜２ｄ）を用意し、これら複数の層（２ａ〜２ｄ）を積層する工程では、凹部（２０ｄ）を形成する少なくとも１層（２ｃ）および半導体チップ（１０）の一部を、少なくとも１層（２ｃ）の両側に位置する層（２ｂ、２ｄ）によって挟み、この状態で積層を行うようにすれば作製できる（後述の図２参照）。それによれば、ワイヤボンディング工程や、金型、ポッティングなどによる樹脂封止工程を行うことなく、同構成が適切に製造される。
また、このような積層されてなる基板を用いて凹部（２０ｄ）を形成する構成の場合、請求項２に記載のように、外部接続端子（２３）は、樹脂基板（２０）の表面のうち積層方向に直交する面である両板面（２０ａ、２０ｂ）の一方に、設けられているものにできる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の全体構成を示す概略断面図である。本実施形態の半導体装置１００は、大きくは、半導体チップ１０と、この半導体チップ１０を外部に接続するための配線部材である樹脂基板２０と、を備えて構成されている。
半導体チップ１０は、外部環境の状態に応じた信号を出力するセンシング部１０ａを有するものである。具体的にセンシング部１０ａは、上記特許文献１、２にも記載されているような外気に触れて当該外気の流量に応じた温度変化を検出するものであり、ダイアフラム上にセンサ素子を備え、外気の流量に応じた温度変化を電気信号として出力するものである。
このセンシング部１０ａとしては、それ以外にも、たとえば、外気の圧力が受圧する圧力検出素子としてのダイアフラムや、外部の加速度を検出する加速度検出素子あるいは外部の角速度を検出する角速度検出素子として構成される櫛歯状の可動部を有する梁構造体などが挙げられる。
さらには、センシング部１０ａとしては、ガス検出素子、赤外線検出素子、流量検出素子、湿度検出素子など、外部環境に接触し、その外部環境の物理量や化学量に応じた信号を出力するものであればよい。
このような半導体チップ１０は、シリコン半導体基板などに対して、場合によってはトランジスタやダイオードなどの素子とともに、上記したダイアフラムや可動部などを公知の半導体プロセス技術を用いて形成してなるものである。
樹脂基板２０は、加熱により軟化し流動性を示す性質を有する樹熱可塑性樹脂よりなる基板である。樹脂基板２０を構成する熱可塑性樹脂としては、たとえば、液晶ポリマー、熱可塑性ポリイミド、ポリエーテルエーテルケトン、ポリエーテルイミドなどが挙げられる。また、樹脂基板２０の内部には内部配線２１が設けられている。
この樹脂基板２０は、複数の層２ａ〜２ｄ（後述の図２参照）が積層されてなる基板である。ここで、樹脂基板２０の表面のうち主面である一方の板面２０ａおよび他方の板面２０ｂは、当該複数の層２ａ〜２ｄの積層方向に直交する面であり、側面２０ｃは当該積層方向に延びる面である。
そして、内部配線２１は、複数の層２ａ〜２ｄおよびこれら層２ａ〜２ｄの間に設けられたものである。具体的には、内部配線２１は層間に設けられた層間配線２１ａと、各層２ａ〜２ｄに設けられ各層間配線２１ａを電気的に接続するスルーホール２１ｂとにより構成されている。
内部配線２１のうち層間配線２１ａは、たとえばパターニングされたＣｕなどの箔よりなり、スルーホール２１ｂは、上記各層２ａ〜２ｄに設けられた貫通穴に充填されたＡｇやＳｎなどの導体材料よりなる。
そして、図１に示されるように、半導体チップ１０の一部は、樹脂基板２０の内部に入り込んでいる。ここでは、半導体チップ１０の一部は、樹脂基板２０の側面２０ｃより入り込んでおり、樹脂基板２０において半導体チップ１０に入り込まれた部分は、凹部２０ｄとして構成されている。
そして、樹脂基板２０の凹部２０ｄの内面２０ｅと半導体チップ１０の一部とが、樹脂基板２０を構成する熱可塑性樹脂にて、熱圧着などにより、直接接着されている。つまり、樹脂基板２０の凹部２０ｄの内面２０ｅは、半導体チップ１０と接着された接着面であり、この接着面としての凹部２０ｄの内面２０ｅにより、半導体チップ１０の一部が被覆されている。
また、半導体チップ１０のうち樹脂基板２０に入り込んでいない残部は、樹脂基板２０とは離れており、樹脂基板２０より露出している。そして、上記センシング部１０ａは、この半導体チップ１０の残部に位置し。本実施形態では樹脂基板２０に被覆されずに露出している。
また、樹脂基板２０における半導体チップ１０との接着面である上記凹部２０ｄの内面２０ｅには、チップ接続端子２２が設けられている。このチップ接続端子２２は、凹部２０ｄに位置する内部配線２１の端部に設けられており、凹部２０ｄに入り込んでいる半導体チップ１０の一部とチップ接続端子２２とが電気的に接続されている。
ここで、半導体チップ１０のうち凹部２０ｄに入り込んでいる部分の表面には、チップ電極１１が設けられている。このチップ電極１１は、センシング部１０ａと電気的に接続されており、たとえばＡｌなどを本体としてその表面にＮｉやＡｕの膜が形成されてなるものである。
また、チップ接続端子２２は、内部配線２１と導通している導体よりなるものであればよいが、ここでは、チップ接続端子２２は、上記スルーホール２１ｂと同様の構成であり、ＡｇやＳｎなどよりなる。そして、このチップ電極１１とチップ接続端子２２とは、固相接合などにより電気的に接合されている。
また、樹脂基板２０における接着面である上記凹部２０ｄの内面２０ｅ以外の表面２０ｂには、外部と電気的に接続される外部接続端子２３が設けられている。この外部接続端子２３は、半導体装置１００と外部とを電気的に接続するものであり、たとえば、外部の配線部材であるワイヤハーネスや、回路基板などに対して、熱圧着やはんだなどにより接続されるものである。
ここでは、外部接続端子２３は、樹脂基板２０の表面である両板面２０ａ、２０ｂのうちの他方の板面２０ｂに設けられている。ただし、図示しないが、外部接続端子２３は、樹脂基板２０両板面２０ａ、２０ｂのうちの一方の板面２０ａに設けられていてもよいし、樹脂基板２０の表面である側面２０ｃに設けられていてもよい。いずれにせよ、外部接続端子２３は、樹脂基板２０の接着面以外の表面に設けられ、上記した外部の配線部材に接続可能となっていればよい。
ここでは、外部接続端子２３は、上記スルーホール２１ｂと同様の構成であり、ＡｇやＳｎなどよりなる。ただし、外部接続端子２３は、樹脂基板２０の他方の板面２０ｂ側にてこれらＡｇやＳｎなどの上に更に同じＡｇやＳｎなどの材料が接続されたり、またはＣｕなどの別の電極が接続されたりしたものであってもよい。
そして、チップ接続端子２２と外部接続端子２３とは内部配線２１により導通している。なお、外部接続端子２３も、内部配線２１と導通している導体よりなるものであればよく、上記スルーホール２１ｂを構成するＡｇやＳｎなどの材料以外の導体材料よりなるものであってもよい。
こうして、樹脂基板２０における内部配線２１、チップ接続端子２２および外部接続端子２３は、半導体チップ１０と外部とを電気的に接続する配線２１〜２３として構成されている。そして、半導体チップ１０のセンシング部１０ａと外部とは、チップ電極１１、チップ接続端子２２、内部配線２１、外部接続端子２３を介して、電気的なやりとりが可能となる。
このように、本実施形態では、樹脂基板２０には半導体チップ１０の一部に正対する部位が存在し、この正対する部位にチップ接続端子２２が設けられている。つまり、本実施形態では、この樹脂基板２０における当該正対する部位とは、上記凹部２０ｄの内面２０ｅである。
そして、本実施形態では、この正対する部位としての凹部２０ｄの内面２０ｅは、半導体チップ１０の一部に接着されて、その接着部分を被覆し、半導体チップ１０の残部は樹脂基板２０から離れて露出させている。
次に、本実施形態の半導体装置１００の製造方法について、その一例を述べる。図２は、同製造方法を示す工程図であり、製造途中のワークを樹脂基板２０の厚さ方向の断面にて模式的に示したものである。
まず、樹脂基板２０ついては、図２に示されるように、複数枚の熱可塑性樹脂よりなる層２ａ〜２ｄを用意し、各層２ａ〜２ｄにＣｕ箔を貼り付け、このＣｕ箔をホトエッチングなどによりパターニングすることにより、このパターニングされたＣｕ箔を上記層間配線２１ａとして形成する。
また、各層２ａ〜２ｄにおいて、チップ接続端子２２および外部接続端子２３となる部位、および、層間配線２１同士をつなぐべき部位に、パンチ加工やレーザ加工などで穴あけを行い、この穴の内部に、上記ＳｎやＡｇなどの導体ペーストを、印刷法などにより充填してスルーホール２１ｂを形成する。こうして、内部配線２１が設けられた複数の層２ａ〜２ｄを用意する。
また、樹脂基板２０の表面である上記側面２０ｃにて、上記複数の層２ａ〜２ｄのうちの１層２ｃを、当該１層２ｃの上側と下側の両側に位置する層２ｂ、２ｄよりも引っ込んだものとすることにより、上記半導体チップ１０に入り込まれた部分としての凹部２０ｄを形成する。このことは、当該１層２ｃをカットして、両側に２層２ｂ、２ｄよりもサイズの小さなものとすることで容易に実現可能である。
次に、これら複数の層２ａ〜２ｄを積層するが、この工程では、図２に示されるように、凹部２０ｄを形成する１層２ｃおよび半導体チップ１０の一部を、当該１層２ｃの両側に位置する層２ｂ、２ｄによって挟み、この状態で積層を行う。
こうして、各層２ａ〜２ｄおよび半導体チップ１０を積層した状態で、加圧しながら加熱する。この加熱によって、各層２ａ〜２ｄを構成する熱可塑性樹脂が軟化し、各層２ａ〜２ｄ間が接合される。また、接着面である上記凹部２０ｄの内面２０ｅを構成する層２ｂ、２ｄと半導体チップ１０とが接着される。
また、この積層時の加熱により、半導体チップ１０のチップ電極１１とチップ接続端子２２とが、熱圧着され互いに固相接合される。また、各層２ａ〜２ｄの層間配線２１ａとスルーホール２１ｂとは、熱圧着されて金属拡散などを起こすことにより電気的・機械的に互いに接合される。
こうして、チップ接続端子２２、内部配線２１、外部接続端子２３が導通する配線が形成された樹脂基板２０ができあがるとともに、半導体チップ１０と樹脂基板２０のチップ接続端子２２との電気的接続、および、半導体チップ１０と樹脂基板２０との直接接着がなされることにより、本半導体装置１００ができあがる。
なお、図２に示される例では、半導体チップ１０の厚さが、樹脂基板２０を構成する複数の層２ａ〜２ｄのうちの１つの層２ｃの厚さに相当するものであり、当該１つの層２ｃが、半導体チップ１０が入り込む凹部２０ｄを形成する層であった。
しかし、半導体チップ１０の厚さが、上記層２ａ〜２ｄのうちの２または３以上の層に相当する場合、半導体チップ１０が入り込む凹部２０ｄを形成するにあたって、２または３以上の層を、当該２または３以上の層の上下両側に位置する層よりも引っ込ませて凹部を形成してもよい。
また、図３（ａ）、（ｂ）は、上記積層工程を示す概略平面図であり、上記図２に示されるワークの上面図である。上記積層工程は、図３（ａ）に示されるように、半導体チップ１０の１個ずつについて行ってもよいし、図３（ｂ）に示されるように、複数個の半導体チップ１０が連結されたウェハ１０’を用いてもよい。
図３（ｂ）に示されるウェハ１０’の場合、当該ウェハ’を樹脂基板２０とともに積層し、上記加熱による各部の接続を行った後、図３（ｂ）中の破線Ｈで分断すれば、個片化された本実施形態の半導体装置１００ができあがる。
ところで、本実施形態によれば、半導体チップ１０と外部とを、樹脂基板２０内に予め設けられたチップ接続端子２２、内部配線２１、外部接続端子２３を介して電気的に接続することができる。そのため、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ１０と外部とを電気的に接続する配線２１〜２３を樹脂で封止した構成がされる。
また、本実施形態では、半導体チップ１０はセンシング部１０ａを有するものであるが、このように半導体チップ１０がセンサチップである場合に、センシング部１０ａが樹脂基板２０に接触して被覆されると、センシングが困難になりやすい。その点、本実施形態のように、半導体チップ１０において樹脂基板２０から離れて露出している残部に、センシング部１０ａを設けているため、センシング特性を確保しやすい。
また、上記図２に示した製造方法によれば、従来のようなワイヤボンディング工程や、金型、ポッティングなどによる樹脂封止工程を行うことなく、半導体チップ１０と外部とを電気的に接続する配線２１〜２３を樹脂で封止した構成を形成することができ、本実施形態の半導体装置１００が適切に製造される。
（第２実施形態）
図４は、本発明の第２実施形態に係る半導体装置１０２の全体構成を示す概略断面図であり、図５は、同半導体装置１０２の概略外観斜視図である。上記第１実施形態では、上記図１や図３に示したように、矩形板状をなす半導体チップ１０の１辺側の端部が、樹脂基板２０の側面２０ｃより樹脂基板２０に入りこんでいた。
それに対して、本実施形態の半導体装置１０２では、図４、図５に示されるように、矩形板状をなす半導体チップ１０の１辺側の端部だけではなく複数辺の端部を、樹脂基板２０の側面２０ｃより樹脂基板２０に入り込ませている。ここでは、半導体チップ１０の４辺すべて、すなわち全周の端部を樹脂基板２０に入り込ませている。
この場合、樹脂基板２０は、中央部が矩形状の開口部を有する貫通穴を有するものとなっており、その貫通穴の内周面が側面２０ｃとして構成されている。このような本実施形態の半導体装置１０２は、上記図２における各層２ａ〜２ｄを、当該貫通穴を有する形状のものとすることにより、上記図２と同様にして製造される。
なお、図６は、本実施形態のもう一つの例としての半導体装置を示す概略外観斜視図である。この半導体装置の断面構成は上記図４と同様であるが、本例では、矩形板状をなす半導体チップ１０の対向する２辺の端部を、樹脂基板２０の側面２０ｃより樹脂基板２０に入り込ませている。
そして、本実施形態の半導体装置によっても、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ１０と外部とを電気的に接続する配線２１〜２３を樹脂で封止した構成がされる。なお、矩形板状をなす半導体チップ１０の場合、３辺の端部を、樹脂基板２０の側面２０ｃより樹脂基板２０に入り込ませてもよい。
（第３実施形態）
図７は、本発明の第３実施形態に係る半導体装置１０３の全体構成を示す概略断面図である。本実施形態は、上記第２実施形態を変形したものである。上記第２実施形態では、上記図４に示したように、半導体チップ１０のセンシング部１０ａの両面が、樹脂基板２０と離れて露出していた。
それに対して、本実施形態の半導体装置１０３では、図７に示されるように、半導体チップ１０のセンシング部１０ａの一方の面が、樹脂基板２０と離れて露出しているが、他方の面は、樹脂基板２０に接着されて被覆されている。センシング部１０ａは、片面のみ露出すればよい場合も多く、そのような場合に本実施形態は有効である。
なお、このような構成は、上記図２において複数の層２ａ〜２ｄの形状を適宜変更すれば容易に製造できる。また、本実施形態においては、矩形板状をなす半導体チップ１０において樹脂基板２０の側面２０ｃより樹脂基板２０に入り込む端部は、２辺の端部でも、３辺の端部でも、４辺すべての端部でもよい。
（第４実施形態）
図８は、本発明の第４実施形態に係る半導体装置１０４の全体構成を示す概略断面図である。本実施形態も、上記第２実施形態を変形したものである。
本実施形態は、上記図４に示した上記第２実施形態の半導体装置１０２において、半導体チップ１０のセンシング部１０ａの両面を、樹脂基板２０から離すとともに、当該センシング部１０ａの一方の面は露出するが、他方の面については樹脂基板２０によって覆ったものとしている。
なお、このような構成も、上記図２において複数の層２ａ〜２ｄの形状を適宜変更すれば容易に製造できる。また、本実施形態においても、矩形板状をなす半導体チップ１０において樹脂基板２０に入り込む端部は、２辺の端部でも、３辺の端部でも、４辺すべての端部でもよい。
（第５実施形態）
図９は、本発明の第５実施形態に係る半導体装置１０５の全体構成を示す概略断面図である。本実施形態も、上記第２実施形態を変形したものである。
本実施形態は、上記図４に示した上記第２実施形態の半導体装置１０２において、半導体チップ１０のセンシング部１０ａの両面を、樹脂基板２０から離しながら且つ樹脂基板２０で覆っている。
この場合、半導体チップ１０のセンシング部１０ａの両面と樹脂基板２０との間の空間は、図９の紙面垂直方向に樹脂基板２０を貫通するものでもよいし、閉塞された空間であってもよい。閉塞された空間の場合、センシング部１０ａは樹脂基板２０からは離れているが、外部環境とは接触しない。しかしながら、センシング部１０ａが、たとえば可動部を有する加速度検出素子の場合には、何ら問題なくセンシングが行える。
なお、本構成も、上記複数の層２ａ〜２ｄの形状を適宜変更すれば容易に製造でき、また、矩形板状の半導体チップ１０において樹脂基板２０に入り込む端部は、２辺の端部でも、３辺の端部でも、４辺すべての端部でもよい。
また、本構成において、センシング部１０ａの両面側の空間を同一寸法として対称的な構成とすれば、上記図８のような構成に比べて、温度変化に伴う反りや歪などを抑える点で望ましい。
（第６実施形態）
図１０は、本発明の第６実施形態に係る半導体装置１０６の全体構成を示す概略断面図である。上記各実施形態では、半導体チップ１０の一部が、樹脂基板２０の内部に入り込んでおり、樹脂基板２０において半導体チップ１０に入り込まれた部分の内面２０ｅが接着面とされていた。
それに対して、本実施形態では、図１０に示されるように、樹脂基板２０の表面である両板面２０ａ、２０ｂのうち他方の板面２０ｂの一部が、樹脂基板２０の接着面２０ｅとして構成されている。そして、半導体チップ１０の一部は、この他方の板面２０ｂの一方の一部としての接着面２０ｅに接着されている。
この場合、内部配線２１および各端子２２、２３が形成された樹脂基板２０を形成した後、この樹脂基板２０の接着面２０ｅと半導体チップ１０とを、加熱・加圧して熱圧着させることにより、熱可塑性樹脂による樹脂基板２０と半導体チップ１０との接着、および、チップ接続端子２２とチップ電極１１との電気的接続がなされる。
そして、本実施形態の半導体装置１０６によっても、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ１０と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。
このように、本第６実施形態の場合も、樹脂基板２０には半導体チップ１０の一部に正対する部位が存在し、この正対する部位にチップ接続端子２２が設けられている。つまり、本実施形態では、この樹脂基板２０における当該正対する部位とは、上記他方の板面２０ｂの一部である。
そして、本実施形態では、この正対する部位としての他方の板面２０ｂの一部は、接着面２０ｅとして、半導体チップ１０の一部に接着されて、その接着部分を被覆し、半導体チップ１０の残部は樹脂基板２０から離れて露出させている。
なお、図示しないが、樹脂基板２０においてチップ接続端子２２を一方の板面２０ａに設けることで、上記図１０とは反対に、一方の板面２０ａの一部を接着面とし、そこに半導体チップ１０を接着してもよい。
（第７実施形態）
図１１は、本発明の第７実施形態に係る半導体装置１０７の全体構成を示す概略断面図である。本実施形態も上記第１実施形態と同様に、半導体チップ１０の一部が、樹脂基板２０の内部に入り込んでおり、樹脂基板２０において半導体チップ１０に入り込まれた部分の内面２０ｅが接着面とされている。
ここで、本実施形態では、図１１に示されるように、樹脂基板２０の内部に、別の半導体チップ３０を内蔵した構造としている。この別の半導体チップ３０は、たとえば、半導体チップ１０からの信号を処理する回路チップであり、樹脂基板２０の内部にて内部配線２１と電気的に接続されている。
この別の半導体チップ３０を有する本実施形態の半導体装置１０７は、上記図２に示される製造方法において、複数の層の一部に、別の半導体チップ３０が配置されるスペースを設けておき、あとは、当該複数の層、半導体チップ１０および別の半導体チップ３０を、重ねて積層することにより製造される。
そして、本実施形態においても、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ１０と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。
（第８実施形態）
図１２は、本発明の第８実施形態に係る半導体装置１０８の全体構成を示す概略断面図である。本実施形態は、上記第６実施形態と上記第７実施形態とを組み合わせたものである。
図１２に示されるように、樹脂基板２０の一方の板面２０ａの一部が接着面２０ｅとして構成され、半導体チップ１０の一部は、この接着面２０ｅに接着されており、また、樹脂基板２０の内部に、別の半導体チップ３０が内蔵されている。
（第９実施形態）
図１３は、本発明の第９実施形態に係る半導体装置１０９の全体構成を示す概略断面図である。
上記各実施形態では、樹脂基板２０には半導体チップ１０の一部に正対する部位が存在し、この正対する部位にチップ接続端子２２が設けられ、さらに、この樹脂基板２０における当該正対する部位は、半導体チップ１０の一部に接着されて、その接着部分を被覆していた。
本実施形態でも、図１３に示されるように、樹脂基板２０には半導体チップ１０の一部に正対する部位が存在し、この正対する部位にチップ接続端子２２が設けられている。しかし、ここでは、チップ接続端子２２は半導体チップ１０と接続されているものの、チップ接続端子２２以外の部位では、樹脂基板２０における当該正対する部位は、半導体チップ１０の一部に接着されていない。
具体的には、図１３に示されるように、樹脂基板２０における半導体チップ１０の一部に正対する部位は、一方の板面２０ａであり、その一方の板面２０ａに設けられたプリント基板接続端子２２は、はんだバンプ４０によりチップ電極１１と電気的・機械的に接続されている。このはんだバンプ４０は、一般的な鉛フリーはんだや共晶はんだなどよりなるものである。
そして、このはんだバンプ４０による接続部以外の部位では、互いに正対する樹脂基板２０の一方の板面２０ａと半導体チップ１０の一部とは、離れている。このような構成は、はんだバンプ４０を介した接続を行うこと以外は、上記図１０や図１２の場合と同様にして形成できる。
なお、はんだバンプ４０を補強する意味で、半導体チップ１０と樹脂基板２０との間に、いわゆるアンダーフィルのような樹脂を充填してもよい。また、図１３では、別の半導体チップ３０が樹脂基板２０の内部に設けられているが、本実施形態では、この別の半導体チップ３０は無いものであってもよい。
そして、本実施形態の半導体装置１０９によっても、半導体チップ１０と外部とは、樹脂基板２０内に予め設けられた各配線２１〜２３を介して電気的に接続することができるため、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ１０と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。
なお、この場合、樹脂基板２０を構成する樹脂による樹脂基板２０と半導体チップ１０との接着を行わなくてもよいので、樹脂基板２０は熱可塑性樹脂以外の樹脂、たとえば熱硬化性樹脂などにより構成されていてもよい。
図１４は、本第９実施形態のもう一つの例としての半導体装置の要部を示す概略平面図である。図１４に示される例では、上記図１３に示される構成において、さらに、はんだ材料よりなるはんだ部材４１を設けたものである。
このはんだ部材４１は、互いに正対する樹脂基板２０の一方の板面２０ａと半導体チップ１０の一部との間のうち、はんだバンプ４０による接続部以外の部位に介在しており、樹脂基板２０と半導体チップ１０とを接続して、これら両部材１０、２０を支持するものである。
図１４（ａ）に示される例では、はんだ部材４１は、個々のはんだバンプ４０の周囲に設けられており、図１４（ｂ）に示される例では、はんだ部材４１は、すべてのはんだバンプ４０を取り囲むように環状に設けられている。それによれば、半導体チップ１０と樹脂基板２０との機械的接続強度が向上して、はんだバンプ４０に加わる熱応力を低減させることが可能となる。
（第１０実施形態）
本発明の第１０実施形態は、上記実施形態、特に、上記図４〜上記図９に示されている半導体装置を製造するのに好適な製造方法を提供するものである。図１５は、本製造方法を示す工程図、図１６は、図１５に続く工程図であり、図１５はワークの平面図、図１６はワークの断面図である。
まず、図１５および図１６（ａ）に示されるように、複数単位の半導体チップ１０が形成されたウェハを、樹脂フィルム２００に貼り付けてダイシングカットした後、樹脂フィルム２００を引き延ばす。それにより、カットされた個々の半導体チップ１０が、樹脂フィルム２００上にて分離する。
その後、図１６（ａ）に示されるように、複数個の半導体チップ１０を、樹脂基板２０を構成する１つの層２ａに転写する。さらに、図１６（ｃ）に示されるように、半導体チップ１０を露出させるための開口部が形成された複数の層２ｂ、２ｃと半導体チップ１０とを位置合わせして積層する。
ここで、図１６では図示しないが、当該図１６中の上記各層２ａ〜２ｃには、上記同様にチップ接続端子２２、内部配線２１、外部接続端子２３が形成されている。そして、図１６（ｄ）に示されるように、この積層体を加熱・加圧することで、複数個の半導体チップ１０を樹脂基板２０に埋め込み、その後、カットラインＫに沿って１個ずつ切り出す。こうして、個片化された上記実施形態の半導体装置ができあがる。
（他の実施形態）
なお、半導体チップとしては、上記センシング部を有するものでなくてもよく、たとえセンシング部を有せずに一般的なＩＣチップなどであったとしても、樹脂より露出する部位が存在するものであればよい。
また、樹脂基板は、内部配線、チップ接続端子、外部接続端子を有するものであればよく、上記図２などに示したような複数の樹脂層を積層するという製造方法に限定されるものではない。
本発明の第１実施形態に係る半導体装置の全体構成を示す概略断面図である。 第１実施形態に係る半導体装置の製造方法を示す工程図である。 （ａ）、（ｂ）は積層工程を示す概略平面図である。 本発明の第２実施形態に係る半導体装置の全体構成を示す概略断面図である。 上記図４に示される半導体装置の概略外観斜視図である。 第２実施形態のもう一つの例としての半導体装置を示す概略外観斜視図である。 本発明の第３実施形態に係る半導体装置の全体構成を示す概略断面図である。 本発明の第４実施形態に係る半導体装置の全体構成を示す概略断面図である。 本発明の第５実施形態に係る半導体装置の全体構成を示す概略断面図である。 本発明の第６実施形態に係る半導体装置の全体構成を示す概略断面図である。 本発明の第７実施形態に係る半導体装置の全体構成を示す概略断面図である。 本発明の第８実施形態に係る半導体装置の全体構成を示す概略断面図である。 本発明の第９実施形態に係る半導体装置の全体構成を示す概略断面図である。 第９実施形態のもう一つの例としての半導体装置の要部を示す概略平面図である。 本発明の第１０実施形態に係る半導体装置の製造方法を示す工程図である。 図１５に続く製造方法を示す工程図である。
符号の説明
２ａ〜２ｄ…複数の層、１０…半導体チップ、１０ａ…センシング部、
２０…樹脂基板、２０ａ…樹脂基板の一方の板面、２０ｂ…樹脂基板の他方の板面、
２０ｄ…凹部、２０ｅ…接着面、２１…内部配線、２２…チップ接続端子、
２３…外部接続端子、４０…はんだバンプ、４１…はんだ部材。

Claims (3)

  1. 半導体チップ（１０）と、
    熱可塑性樹脂よりなる基板であって内部に導体よりなる内部配線（２１）を有する樹脂基板（２０）とを備え、
    前記半導体チップ（１０）の一部が、前記樹脂基板（２０）を構成する熱可塑性樹脂に直接接着されて前記樹脂基板（２０）に被覆されており、前記半導体チップ（１０）の残部は前記樹脂基板（２０）とは離れており、
    前記樹脂基板（２０）における前記半導体チップ（１０）との接着面（２０ｅ）には、前記半導体チップ（１０）と電気的に接続されたチップ接続端子（２２）が設けられ、
    前記樹脂基板（２０）における前記接着面（２０ｅ）以外の表面（２０ｂ）には、外部と電気的に接続される外部接続端子（２３）が設けられており、
    前記チップ接続端子（２２）と前記外部接続端子（２３）とは前記内部配線（２１）により導通しており、
    前記半導体チップ（１０）は、前記樹脂基板（２０）とは離れている前記残部に、外部環境の状態に応じた信号を出力するセンシング部（１０ａ）を有するものであり、
    前記半導体チップ（１０）の一部は、前記樹脂基板（２０）の内部に入り込んでおり、
    前記樹脂基板（２０）において前記半導体チップ（１０）に入り込まれた部分の内面（２０ｅ）が前記接着面とされており、
    前記樹脂基板（２０）は、複数の層（２ａ〜２ｄ）が積層されてなる基板であって当該複数の層（２ａ〜２ｄ）および層間に前記内部配線（２１）が設けられたものであり、
    前記樹脂基板（２０）の表面のうち前記積層方向に延びる面である側面（２０ｃ）には、前記複数の層（２ａ〜２ｄ）のうちの少なくとも１層（２ｃ）を当該少なくとも１層（２ｃ）の両側に位置する層よりも引っ込ませることにより、前記半導体チップ（１０）に入り込まれた部分としての凹部（２０ｄ）が形成されており、
    この凹部（２０ｄ）に前記半導体チップ（１０）の一部が入り込むとともに、この凹部（２０ｄ）の内面（２０ｅ）が前記接着面として前記半導体チップ（１０）の一部に接着されており、
    前記チップ接続端子（２２）は、前記凹部（２０ｄ）の内面（２０ｅ）に位置し、前記凹部（２０ｄ）に位置する前記内部配線（２１）の端部に設けられていることを特徴とする半導体装置。
  2. 前記外部接続端子（２３）は、前記樹脂基板（２０）の表面のうち前記積層方向に直交する面である両板面（２０ａ、２０ｂ）の一方に、設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 請求項１に記載の半導体装置を製造する製造方法であって、
    前記内部配線（２１）が設けられた前記複数の層（２ａ〜２ｄ）を用意し、
    これら複数の層（２ａ〜２ｄ）を積層する工程では、前記凹部（２０ｄ）を形成する前記少なくとも１層（２ｃ）および前記半導体チップ（１０）の一部を、前記少なくとも１層（２ｃ）の両側に位置する層（２ｂ、２ｄ）によって挟み、この状態で積層を行うことを特徴とする半導体装置の製造方法。
JP2007249095A 2007-09-26 2007-09-26 半導体装置およびその製造方法 Expired - Fee Related JP5034827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007249095A JP5034827B2 (ja) 2007-09-26 2007-09-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249095A JP5034827B2 (ja) 2007-09-26 2007-09-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009081264A JP2009081264A (ja) 2009-04-16
JP5034827B2 true JP5034827B2 (ja) 2012-09-26

Family

ID=40655805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249095A Expired - Fee Related JP5034827B2 (ja) 2007-09-26 2007-09-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5034827B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011045990A1 (ja) * 2009-10-14 2011-04-21 シャープ株式会社 表示装置
WO2020202841A1 (ja) * 2019-04-03 2020-10-08 株式会社村田製作所 モジュール、端子集合体、及びモジュールの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4225212B2 (ja) * 2004-02-10 2009-02-18 株式会社デンソー 圧力センサ装置及びその製造方法
JP4207846B2 (ja) * 2004-06-03 2009-01-14 株式会社デンソー 圧力センサ
JP4207848B2 (ja) * 2004-06-03 2009-01-14 株式会社デンソー 圧力センサ
JP4778370B2 (ja) * 2005-11-09 2011-09-21 アオイ電子株式会社 電子部品の製造方法

Also Published As

Publication number Publication date
JP2009081264A (ja) 2009-04-16

Similar Documents

Publication Publication Date Title
US7332808B2 (en) Semiconductor module and method of manufacturing the same
JP5341337B2 (ja) 半導体装置及びその製造方法
JP2005203497A (ja) 半導体装置およびその製造方法
JP4973443B2 (ja) センサ装置
EP2388816A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
TWI236759B (en) Semiconductor device, and laminated semiconductor device
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP4380618B2 (ja) センサ装置
JP4361567B2 (ja) 液晶高分子を使用したｍｅｍｓデバイスの封止
US8836102B2 (en) Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
JP5034827B2 (ja) 半導体装置およびその製造方法
JP2008113894A (ja) 半導体装置及び、電子装置
JPS62232948A (ja) リ−ドフレ−ム
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP4923760B2 (ja) 半導体パッケージ及びその製造方法
JP5157456B2 (ja) 半導体装置及び半導体装置の製造方法
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
JP7345404B2 (ja) Ｍｅｍｓ装置
JP2006332576A (ja) 半導体装置およびその製造方法
JP4135616B2 (ja) 半導体モジュールの製造方法
JP6605971B2 (ja) センサ用パッケージおよびセンサ装置
JP2004087895A (ja) パッケージ部品およびその製造方法
JP4265478B2 (ja) 半導体装置及びその製造方法
JP2023181646A (ja) 電子デバイス、および電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees