JP5157456B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5157456B2 JP5157456B2 JP2008000881A JP2008000881A JP5157456B2 JP 5157456 B2 JP5157456 B2 JP 5157456B2 JP 2008000881 A JP2008000881 A JP 2008000881A JP 2008000881 A JP2008000881 A JP 2008000881A JP 5157456 B2 JP5157456 B2 JP 5157456B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor device
- wiring
- resin portion
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
本発明は半導体装置及び半導体装置の製造方法に関し、特に半導体素子が樹脂にて封止された半導体装置及び半導体装置の製造方法に関する。
樹脂封止型の半導体装置（半導体パッケージ）は、樹脂封止用の金型により被成形品をクランプし、金型のキャビティ内に樹脂を充填して、半導体素子を樹脂により封止して製造される。
例えば、通常のＰＢＧＡ（Plastic Ball Grid Array）型の半導体装置では、配線基板上に実装された半導体素子等を樹脂により封止して製造される（例えば、特許文献１，２参照）。かかる半導体装置の基本的な構造を、図１１に示す。
図１１には、配線基板上に搭載された半導体素子を樹脂封止してなる半導体装置の要部構造が例示されている。ここで、図１１（ａ）には、半導体装置の要部平面模式図が示され、図１１（ｂ）には、図１１（ａ）のＸ−Ｘ’線に沿った要部断面模式図が示されている。
図示する半導体装置では、配線基板１０の上面に、半導体素子２０が接着部材３０を介して搭載され、半導体素子２０に設けられた電極パッド２０ａと配線基板１０の上面に配設された電極端子１０ａとがボンディングワイヤ４０を通じて電気的に接続されている。また、半導体素子２０並びにボンディングワイヤ４０等は、封止用樹脂５０により被覆・封止されている。また、半導体素子２０が搭載されていない側の配線基板１０の主面には、電極ランド１０ｃが配設され、更に、電極ランド１０ｃ上に外部接続端子となる半田ボール１１が配設されている。そして、電極端子１０ａと電極ランド１０ｃに於いては、配線基板１０内に積層されて配設された配線層１０ｂにより、その電気的な接続が確保されている。
特開２０００−２６０７９５号公報
特開２００７−００５６７５号公報
しかし、ＰＢＧＡに代表される半導体装置は、金型にて配線基板１０の外周部１０ｏｕｔをクランプして、当該金型内に封止用の樹脂を充填して作製するために、クランプされた領域に、封止用樹脂５０が回り込まず、配線基板１０の外周部１０ｏｕｔが封止用樹脂５０で被覆されていない無垢の状態になっている。また、この様な領域の配線基板１０内には、一般的には、図１１に示す如く、配線層１０ｂあるいはビアホール１０ｄが配設されている。
そして、この様な半導体装置に外部から衝撃が印加されると、配線基板１０と封止用樹脂５０の部分との強度の差から、配線基板１０と封止用樹脂５０の部分との界面６０に局部的に応力が集中する。これにより、図１２に示す如く、当該界面６０にクラック７０が発生する。この図では、例えば、半導体装置が図中の矢印ａの方向から衝撃を受け、配線基板１０の一部にクラック７０が発生した状態が示されている。
図示する如く、前記半導体装置では、衝撃を受けると、配線基板１０の一部にクラック７０が発生し、配線基板１０に配設してなる配線層１０ｂあるいはビアホール１０ｄ等が断線する場合がある。
特に、この様なクラック７０は、実際には、肉眼では可視できない程、微小である場合が多い。従って、クラック７０の外観検査が難しい場合もある。
また、微小なクラックの場合は、配線層１０ｂ等が完全に断線せず、半導体装置の製造工程に於ける最終検査を見かけ上、通過してしまうこともある。そして、この様な検査を通過した半導体装置を使用し続けた後に、加熱及び冷却の履歴で初めて完全な断線に至る場合がある。従って、半導体装置を使用する側に於いて、クラックの発生要因を検証するのが困難な側面もあった。
また、微小なクラックの場合は、配線層１０ｂ等が完全に断線せず、半導体装置の製造工程に於ける最終検査を見かけ上、通過してしまうこともある。そして、この様な検査を通過した半導体装置を使用し続けた後に、加熱及び冷却の履歴で初めて完全な断線に至る場合がある。従って、半導体装置を使用する側に於いて、クラックの発生要因を検証するのが困難な側面もあった。
本発明の一観点によれば、配線基板と、前記配線基板上に設けられた半導体素子と、前記配線基板上に設けられ、前記半導体素子を封止する封止用樹脂と、を含み、前記封止用樹脂は、前記半導体素子を封止する、平面視で矩形状の第１の封止樹脂部と、前記第１の封止樹脂部の四つの角部からそれぞれ前記配線基板の外周に向かって延出され、前記第１の封止樹脂部よりも薄い第２の封止樹脂部と、を備え、前記各第２の封止樹脂部は、前記第２の封止樹脂部の上面に、前記第２の封止樹脂部の延出方向と異なる方向の凹状の切欠き部を有し、前記切欠き部は、前記第２の封止樹脂部の前記上面から前記配線基板に接近するにつれて狭くなる楔形の断面形状を有する半導体装置が提供される。
また、本発明の一観点によれば、配線基板上に半導体素子を搭載する工程と、前記半導体素子を封止用樹脂により封止する工程と、を含み、前記封止用樹脂は、前記半導体素子を封止する、平面視で矩形状の第１の封止樹脂部と、前記第１の封止樹脂部の四つの角部からそれぞれ前記配線基板の外周に向かって延出され、前記第１の封止樹脂部よりも薄い第２の封止樹脂部と、を備え、前記各第２の封止樹脂部は、前記第２の封止樹脂部の上面に、前記第２の封止樹脂部の延出方向と異なる方向の凹状の切欠き部を有し、前記切欠き部は、前記第２の封止樹脂部の前記上面から前記配線基板に接近するにつれて狭くなる楔形の断面形状を有する半導体装置の製造方法が提供される。
開示の半導体装置及び半導体装置の製造方法によれば、半導体装置の耐久性並びに信頼性が向上する。更に、半導体装置のクラックの検査が簡素化し、クラックの検出率が向上する。
以下、本実施の形態に係る半導体装置を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１に、第１の実施の形態である、配線基板上に搭載された半導体素子を樹脂封止してなる半導体装置１００を示す。ここで、図１（ｂ）は、平面形状を示す図１（ａ）に於ける、破線Ｘ−Ｘ’に沿った断面を示している。また、図１（ａ）に於いては、後述する半導体素子１２０、配線基板１１０内に設けられた配線層１１０ｂ、並びにビアホール１１０ｄを、配線基板１１０の上面側から透視した夫々の外形が破線により表示されている。
＜第１の実施の形態＞
図１に、第１の実施の形態である、配線基板上に搭載された半導体素子を樹脂封止してなる半導体装置１００を示す。ここで、図１（ｂ）は、平面形状を示す図１（ａ）に於ける、破線Ｘ−Ｘ’に沿った断面を示している。また、図１（ａ）に於いては、後述する半導体素子１２０、配線基板１１０内に設けられた配線層１１０ｂ、並びにビアホール１１０ｄを、配線基板１１０の上面側から透視した夫々の外形が破線により表示されている。
半導体装置１００にあっては、配線基板１１０の一方の主面上に、接着部材１３０を介して半導体素子１２０が搭載・固着されている。
そして、半導体素子１２０の電極パッド１２０ａと配線基板１１０の電極端子１１０ａとの間はボンディングワイヤ１４０によって接続されている。
そして、半導体素子１２０の電極パッド１２０ａと配線基板１１０の電極端子１１０ａとの間はボンディングワイヤ１４０によって接続されている。
また、これら半導体素子１２０並びにボンディングワイヤ１４０等は、配線基板１１０の一方の主面を覆って配設された封止用樹脂（封止樹脂の第１の封止樹脂部）１５０により被覆・封止されている。この様な封止用樹脂１５０は、図１（ａ）に示すように、例えば、平面視で矩形状に形成されている。
一方、配線基板１１０の他方の主面には、電極ランド１１０ｃが複数個、配設され、当該電極ランド１１０ｃ上に外部接続端子となる半田ボール１１１が配設されている。
そして、半導体装置１００にあっては、その特徴的な構成として、半導体素子１２０等を封止する封止用樹脂１５０の側壁から外側に、複数の延出部（封止樹脂の第２の封止樹脂部）１５１が延在している。更に、夫々の延出部１５１の上面には、切欠き１５１ａが形成されている。
そして、半導体装置１００にあっては、その特徴的な構成として、半導体素子１２０等を封止する封止用樹脂１５０の側壁から外側に、複数の延出部（封止樹脂の第２の封止樹脂部）１５１が延在している。更に、夫々の延出部１５１の上面には、切欠き１５１ａが形成されている。
この様な延出部１５１は、封止用樹脂１５０の少なくとも角部１５０ａから延在している。例えば、図１（ａ）では、８本で構成される延出部１５１が半導体装置１００の中心部を点対称となるように、封止用樹脂１５０の側壁から延在している。
また、かかる配線基板１１０は、配線層１１０ｂが形成されている配線領域（例えば、矩形状の一点鎖線Ａで囲む領域）と、前記配線領域から更に外側に延在する外周領域とを備えている。そして、封止用樹脂１５０は、前記配線領域の内側の一部に配置され、延出部１５１は、前記配線領域から前記外周領域にわたり配置されている。
また、延出部１５１に形成した切欠き１５１ａは、前記外周領域上に位置している。また、切欠き１５１ａの断面は、図１（ｂ）に示す如く、延出部１５１の表面から配線基板１１０に接近するにつれて狭くなる楔形を構成している。
また、かかる構成に於いて、半導体素子１２０には、シリコン（Ｓｉ）あるいはガリウム・ヒ素（ＧａＡｓ）等の半導体基材の一方の主面に、所謂ウェハプロセスが適用されて、トランジスタ等の能動素子、容量素子等の受動素子、並びにこれらの機能素子を接続する配線層を含む電子回路層が形成されている。
また、配線基板１１０は、ガラス−エポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、あるいはポリイミド等の有機材絶縁性樹脂、あるいはセラミック、ガラス等の無機絶縁材料から形成された絶縁性基材とし、その表面及び／あるいは裏面、更には必要に応じて内部（内層）に配設された配線層１１０ｂを具備している。また、積層された配線層１１０ｂは、ビアホール１１０ｄを通じて、互いに導通している。
また、当該配線層１１０ｂ及び当該ビアホール１１０ｄは、銅（Ｃｕ）を主体とし、配線基板１１０の表面及び／あるいは裏面に配設された前記電極端子１１０ａ及び前記電極ランド１１０ｃに接続されている。尚、前記電極端子１１０ａ及び前記電極ランド１１０ｃは、当該配線層１１０ｂの一部として形成されてもよく、また、前記電極端子１１０ａの表面は下層よりニッケル（Ｎｉ）／金（Ａｕ）鍍金が形成されてもよい。
また、この様な配線基板１１０は、支持基板、回路基板あるいはインターポーザとも称される。
また、接着部材１３０は、ポリイミド系の熱可塑性樹脂、あるいはエポキシ系の熱硬化性樹脂を主体として構成される。
また、接着部材１３０は、ポリイミド系の熱可塑性樹脂、あるいはエポキシ系の熱硬化性樹脂を主体として構成される。
また、ボンディングワイヤ１４０は、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）あるいはこれらの何れかを含む合金からなる金属細線をもって形成される。
更に、封止用樹脂１５０並びに延出部１５１としては、その主たる成分として、エポキシ系樹脂が適用される。また、必要に応じて、当該エポキシ系樹脂内にシリカ（ＳｉＯ2）またはアルミナ（Ａｌ2Ｏ3）等からなる無機フィラーを含有させてもよい。
更に、封止用樹脂１５０並びに延出部１５１としては、その主たる成分として、エポキシ系樹脂が適用される。また、必要に応じて、当該エポキシ系樹脂内にシリカ（ＳｉＯ2）またはアルミナ（Ａｌ2Ｏ3）等からなる無機フィラーを含有させてもよい。
次に、半導体装置１００に、上述した延出部１５１を備え、延出部１５１の表面に切欠き１５１ａを設定することによって、もたらされる効果について説明する。
上述した如く、延出部１５１は、封止用樹脂１５０の側壁から配線基板１１０の外側に向けて延出され、延出部１５１の表面に、切欠き１５１ａが形成している。従って、延出部１５１の一部に切欠き１５１ａによる肉厚の薄い部分が存在している。即ち、半導体装置１００は、当該切欠き１５１ａの部分に於いて局部的に強度が弱くなる構造を有している。
上述した如く、延出部１５１は、封止用樹脂１５０の側壁から配線基板１１０の外側に向けて延出され、延出部１５１の表面に、切欠き１５１ａが形成している。従って、延出部１５１の一部に切欠き１５１ａによる肉厚の薄い部分が存在している。即ち、半導体装置１００は、当該切欠き１５１ａの部分に於いて局部的に強度が弱くなる構造を有している。
この様な半導体装置１００に衝撃を与えると、衝撃によって半導体装置１００内に生じる応力は、当該切欠き１５１ａの部分に局部的に集中する。即ち、半導体装置１００は、当該切欠き１５１ａの部分に於いて、当該衝撃を吸収する構造を備えている。
そして、過剰な応力が集中した結果、配線基板１１０の一部にクラック（破損）が生じても、当該クラックは切欠き１５１ａの付近に於いて、発生し易くなる。
かかるクラックが生じた半導体装置１００の状態を図２に示す。図２では、半導体装置１００が図中の矢印ａの方向から衝撃を受け、配線基板１１０の一部にクラック１７０が発生した状態が表示されている。尚、図２（Ｂ）は、平面形状を示す図２（Ａ）に於ける、破線Ｘ−Ｘ’に沿った断面を示している。また、図２（Ａ）及び図２（Ｂ）に於いては、図１に於いて説明した部材と同一の部材には同一の符号を付している。
かかるクラックが生じた半導体装置１００の状態を図２に示す。図２では、半導体装置１００が図中の矢印ａの方向から衝撃を受け、配線基板１１０の一部にクラック１７０が発生した状態が表示されている。尚、図２（Ｂ）は、平面形状を示す図２（Ａ）に於ける、破線Ｘ−Ｘ’に沿った断面を示している。また、図２（Ａ）及び図２（Ｂ）に於いては、図１に於いて説明した部材と同一の部材には同一の符号を付している。
上述した如く、半導体装置１００が外部から衝撃を受け、配線基板１１０の一部にクラック１７０が発生している。但し、切欠き１５１ａは、前記外周領域上に位置していることから、当該クラック１７０が前記外周領域に生じる。
この様に、半導体装置１００では、切欠き１５１ａが前記外周領域上に位置していることから、クラック１７０は、前記外周領域に於いて発生する。即ち、半導体装置１００が衝撃を受けても、クラックが前記配線領域内に於いて発生することがない。従って、半導体装置１００が衝撃を受けても、配線基板１１０の前記配線領域は、確実に保護され得る。
また、衝撃によって配線基板１１０に生じたクラック１７０は、切欠き１５１ａ周辺に生じ易くなるため、クラック１７０の検査は、当該切欠き１５１ａ周辺のみを検査すれば足りる。これにより、半導体装置の製造工程に於いて、クラック検査が簡素化すると共に、クラック検出率が向上する。
また、クラック１７０は、切欠き１５１ａ周辺に生じるため、半導体装置１００を使用する側に於いて、クラック発生要因を検証し易くなる。
また、配線基板１１０内にクラック１７０が発生しても、前記配線領域に於いて断線等が生じず、前記配線領域は、正常な状態を維持しているので、半導体装置１００の継続使用が可能になる。これにより、半導体装置１００の耐クラック性が格段に向上する。
また、配線基板１１０内にクラック１７０が発生しても、前記配線領域に於いて断線等が生じず、前記配線領域は、正常な状態を維持しているので、半導体装置１００の継続使用が可能になる。これにより、半導体装置１００の耐クラック性が格段に向上する。
次に、半導体装置１００の製造方法を、図３〜図８を用いて説明する。尚、図３〜図８に於いては、図１に於いて説明した部材と同一の部材には同一の符号を付している。
先ず、図３に示すように、電極パッド１２０ａを配設した半導体素子１２０を、電極端子１１０ａ、配線層１１０ｂ、ビアホール１１０ｄ、並びに電極ランド１１０ｃを配設した配線基板１１０に対向させる。
先ず、図３に示すように、電極パッド１２０ａを配設した半導体素子１２０を、電極端子１１０ａ、配線層１１０ｂ、ビアホール１１０ｄ、並びに電極ランド１１０ｃを配設した配線基板１１０に対向させる。
当該配線基板１１０は、ボンディングステージ（図示せず）上に吸着・保持され、必要に応じて、所定の温度に加熱されている。また、半導体素子１２０に於いては、その裏面に予め接着部材１３０が配設されており、ボンディングツール（図示せず）に吸着・保持されている。
そして、矢印の方向に半導体素子１２０を配線基板１１０に対し、降下せしめる。
尚、図３では接着部材１３０を予め半導体素子１２０の裏面に配設しているが、これに代えて、接着部材１３０を予め配線基板１１０上に、貼付けあるいは塗布等により配設しておき、半導体素子１２０を配線基板１１０上に搭載してもよい。
尚、図３では接着部材１３０を予め半導体素子１２０の裏面に配設しているが、これに代えて、接着部材１３０を予め配線基板１１０上に、貼付けあるいは塗布等により配設しておき、半導体素子１２０を配線基板１１０上に搭載してもよい。
次に、図４に示すように、半導体素子１２０を配線基板１１０に抗してボンディングツール（図示せず）により押圧し、配線基板１１０の一方の主面に、所謂ダイス付けにより半導体素子１２０を搭載・固着する。ここで、接着部材１３０は、かかる荷重の印加により配線基板１１０の外方へ若干、拡がるように変形する。
この様なダイス付けの結果、半導体素子１２０は、その活性領域（電子回路形成領域）形成面を上として、配線基板１１０上に固着される。
続いて、図５に示すように、配線基板１１０の一方の主面上に固着された半導体素子１２０は、その上面に配設されている電極パッド１２０ａと配線基板１１０上の電極端子１１０ａとが、ボンディングワイヤ１４０により接続される。
続いて、図５に示すように、配線基板１１０の一方の主面上に固着された半導体素子１２０は、その上面に配設されている電極パッド１２０ａと配線基板１１０上の電極端子１１０ａとが、ボンディングワイヤ１４０により接続される。
次に、図６に示すように、配線基板１１０、配線基板１１０の上面に搭載、配置された半導体素子１２０、並びにボンディングワイヤ１４０等をモールド用の下金型１８０上に設置し、当該下金型１８０に、モールド用の上金型１８１を対向させる。当該上金型１８１には、半導体素子１２０、並びにボンディングワイヤ１４０等を封止するための樹脂を充填させるキャビティ１８１ｃの他、上述した延出部１５１を形成するための凹部１８１ａが配置されている。また、当該凹部１８１ａには、切欠き１５１ａを形成するために、楔部１８１ａａが設けられている。
そして、下金型１８０に、上金型１８１を衝合させた後（図示しない）、所謂トランスファーモールド法により、半導体素子１２０、並びにボンディングワイヤ１４０等を封止用樹脂１５０により被覆・封止する。
これにより、配線基板１１０の上面に搭載・配置された半導体素子１２０、並びにボンディングワイヤ１４０等が封止用樹脂１５０により、被覆・封止された状態に至る。そして、配線基板１１０の上面に搭載・配置された半導体素子１２０、並びにボンディングワイヤ１４０等を下金型１８０並びに上金型１８１から取り出す。かかる状態を図７に示す。
尚、図６に示した楔部１８１ａａは、上金型１８１から脱着可能な構成としている。そして、楔部１８１ａａを上金型１８１の凹部１８１ａに取り付ける場所に於いても、特に、一つの箇所に限定されす、凹部１８１ａの何れかの箇所に取り付けられる自由度を有している。従って、楔部１８１ａａを上金型１８１に取り付ける場所を変更することにより、延出部１５１表面に形成する切欠き１５１ａの位置を自由に変えることができる。
これにより、配線基板１１０に配設された前記配線領域の面積、形状に依らず、切欠き１５１ａを配線基板の前記外周領域上に確実に位置させることができる。
そして、当該樹脂モールド工程の後、配線基板１１０の他方の主面（裏面）に配設されている電極ランド１１０ｃ上に、外部接続端子を構成する半田ボール１１１をリフロー法により形成する（図示せず）。
そして、当該樹脂モールド工程の後、配線基板１１０の他方の主面（裏面）に配設されている電極ランド１１０ｃ上に、外部接続端子を構成する半田ボール１１１をリフロー法により形成する（図示せず）。
この様な製造工程により、図１（ａ）及び図１（ｂ）に示すところの、ＰＢＧＡパッケージ構造を有する半導体装置１００を形成する。
尚、延出部１５１の表面に設けた切欠き１５１ａの形成については、トランスファーモールド法の代わりに、図８に示すように、回転させたダイサー１９０による切削により実施してもよい。また、ダイサー加工の代わりに、レーザー加工（図示しない）によって、切欠き１５１ａを形成してもよい。この様な方法によっても、切欠き１５１ａを、前記外周領域に存在する何れかの部分上に、形成することができる。
尚、延出部１５１の表面に設けた切欠き１５１ａの形成については、トランスファーモールド法の代わりに、図８に示すように、回転させたダイサー１９０による切削により実施してもよい。また、ダイサー加工の代わりに、レーザー加工（図示しない）によって、切欠き１５１ａを形成してもよい。この様な方法によっても、切欠き１５１ａを、前記外周領域に存在する何れかの部分上に、形成することができる。
また、当該半導体装置１００に於いては、半田ボール１１１の配設を省略し、電極ランド１１０ｃを外部接続端子としたＬＧＡ（Land Grid Array）パッケージ構造としてもよい（図７参照）。
＜第２の実施の形態＞
図９に、第２の実施の形態である、配線基板上に搭載された半導体素子を樹脂封止してなる半導体装置２００を示す。ここで、図９（ｂ）は、平面形状を示す図９（ａ）に於ける、破線Ｘ−Ｘ’に沿った断面を示している。また、図９（ａ）に於いては、半導体素子１２０、配線基板１１０内に設けられた配線層１１０ｂ、並びにビアホール１１０ｄを、配線基板１１０の上面側から透視した夫々の外形が破線により表示されている。尚、図９（ａ）及び図９（ｂ）に於いては、図１〜図８に於いて説明した部材と同一の部材には同一の符号を付し、その説明の詳細については省略する。
図９に、第２の実施の形態である、配線基板上に搭載された半導体素子を樹脂封止してなる半導体装置２００を示す。ここで、図９（ｂ）は、平面形状を示す図９（ａ）に於ける、破線Ｘ−Ｘ’に沿った断面を示している。また、図９（ａ）に於いては、半導体素子１２０、配線基板１１０内に設けられた配線層１１０ｂ、並びにビアホール１１０ｄを、配線基板１１０の上面側から透視した夫々の外形が破線により表示されている。尚、図９（ａ）及び図９（ｂ）に於いては、図１〜図８に於いて説明した部材と同一の部材には同一の符号を付し、その説明の詳細については省略する。
半導体装置２００にあっては、配線基板１１０の一方の主面上に、接着部材１３０を介して半導体素子１２０が搭載・固着されている。
そして、半導体素子１２０の電極パッド１２０ａと配線基板１１０の電極端子１１０ａとの間はボンディングワイヤ１４０によって接続されている。
そして、半導体素子１２０の電極パッド１２０ａと配線基板１１０の電極端子１１０ａとの間はボンディングワイヤ１４０によって接続されている。
また、これら半導体素子１２０並びにボンディングワイヤ１４０等は、配線基板１１０の一方の主面を覆って配設された封止用樹脂１５０により被覆・封止されている。この様な封止用樹脂１５０は、図９（ａ）に示すように、例えば、平面視で矩形状に形成されている。
一方、配線基板１１０の他方の主面には、電極ランド１１０ｃが複数個、配設され、当該電極ランド１１０ｃ上に外部接続端子となる半田ボール１１１が配設されている。
そして、半導体装置２００にあっては、その特徴的な構成として、半導体素子１２０等を封止する封止用樹脂１５０の側壁から外側に、複数の延出部１５１が延在している。更に、夫々の延出部１５１の上面には、複数個の切欠き１５１ａが形成されている。例えば、図９（ａ）及び図９（ｂ）に於いては、延出部１５１の上面に、２個の切欠き１５１ａが形成された状態が示されている。
そして、半導体装置２００にあっては、その特徴的な構成として、半導体素子１２０等を封止する封止用樹脂１５０の側壁から外側に、複数の延出部１５１が延在している。更に、夫々の延出部１５１の上面には、複数個の切欠き１５１ａが形成されている。例えば、図９（ａ）及び図９（ｂ）に於いては、延出部１５１の上面に、２個の切欠き１５１ａが形成された状態が示されている。
この様な延出部１５１は、封止用樹脂１５０の少なくとも角部１５０ａから延在している。例えば、図９（ａ）では、８本で構成される延出部１５１が半導体装置２００の中心部を点対称となるように、封止用樹脂１５０の側壁から延在している。
また、かかる配線基板１１０は、配線層１１０ｂが形成されている配線領域（矩形状の一点鎖線Ａで囲む領域）と、前記配線領域から更に外側に延在する外周領域とを備えている。そして、封止用樹脂１５０は、前記配線領域の内側の一部に配置され、延出部１５１は、前記配線領域から前記外周領域にわたり配置されている。
また、延出部１５１に形成した複数個の切欠き１５１ａは、前記外周領域上に位置している。また、切欠き１５１ａの断面は、図９（ｂ）に示す如く、延出部１５１の表面から配線基板１１０に接近するにつれて狭くなる楔形を構成している。
次に、半導体装置２００に、上述した延出部１５１を備え、延出部１５１の表面に複数個の切欠き１５１ａを設定することによって、もたらされる効果について説明する。
上述した如く、延出部１５１は、封止用樹脂１５０の側壁から配線基板１１０の外側に向けて延出され、延出部１５１の表面に、複数個の切欠き１５１ａが形成している。従って、延出部１５１の一部に切欠き１５１ａによる肉厚の薄い部分が複数存在している。即ち、半導体装置２００は、当該切欠き１５１ａの部分に於いて局部的に強度が弱くなる構造を有している。
上述した如く、延出部１５１は、封止用樹脂１５０の側壁から配線基板１１０の外側に向けて延出され、延出部１５１の表面に、複数個の切欠き１５１ａが形成している。従って、延出部１５１の一部に切欠き１５１ａによる肉厚の薄い部分が複数存在している。即ち、半導体装置２００は、当該切欠き１５１ａの部分に於いて局部的に強度が弱くなる構造を有している。
この様な半導体装置２００に衝撃を与えると、衝撃によって半導体装置２００内に生じる応力は、当該切欠き１５１ａの部分に局部的に集中する。即ち、半導体装置２００は、当該切欠き１５１ａの部分に於いて、当該衝撃を吸収する構造を備えている。
そして、過剰な応力が集中した結果、配線基板１１０の一部にクラック（破損）が生じても、当該クラックは切欠き１５１ａの付近に於いて、発生し易くなる。
特に、半導体装置２００に於いては、夫々の延出部１５１に、複数個の切欠き１５１ａを備えていることから、配線基板１１０内に発生する、より強い応力を吸収することができる。
特に、半導体装置２００に於いては、夫々の延出部１５１に、複数個の切欠き１５１ａを備えていることから、配線基板１１０内に発生する、より強い応力を吸収することができる。
従って、半導体装置２００が衝撃を受けても、図２を用いて説明した様に、前記クラック１７０は、前記外周領域に於いて発生し、前記クラック１７０が前記配線領域内に於いて発生することがない。この様に、半導体装置２００が衝撃を受けても、配線基板１１０の前記配線領域は、確実に保護され得る。
また、衝撃によって配線基板１１０に生じた前記クラック１７０は、複数個の切欠き１５１ａ周辺に生じ易くなるため、前記クラック１７０の検査は、当該切欠き１５１ａ周辺のみを検査すれば足りる。これにより、半導体装置の製造工程に於いて、クラック検査が簡素化すると共に、クラック検出率が向上する。
また、前記クラック１７０は、複数個の切欠き１５１ａ周辺に生じるため、半導体装置２００を使用する側に於いて、クラック発生要因を検証し易くなる。
また、配線基板１１０内に前記クラック１７０が発生しても、前記配線領域に於いて断線等が生じず、前記配線領域は、正常な状態を維持しているので、半導体装置２００の継続使用が可能になる。これにより、半導体装置２００の耐クラック性が格段に向上する。
また、配線基板１１０内に前記クラック１７０が発生しても、前記配線領域に於いて断線等が生じず、前記配線領域は、正常な状態を維持しているので、半導体装置２００の継続使用が可能になる。これにより、半導体装置２００の耐クラック性が格段に向上する。
尚、上述した複数個の切欠き１５１ａの形成は、図６に示す上金型１８１の夫々の凹部１８１ａに、複数個の楔部１８１ａａを設けてトランスファーモールド法により形成する。または、トランスファーモールド法の代わりに、図８に示すダイサー１９０による切削、あるいは前記レーザー加工によって、複数個の切欠き１５１ａを形成してもよい。
この様な方法によって、複数個の切欠き１５１ａを、前記外周領域に存在する何れかの部分上に形成する。
また、半導体装置２００の構成に於いて、半導体素子１２０を構成する半導体材料、半導体素子１２０の製造プロセス、配線基板１１０の材料、電極端子１１０ａ、配線層１１０ｂ、ビアホール１１０ｄ、電極ランド１１０ｃ、並びに半田ボール１１１の材料、接着部材１３０の材料、積層方法、ボンディングワイヤ材料、封止用樹脂１５０、延出部１５１の材料、並びに樹脂封止方法等は、前記第１の実施の形態に於いて示した材料、あるいは手段と同様であることから、ここでは詳細な説明を省略する。
また、半導体装置２００の構成に於いて、半導体素子１２０を構成する半導体材料、半導体素子１２０の製造プロセス、配線基板１１０の材料、電極端子１１０ａ、配線層１１０ｂ、ビアホール１１０ｄ、電極ランド１１０ｃ、並びに半田ボール１１１の材料、接着部材１３０の材料、積層方法、ボンディングワイヤ材料、封止用樹脂１５０、延出部１５１の材料、並びに樹脂封止方法等は、前記第１の実施の形態に於いて示した材料、あるいは手段と同様であることから、ここでは詳細な説明を省略する。
＜第３の実施の形態＞
図１０に、第３の実施の形態である、配線基板上に搭載された半導体素子を樹脂封止してなる半導体装置３００を示す。ここで、図１０（ｂ）は、平面形状を示す図１０（ａ）に於ける、破線Ｘ−Ｘ’に沿った断面を示している。また、図１０（ａ）に於いては、後述する半導体素子１２０、配線層１１０ｂ、並びにビアホール１１０ｄを、配線基板１１０の上面側から透視した夫々の外形が破線により表示されている。
図１０に、第３の実施の形態である、配線基板上に搭載された半導体素子を樹脂封止してなる半導体装置３００を示す。ここで、図１０（ｂ）は、平面形状を示す図１０（ａ）に於ける、破線Ｘ−Ｘ’に沿った断面を示している。また、図１０（ａ）に於いては、後述する半導体素子１２０、配線層１１０ｂ、並びにビアホール１１０ｄを、配線基板１１０の上面側から透視した夫々の外形が破線により表示されている。
半導体装置３００にあっては、配線基板１１０の一方の主面上に、接着部材１３０を介して半導体素子１２０が搭載・固着されている。
そして、半導体素子１２０の電極パッド１２０ａと配線基板１１０の電極端子１１０ａとの間はボンディングワイヤ１４０によって接続されている。
そして、半導体素子１２０の電極パッド１２０ａと配線基板１１０の電極端子１１０ａとの間はボンディングワイヤ１４０によって接続されている。
また、これら半導体素子１２０並びにボンディングワイヤ１４０等は、配線基板１１０の一方の主面を覆って配設された封止用樹脂１５０により被覆・封止されている。この様な封止用樹脂１５０は、図１０（ａ）に示すように、例えば、平面視で矩形状に形成されている。
一方、配線基板１１０の他方の主面には、電極ランド１１０ｃが複数個、配設され、当該電極ランド１１０ｃ上に外部接続端子となる半田ボール１１１が配設されている。
そして、半導体装置３００にあっては、その特徴的な構成として、半導体素子１２０等を封止する封止用樹脂１５０の側壁から外側に、複数の延出部１５１が延在している。更に、夫々の延出部１５１の上面には、切欠き１５１ａが形成されている。
そして、半導体装置３００にあっては、その特徴的な構成として、半導体素子１２０等を封止する封止用樹脂１５０の側壁から外側に、複数の延出部１５１が延在している。更に、夫々の延出部１５１の上面には、切欠き１５１ａが形成されている。
この様な延出部１５１は、封止用樹脂１５０の少なくとも角部１５０ａから延在している。例えば、図１０（ａ）では、８本で構成される延出部１５１が半導体装置３００の中心部を点対称となるように、封止用樹脂１５０の側壁から延在している。
また、かかる配線基板１１０は、配線層１１０ｂが形成されている配線領域（例えば、矩形状の一点鎖線Ａで囲む領域）と、前記配線領域から更に外側に延在する外周領域とを備えている。そして、封止用樹脂１５０は、前記配線領域の内側の一部に配置され、延出部１５１は、前記配線領域から前記外周領域にわたり配置されている。
また、延出部１５１に形成した切欠き１５１ａは、前記外周領域上に位置している。また、切欠き１５１ａの断面は、図１０（ｂ）に示す如く、延出部１５１の表面から配線基板１１０に接近するにつれて狭くなる楔形を構成している。
また、半導体装置３００にあっては、隣接する延出部１５１の間に、封止用樹脂１５０の側壁から外側に延在する、少なくとも一つの延出部（封止樹脂の第３の封止樹脂部）１５２が設けられている。この様な延出部１５２は、前記配線領域に配置されている。
次に、半導体装置３００に、上述した延出部１５１，１５２を備え、延出部１５１の表面に切欠き１５１ａを設定することによって、もたらされる効果について説明する。
上述した如く、延出部１５１は、封止用樹脂１５０の側壁から配線基板１１０の外側に向けて延出され、延出部１５１の表面に、切欠き１５１ａが形成している。従って、延出部１５１の一部に切欠き１５１ａによる肉厚の薄い部分が存在している。即ち、半導体装置３００は、当該切欠き１５１ａの部分に於いて局部的に強度が弱くなる構造を有している。
上述した如く、延出部１５１は、封止用樹脂１５０の側壁から配線基板１１０の外側に向けて延出され、延出部１５１の表面に、切欠き１５１ａが形成している。従って、延出部１５１の一部に切欠き１５１ａによる肉厚の薄い部分が存在している。即ち、半導体装置３００は、当該切欠き１５１ａの部分に於いて局部的に強度が弱くなる構造を有している。
この様な半導体装置３００に衝撃を与えると、衝撃によって半導体装置３００内に生じる応力は、当該切欠き１５１ａの部分に局部的に集中する。即ち、半導体装置３００は、当該切欠き１５１ａの部分に於いて、当該衝撃を吸収する構造を備えている。
そして、過剰な応力が集中した結果、配線基板１１０の一部にクラック（破損）が生じても、当該クラックは切欠き１５１ａの付近に於いて、発生し易くなる。
従って、半導体装置２００が衝撃を受けても、図２を用いて説明した様に、前記クラック１７０は、前記外周領域に於いて発生し、前記クラック１７０が前記配線領域内に於いて発生することがない。この様に、半導体装置２００が衝撃を受けても、配線基板１１０の前記配線領域は、確実に保護され得る。
従って、半導体装置２００が衝撃を受けても、図２を用いて説明した様に、前記クラック１７０は、前記外周領域に於いて発生し、前記クラック１７０が前記配線領域内に於いて発生することがない。この様に、半導体装置２００が衝撃を受けても、配線基板１１０の前記配線領域は、確実に保護され得る。
特に、半導体装置３００にあっては、前記配線領域に延出部１５２が配置されているために、配線基板１１０の前記配線領域が延出部１５２により補強されている。
これにより、配線基板１１０内に生じるクラック１７０を、前記外周領域に於いて、確実にくい止めることができる。例えば、前記外周領域に於いて発生したクラック１７０が前記配線領域に入り込むことを、確実に回避することができる。
これにより、配線基板１１０内に生じるクラック１７０を、前記外周領域に於いて、確実にくい止めることができる。例えば、前記外周領域に於いて発生したクラック１７０が前記配線領域に入り込むことを、確実に回避することができる。
また、衝撃によって配線基板１１０に生じたクラック１７０は、切欠き１５１ａ周辺に生じ易くなるため、クラック１７０の検査は、当該切欠き１５１ａ周辺のみを検査すれば足りる。これにより、半導体装置の製造工程に於いて、クラック検査が簡素化すると共に、クラック検出率が向上する。
また、クラック１７０は、切欠き１５１ａ周辺に生じるため、半導体装置３００を使用する側に於いて、クラック発生要因を検証し易くなる。
また、配線基板１１０内にクラック１７０が発生しても、前記配線領域に於いて断線等が生じず、前記配線領域は、正常な状態を維持しているので、半導体装置３００の継続使用が可能になる。これにより、半導体装置３００の耐クラック性が格段に向上する。
また、配線基板１１０内にクラック１７０が発生しても、前記配線領域に於いて断線等が生じず、前記配線領域は、正常な状態を維持しているので、半導体装置３００の継続使用が可能になる。これにより、半導体装置３００の耐クラック性が格段に向上する。
尚、半導体装置３００の構成に於いて、半導体素子１２０を構成する半導体材料、半導体素子１２０の製造プロセス、配線基板１１０の材料、電極端子１１０ａ、配線層１１０ｂ、ビアホール１１０ｄ、電極ランド１１０ｃ、並びに半田ボール１１１の材料、接着部材１３０の材料、積層方法、ボンディングワイヤ材料、封止用樹脂１５０、延出部１５１，１５２の材料、樹脂封止方法、並びに切欠き１５１ａの形成方法等は、前記第１の実施の形態に於いて示した材料、あるいは手段と同様であることから、ここでは詳細な説明を省略する。
また、第１〜第３の実施の形態は、夫々が独立の実施の形態ではなく、第１〜第３の実施の形態の少なくとも２つを複合させた実施の形態であってもよい。
（付記１） 配線基板と、
前記配線基板上に設けられた半導体素子と、
前記配線基板上に設けられ、前記半導体素子を封止する第１の封止樹脂部と、
前記第１の封止樹脂部から外側に延在し、少なくとも一つの切欠きを有する複数の第２の封止樹脂部と、
を備えることを特徴とする半導体装置。
（付記１） 配線基板と、
前記配線基板上に設けられた半導体素子と、
前記配線基板上に設けられ、前記半導体素子を封止する第１の封止樹脂部と、
前記第１の封止樹脂部から外側に延在し、少なくとも一つの切欠きを有する複数の第２の封止樹脂部と、
を備えることを特徴とする半導体装置。
（付記２） 前記第１の封止樹脂部は、平面視で矩形状に形成され、前記第２の封止樹脂部は、前記第１の封止樹脂部の少なくとも四つの角部に配置されることを特徴とする付記１記載の半導体装置。
（付記３） 前記配線基板は、配線が形成される配線領域と、前記配線領域の外側に延在する外周領域とを備え、
前記第１の封止樹脂部は、前記配線領域の内側に配置され、
前記第２の封止樹脂部は、前記配線領域から前記外周領域にわたり配置されることを特徴とする付記１または２記載の半導体装置。
前記第１の封止樹脂部は、前記配線領域の内側に配置され、
前記第２の封止樹脂部は、前記配線領域から前記外周領域にわたり配置されることを特徴とする付記１または２記載の半導体装置。
（付記４） 前記切欠きは、前記第２の封止樹脂部のうち、前記外周領域に存在する部分に形成されることを特徴とする付記３記載の半導体装置。
（付記５） 前記切欠きは、前記第２の封止樹脂部の表面から前記配線基板に接近するにつれて狭くなる楔形をしていることを特徴とする付記１乃至４のいずれか一項に記載の半導体装置。
（付記５） 前記切欠きは、前記第２の封止樹脂部の表面から前記配線基板に接近するにつれて狭くなる楔形をしていることを特徴とする付記１乃至４のいずれか一項に記載の半導体装置。
（付記６） 前記第１の封止樹脂部の側壁から外側に延在する第３の封止樹脂部が設けられていることを特徴とする付記１乃至３のいずれか一項に記載の半導体装置。
（付記７） 前記第３の封止樹脂部が前記配線領域に配置されていることを特徴とする付記６記載の半導体装置。
（付記７） 前記第３の封止樹脂部が前記配線領域に配置されていることを特徴とする付記６記載の半導体装置。
（付記８） 配線基板上に半導体素子を搭載する工程と、
前記半導体素子を第１の封止樹脂部と、前記第１の封止樹脂部から外側に延在し、少なくとも一つの切欠きを有する複数の第２の封止樹脂部とを備えた樹脂により封止する工程と、
を有することを特徴とする半導体装置の製造方法。
前記半導体素子を第１の封止樹脂部と、前記第１の封止樹脂部から外側に延在し、少なくとも一つの切欠きを有する複数の第２の封止樹脂部とを備えた樹脂により封止する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記９） 前記配線基板が、配線が形成される配線領域と、前記配線領域の外側に延在する外周領域とを備え、前記切欠きを前記外周領域に存在する何れかの部分上に、トランスファーモールド法、ダイサーによる切削、レーザー加工の何れかの方法で形成することを特徴とする付記８記載の半導体装置の製造方法。
１００，２００，３００ 半導体装置
１１０ 配線基板
１１０ａ 電極端子
１１０ｂ 配線層
１１０ｃ 電極ランド
１１０ｄ ビアホール
１１１ 半田ボール
１２０ 半導体素子
１２０ａ 電極パッド
１３０ 接着部材
１４０ ボンディングワイヤ
１５０ 封止用樹脂
１５０ａ 角部
１５１，１５２ 延出部
１７０ クラック
１８０ 下金型
１８１ 上金型
１８１ａ 凹部
１８１ａａ 楔部
１８１ｃ キャビティ
１９０ ダイサー
Ａ 一点鎖線
ａ 矢印
１１０ 配線基板
１１０ａ 電極端子
１１０ｂ 配線層
１１０ｃ 電極ランド
１１０ｄ ビアホール
１１１ 半田ボール
１２０ 半導体素子
１２０ａ 電極パッド
１３０ 接着部材
１４０ ボンディングワイヤ
１５０ 封止用樹脂
１５０ａ 角部
１５１，１５２ 延出部
１７０ クラック
１８０ 下金型
１８１ 上金型
１８１ａ 凹部
１８１ａａ 楔部
１８１ｃ キャビティ
１９０ ダイサー
Ａ 一点鎖線
ａ 矢印
Claims (5)
- 配線基板と、
前記配線基板上に設けられた半導体素子と、
前記配線基板上に設けられ、前記半導体素子を封止する封止用樹脂と、
を含み、
前記封止用樹脂は、
前記半導体素子を封止する、平面視で矩形状の第１の封止樹脂部と、
前記第１の封止樹脂部の四つの角部からそれぞれ前記配線基板の外周に向かって延出され、前記第１の封止樹脂部よりも薄い第２の封止樹脂部と、
を備え、
前記各第２の封止樹脂部は、前記第２の封止樹脂部の上面に、前記第２の封止樹脂部の延出方向と異なる方向の凹状の切欠き部を有し、前記切欠き部は、前記第２の封止樹脂部の前記上面から前記配線基板に接近するにつれて狭くなる楔形の断面形状を有することを特徴とする半導体装置。 - 前記配線基板は、配線が形成される配線領域と、前記配線領域の外側に延在する外周領域とを備え、
前記第１の封止樹脂部は、前記配線領域の内側に配置され、
前記第２の封止樹脂部は、前記配線領域から前記外周領域にわたり配置されることを特徴とする請求項１に記載の半導体装置。 - 前記切欠き部は、前記第２の封止樹脂部のうち、前記外周領域に存在する部分に形成されることを特徴とする請求項２に記載の半導体装置。
- 前記封止用樹脂は、前記第１の封止樹脂部の側壁から延出される第３の封止樹脂部を含むことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
- 配線基板上に半導体素子を搭載する工程と、
前記半導体素子を封止用樹脂により封止する工程と、
を含み、
前記封止用樹脂は、
前記半導体素子を封止する、平面視で矩形状の第１の封止樹脂部と、
前記第１の封止樹脂部の四つの角部からそれぞれ前記配線基板の外周に向かって延出され、前記第１の封止樹脂部よりも薄い第２の封止樹脂部と、
を備え、
前記各第２の封止樹脂部は、前記第２の封止樹脂部の上面に、前記第２の封止樹脂部の延出方向と異なる方向の凹状の切欠き部を有し、前記切欠き部は、前記第２の封止樹脂部の前記上面から前記配線基板に接近するにつれて狭くなる楔形の断面形状を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008000881A JP5157456B2 (ja) | 2008-01-08 | 2008-01-08 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008000881A JP5157456B2 (ja) | 2008-01-08 | 2008-01-08 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009164358A JP2009164358A (ja) | 2009-07-23 |
| JP5157456B2 true JP5157456B2 (ja) | 2013-03-06 |
Family
ID=40966633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008000881A Expired - Fee Related JP5157456B2 (ja) | 2008-01-08 | 2008-01-08 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5157456B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6064478B2 (ja) | 2012-09-19 | 2017-01-25 | 富士通株式会社 | プリント配線板、クラック予知装置およびクラック予知方法 |
| JP6115505B2 (ja) * | 2013-06-21 | 2017-04-19 | 株式会社デンソー | 電子装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3713123B2 (ja) * | 1997-03-25 | 2005-11-02 | ローム株式会社 | 半導体装置およびその製法 |
| JP2000114427A (ja) * | 1998-10-07 | 2000-04-21 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2006344898A (ja) * | 2005-06-10 | 2006-12-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-01-08 JP JP2008000881A patent/JP5157456B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009164358A (ja) | 2009-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW516194B (en) | Wiring substrate, semiconductor device and package stack semiconductor device | |
| US7772687B2 (en) | Multiple electronic component containing substrate | |
| JP5341337B2 (ja) | 半導体装置及びその製造方法 | |
| US20050194673A1 (en) | Multi-chip package, a semiconductor device used therein and manufacturing method thereof | |
| TWI419287B (zh) | 用於四面扁平無引線封裝之方法及裝置 | |
| JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
| JP2010010301A (ja) | 半導体装置及びその製造方法 | |
| TW201828431A (zh) | 一種封裝結構及其製造方法 | |
| JP2013058606A (ja) | 半導体装置の製造方法 | |
| KR20140108138A (ko) | 패키징된 반도체 디바이스 | |
| KR20050009036A (ko) | 적층 패키지 및 그 제조 방법 | |
| US20100102438A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR101474189B1 (ko) | 집적회로 패키지 | |
| JPWO2013073082A1 (ja) | 拡張型半導体チップ及び半導体装置 | |
| WO2014203739A1 (ja) | 半導体装置及びその製造方法 | |
| JP5157456B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012028513A (ja) | 半導体装置及びその製造方法 | |
| JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
| KR100482719B1 (ko) | 반도체 장치 | |
| JP2009182004A (ja) | 半導体装置 | |
| JP3842241B2 (ja) | 半導体装置 | |
| US8878070B2 (en) | Wiring board and method of manufacturing a semiconductor device | |
| JP2015018934A (ja) | プリント基板およびその製造方法 | |
| KR100610916B1 (ko) | 반도체패키지 | |
| KR20070079654A (ko) | 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5157456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |