JP6064478B2 - プリント配線板、クラック予知装置およびクラック予知方法 - Google Patents
プリント配線板、クラック予知装置およびクラック予知方法 Download PDFInfo
- Publication number
- JP6064478B2 JP6064478B2 JP2012205868A JP2012205868A JP6064478B2 JP 6064478 B2 JP6064478 B2 JP 6064478B2 JP 2012205868 A JP2012205868 A JP 2012205868A JP 2012205868 A JP2012205868 A JP 2012205868A JP 6064478 B2 JP6064478 B2 JP 6064478B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- prediction
- wiring board
- printed wiring
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
複数の配線層を積層した積層体と、
少なくとも2以上の配線層同士を電気的に接続する第一のスルーホールと、
前記積層体の伸縮に対する強度が前記第一のスルーホールよりも小さい第二のスルーホールと、を備える、
プリント配線板。
複数の配線層を積層した積層体と、少なくとも2以上の配線層同士を電気的に接続する第一のスルーホールと、前記積層体の伸縮に対する強度が前記第一のスルーホールよりも小さい第二のスルーホールと、を有するプリント配線板と、
前記第二のスルーホールの電気抵抗の変化を検知すると、前記第一のスルーホールのクラックを予告する検出回路と、を備える、
クラック予知装置。
複数の配線層を積層した積層体と、少なくとも2以上の配線層同士を電気的に接続する第一のスルーホールと、を有するプリント配線板に設けられた、前記積層体の伸縮に対する強度が前記第一のスルーホールよりも小さい第二のスルーホールの電気抵抗の変化を監視し、
前記第二のスルーホールの電気抵抗の変化を検知すると、前記第一のスルーホールのクラックを予告する、
クラック予知方法。
図1は、プリント配線板を示した図の一例である。プリント配線板1は、積層体2と回路用スルーホール3(「第一のスルーホール」の一例である)と予知用スルーホール4(「第二のスルーホール」の一例である)とを備える。積層体2は、複数の配線層を積層したものである。積層体2を構成する材料は、如何なるものであってもよいが、例えば、ガラスクロスを樹脂で固めたものであれば、紙類を用いたものに比べ、温度や湿度の変化により繰り返される積層方向の伸縮が抑制される。積層体2の積層方向の伸縮が抑制されると、積層体2に形成されるスルーホールの疲労破壊の可能性が低減する。
図2は、回路用スルーホール3の寸法と第1例に係る予知用スルーホール4の寸法とを比較した図の一例である。予知用スルーホール4は、例えば、回路用スルーホール3に比べ、積層体2の積層方向の伸縮に対する強度が回路用スルーホール3よりも低くなるように設計されることで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
図3は、回路用スルーホール3の寸法と第2例に係る予知用スルーホール4の寸法とを比較した図の一例である。予知用スルーホール4は、例えば、回路用スルーホール3に比べ、ランド43から銅メッキ42へ加わる熱応力が回路用スルーホール3よりも高くなるように設計されることで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
図4は、回路用スルーホール3と第3例に係る予知用スルーホール4とを比較した図の一例である。予知用スルーホール4は、例えば、回路用スルーホール3に比べ、銅メッキ42へ熱応力を加えるランド43の数が回路用スルーホール3よりも多くなるように設計されることで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
図5は、第4例に係る予知用スルーホール4を示した図の一例である。予知用スルーホール4は、例えば、回路用スルーホール3に比べ、銅メッキ42へ熱応力を加える部材が回路用スルーホール3よりも多くなるように設計することで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
図6は、第5例に係る予知用スルーホール4を示した図の一例である。予知用スルーホール4は、例えば、銅メッキ42に予めピンホール44を設けておくことにより、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。銅メッキ42にピンホール44を予め形成しておけば、ピンホール44がクラック発生の切っ掛けとなる。このため、プリント配線板1が熱サイクルにより膨張収縮を繰り返すと、ピンホール44周辺で銅メッキ42が破断しやすい。予知用スルーホール4は、本第5例のように、ピンホール44を形成しておくことで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
図7は、回路用スルーホール3周辺のランド33と第6例に係る予知用スルーホール4周辺のランド43を比較した図の一例である。予知用スルーホール4は、例えば、回路用スルーホール3に比べ、積層体2から銅メッキ42へ加わる熱応力が回路用スルーホール3よりも高くなるように設計されることで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
用スルーホール3周辺の積層方向の熱膨張率よりも大きくなる。この結果、プリント配線板1が熱膨張した際、予知用スルーホール4周辺の積層体2が、回路用スルーホール3周辺の積層体2よりも大きく膨張する。予知用スルーホール4周辺の積層体2が、回路用スルーホール3周辺の積層体2よりも大きく膨張することで、予知用スルーホール4を、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
図8は、回路用スルーホール3と第7例に係る予知用スルーホール4とを配置したプリント配線板1の斜視図の一例である。予知用スルーホール4は、例えば、プリント配線板1の中でも積層体2の積層方向の伸縮量が回路用スルーホール3の配置箇所よりも大きい箇所に配置することで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
等のように高速で動作するLSI(Large Scale Integration)や消費電力の大きい電子
部品等のように、発熱量が比較的大きい電子部品の周辺では、多大な熱応力が発生しやすい。特に、オンオフを繰り返す電子部品は、高温の熱を発生するだけでなく、温度変化による熱衝撃を与えることになる。そこで、本第7例に係る予知用スルーホール4は、例えば、図8に示すように、回路用スルーホール3に比べ、発熱量の大きい半導体装置5に比較的近い位置に配置されている。本第7例に係る予知用スルーホール4の構成は、回路用スルーホール3と同じであってもよいし、上記第1例から第6例の何れかと同じであってもよい。予知用スルーホール4は、回路用スルーホール3よりも半導体装置5に近い位置に配置することで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
図9は、回路用スルーホール3と第8例に係る予知用スルーホール4とを配置したプリント配線板1の構造図の一例である。予知用スルーホール4は、例えば、図9に示すように、高発熱の半導体装置5のうち特に多大な熱応力が発生しやすい半導体装置5の中心部付近に配置する。一方、回路用スルーホール3は、例えば、図9に示すように、高発熱の半導体装置5のうち中心部付近よりも熱応力が小さい半導体装置5の縁付近に配置する。本第8例に係る予知用スルーホール4は、回路用スルーホール3と同じ構成であってもよいし、上記第1例から第6例の何れかと同じ構成であってもよい。予知用スルーホール4は、同一の電子部品であっても熱応力が回路用スルーホール3よりも相対的に小さい部位に配置することで、回路用スルーホール3よりも先にクラックの発生を誘発可能となる。
図10は、プリント配線板1が積層体2の積層方向に沿って膨張した際の回路用スルーホール3の状態図の一例である。銅メッキ32の熱膨張率は、積層体2を形成する樹脂等の材料の熱膨張率に比べて小さい。よって、プリント配線板1の温度が上昇して積層体2
が積層方向に沿って膨張すると、銅メッキ32は、積層方向に沿って引っ張られる。
プリント配線板1は、例えば、以下のようなプロセスにより製造可能である。図12は、第1例に係る製造工程のフローチャートを示した図の一例である。また、図13Aから図13Eまでの各図は、第1例に係る製造工程の各状態を例示した図の一例である。なお、以下に示す製造プロセスの説明においては、予知用スルーホール4の形成過程を中心に説明するが、回路用スルーホール3も以下に示す製造プロセスにおいて同時進行で形成する。
なお、図6に示した第5例に係る予知用スルーホール4を形成する場合、プリント配線板1は、例えば、以下のようなプロセスにより製造可能である。図14は、第2例に係る製造工程のフローチャートを示した図の一例である。また、図15Aから図15Fまでの各図は、各製造工程の状態を例示した図の一例である。なお、以下に示す製造プロセスの説明においては、予知用スルーホール4の形成過程を中心に説明するが、回路用スルーホール3も以下に示す製造プロセスにおいて同時進行で形成する。
る部位については、銅メッキ32が形成されないままの状態となり、銅メッキ32にピンホール44が形成される。次に、プリント配線板1の外層部分の配線パターン11を積層体13の表面に形成する(S206・図15F)。なお、本製造プロセスには、ステップS201からステップS206までの処理以外の処理が含まれていてもよい。
図16は、プリント配線板に設けたスルーホールのクラックを予知可能な電子部品を示した図の一例である。電子部品100は、各種の電子機器に適用可能な電子部品であり、上述したプリント配線板1にICチップやコンデンサ等の各種部品が搭載されている。電子部品100は、プリント配線板1のうち比較的高温となるCPU6が配置されている箇所に設けた予知用スルーホールの抵抗を監視する検出回路7を備える。検出回路7は、配線パターン11を経由してコネクタ8や予知用スルーホールに繋がっている。電子部品100は、予知用スルーホールや検出回路7を備えているため、クラック予知装置として捉えることができる。
0の場合であれば予知用スルーホール4A)が製造上の問題を抱えていたことに起因し、突発的なクラックを生じたと仮定する。このような場合に、電圧監視回路102から信号が直ちに発信されると、電子部品100が実際には十分に使用可能であるにも関わらず、無用な対応をユーザに迫ることになる。そこで、電圧監視回路102は、例えば、4つの予知用スルーホール4A〜Dのうち何れか2以上、3以上あるいは4以上の予知用スルーホール4の電気抵抗が閾値を超えた場合に信号を発するようにしてもよい。回路用スルーホール3のクラック発生を、複数の予知用スルーホール4によるAND条件で監視することにより、回路用スルーホール3のクラック発生の誤った予告を防止することが可能となる。
Claims (8)
- 複数の配線層を積層した積層体と、
少なくとも2以上の配線層同士を電気的に接続する第一のスルーホールと、
前記積層体の積層方向の伸縮に対する強度が前記第一のスルーホールよりも小さい第二のスルーホールと、を備える、
プリント配線板。 - 前記第二のスルーホールは、前記第一のスルーホールに比べて、少なくとも、穴径が小さく、前記第二のスルーホールに隣接するランドの長さが短く、又は、前記第二のスルーホールに隣接するランドの数が多い、
請求項1に記載のプリント配線板。 - 前記第二のスルーホールは、内壁に形成される導電材にピンホールを有する、
請求項1または2に記載のプリント配線板。 - 前記第二のスルーホールは、内壁に形成される導電材よりも熱膨張率が大きい材料がスルーホール内に充填されている、
請求項1から3の何れか一項に記載のプリント配線板。 - 前記第二のスルーホールは、前記積層体のうち前記第一のスルーホールが配置される箇所よりも熱膨張率が大きい箇所に配置される、
請求項1から4の何れか一項に記載のプリント配線板。 - 前記第二のスルーホールは、電気抵抗の変化に基づいて前記第一のスルーホールのクラックを予知する検出回路に電気的に接続される、
請求項1から5の何れか一項に記載のプリント配線板。 - 複数の配線層を積層した積層体と、少なくとも2以上の配線層同士を電気的に接続する第一のスルーホールと、前記積層体の積層方向の伸縮に対する強度が前記第一のスルーホールよりも小さい第二のスルーホールと、を有するプリント配線板と、
前記第二のスルーホールの電気抵抗の変化に基づいて前記第一のスルーホールのクラックを予知する検出回路と、を備える、
クラック予知装置。 - 複数の配線層を積層した積層体と、少なくとも2以上の配線層同士を電気的に接続する第一のスルーホールと、を有するプリント配線板に設けられた、前記積層体の積層方向の伸縮に対する強度が前記第一のスルーホールよりも小さい第二のスルーホールの電気抵抗の変化を監視し、
前記第二のスルーホールの電気抵抗の変化を検知すると、前記第一のスルーホールのクラックを予告する、
クラック予知方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012205868A JP6064478B2 (ja) | 2012-09-19 | 2012-09-19 | プリント配線板、クラック予知装置およびクラック予知方法 |
US13/941,925 US9709619B2 (en) | 2012-09-19 | 2013-07-15 | Printed wiring board, crack prediction device, and crack prediction method |
US15/625,565 US10605851B2 (en) | 2012-09-19 | 2017-06-16 | Printed wiring board, crack prediction device, and crack prediction method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012205868A JP6064478B2 (ja) | 2012-09-19 | 2012-09-19 | プリント配線板、クラック予知装置およびクラック予知方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014060350A JP2014060350A (ja) | 2014-04-03 |
JP6064478B2 true JP6064478B2 (ja) | 2017-01-25 |
Family
ID=50273837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012205868A Expired - Fee Related JP6064478B2 (ja) | 2012-09-19 | 2012-09-19 | プリント配線板、クラック予知装置およびクラック予知方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9709619B2 (ja) |
JP (1) | JP6064478B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6064478B2 (ja) * | 2012-09-19 | 2017-01-25 | 富士通株式会社 | プリント配線板、クラック予知装置およびクラック予知方法 |
EP3473131A1 (en) | 2017-10-18 | 2019-04-24 | The Procter & Gamble Company | Package for consumer care products |
CN112669737B (zh) * | 2020-12-22 | 2023-07-14 | 武汉天马微电子有限公司 | 显示面板及其裂纹检测方法、显示装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0690252B2 (ja) * | 1987-05-01 | 1994-11-14 | 株式会社日立製作所 | プリント板スル−ホ−ル検査方法 |
JPH04208597A (ja) | 1990-12-01 | 1992-07-30 | Fujitsu Ltd | 多層プリント配線板および多層プリント配線板の製造方法 |
JPH08242051A (ja) * | 1995-03-02 | 1996-09-17 | Fujikura Ltd | プリント配線板のテストパターン |
JPH11204944A (ja) * | 1998-01-12 | 1999-07-30 | Hitachi Chem Co Ltd | 多層印刷配線板の製造方法 |
JP2002076187A (ja) * | 2000-08-29 | 2002-03-15 | Nec Corp | Bga基板 |
JP2003322665A (ja) * | 2002-05-01 | 2003-11-14 | Jsr Corp | 電気抵抗測定用コネクター並びに回路基板の電気抵抗測定装置および測定方法 |
US7254505B2 (en) * | 2005-06-29 | 2007-08-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and apparatus for calibrating delay lines |
JP4224056B2 (ja) * | 2005-12-22 | 2009-02-12 | 株式会社東芝 | 基板検査方法、プリント配線板および電子回路装置 |
JP2007318035A (ja) | 2006-05-29 | 2007-12-06 | Kyocera Corp | 多数個取り配線基板、電子部品収納用パッケージおよび電子装置 |
JP2009099619A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | コア基板およびその製造方法 |
JP5157456B2 (ja) | 2008-01-08 | 2013-03-06 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2010034199A (ja) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | プリント配線板 |
US8510061B2 (en) * | 2008-08-01 | 2013-08-13 | North Carolina State University | Methods, systems, and computer readable media for wireless crack detection and monitoring |
JP2011025842A (ja) | 2009-07-27 | 2011-02-10 | Mitsubishi Agricult Mach Co Ltd | 作業車両の変速スイッチ配置構造 |
JP2011252842A (ja) * | 2010-06-03 | 2011-12-15 | Hitachi Ltd | 素子寿命予測方法及び素子寿命予測機能を備えた回路基板 |
JP5874309B2 (ja) * | 2011-10-21 | 2016-03-02 | 富士通株式会社 | 配線基板及びその製造方法 |
JP6064478B2 (ja) * | 2012-09-19 | 2017-01-25 | 富士通株式会社 | プリント配線板、クラック予知装置およびクラック予知方法 |
-
2012
- 2012-09-19 JP JP2012205868A patent/JP6064478B2/ja not_active Expired - Fee Related
-
2013
- 2013-07-15 US US13/941,925 patent/US9709619B2/en active Active
-
2017
- 2017-06-16 US US15/625,565 patent/US10605851B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014060350A (ja) | 2014-04-03 |
US20170285096A1 (en) | 2017-10-05 |
US20140077834A1 (en) | 2014-03-20 |
US9709619B2 (en) | 2017-07-18 |
US10605851B2 (en) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9277640B2 (en) | Flexible printed circuit board and method for manufacturing same | |
US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
KR101018109B1 (ko) | 다층 배선 기판 및 그의 제조방법 | |
JP6064478B2 (ja) | プリント配線板、クラック予知装置およびクラック予知方法 | |
JPWO2011058938A1 (ja) | 多層基板およびその製造方法 | |
CN105472864B (zh) | 带有劣化检测用布线图案的印制电路板以及其制造方法 | |
TWI583280B (zh) | 印刷電路板的製造方法及印刷電路板 | |
JP2011159727A (ja) | プリント基板 | |
CN104349592A (zh) | 多层电路板及其制作方法 | |
KR101009072B1 (ko) | 리지드-플렉시블 기판의 제조방법 | |
US20080285245A1 (en) | Embedded Passive Device Structure And Manufacturing Method Thereof | |
JP4249666B2 (ja) | プリント配線板 | |
TW201244568A (en) | Method for manufacturing wiring board | |
US20170254885A1 (en) | Motor vehicle ultrasonic transducer for distance measurement, corresponding manufacturing method and use | |
JP2009286071A (ja) | 銅張積層板、その銅張積層板製造に用いる表面処理銅箔及びその銅張積層板を用いて得られるプリント配線板 | |
WO2018131285A1 (ja) | フレキシブルプリント基板の製造方法及びフレキシブルプリント基板 | |
JP5933996B2 (ja) | 多層フレキシブル配線板の製造方法 | |
TWM556054U (zh) | 線路板 | |
CN103781277A (zh) | Pcb电路板结构及其制作工艺 | |
JP2009224576A (ja) | 配線板、配線板の検査方法 | |
WO2013150816A1 (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
CN207783255U (zh) | 一种耐用性hdi高密度线路板 | |
KR101156924B1 (ko) | 인쇄회로기판의 제조방법 | |
JP5312831B2 (ja) | プリント配線板の製造方法 | |
JP5079238B2 (ja) | 混成多層回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6064478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |