JP5874309B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5874309B2
JP5874309B2 JP2011231684A JP2011231684A JP5874309B2 JP 5874309 B2 JP5874309 B2 JP 5874309B2 JP 2011231684 A JP2011231684 A JP 2011231684A JP 2011231684 A JP2011231684 A JP 2011231684A JP 5874309 B2 JP5874309 B2 JP 5874309B2
Authority
JP
Japan
Prior art keywords
hole
wiring board
conductive layer
resin
hole via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011231684A
Other languages
English (en)
Other versions
JP2013089902A (ja
Inventor
英明 吉村
英明 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011231684A priority Critical patent/JP5874309B2/ja
Priority to US13/629,660 priority patent/US8878076B2/en
Publication of JP2013089902A publication Critical patent/JP2013089902A/ja
Application granted granted Critical
Publication of JP5874309B2 publication Critical patent/JP5874309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
一般の配線基板は、銅配線にほぼ合った熱膨張率を有しており、近年、高耐熱FR4(Flame Retardant:配線基板の部材である銅張積層板の耐燃性の等級を示す記号)などが製品化されているが、概ね15ppm/℃以上の熱膨張率を有している。
シリコンウエハに回路形成するLSI(Large Scale Integration)素子の熱膨張率は3〜3.5ppm/℃である。このため、直接LSI素子(ベアチップ)を実装するパッケージ基板や、このシリコンウエハを高温、低温環境で試験するプローブカード用の配線基板などは、このシリコンウエハの熱膨張率と整合されることが望まれる。これらの要求に対して、低熱膨張で、かつ、弾性率の高いカーボン繊維を含浸したカーボン基材を、配線基板のコア部分に用いたり、あるいは、任意の層を両面からカーボン基材でサンドイッチすることにより、シリコンウエハの熱膨張率に整合させた配線基板を得ることが知られている(例えば、特許文献1参照。)。
図1に、従来のカーボン基材を用いた配線基板(両面板)の代表的な断面構造を示す。図1に示す配線基板100は、基材102として、カーボン複合材を使用し、基材102の表面及び裏面に積層した配線層103と、配線層103上に形成された配線パターン104とを有する。更に、配線層103と基材102とを貫通して、上下の配線層104同士を電気的に導通する2種類のスルーホールビア105A、105Bが形成されている。
図中の右側のスルーホールビア105Bは、導電性のある基材102に電気的に導通する一重構造のスルーホールビアで、電源の接続に用いられる。これに対して、左側のスルーホールビア105Aは、絶縁樹脂106によって周囲を覆われた二重構造のスルーホールビアで、基材102とは電気的に絶縁されている。二重構造のスルーホールビア105Aは、基材102の電源とは分離された他の電源、又は信号の接続に用いられる。
特表2009−544153号公報
しかし、これらのカーボン複合材は、熱膨張の大きいマトリックス樹脂をカーボン繊維に厚さ方向に圧縮して作られているため、厚さ方向の熱膨張率が平面方向の熱膨張率に比べて大きい。
図2に代表的な平織りのカーボンクロスにエポキシ樹脂を含浸して得られた、カーボン基材の熱膨張係数を示す。X−Y方向が平面方向、Z方向が厚み方向を示している(tはカーボン基材の厚さを表わす)。
図2からわかる様に、X−Y(平面)方向の熱膨張係数は低く、シリコンウエハとの整合性はとれており、また温度による変化も少ないので、プローブカード用の基板等、温度変化の大きい基板に用いるのが適していることがわかる。
しかしながら、Z(厚み)方向の熱膨張係数は100ppm/℃以上となり、スルーホールビアの導体の材料の銅の熱膨張率17ppm/℃と比較して大き過ぎるために、スルーホールクラック(バレルクラック)が発生し、接続信頼性を損なう原因となる。
スルーホールクラックは、導体の材料の銅の熱膨張率と基材の厚み方向の熱膨張率との熱膨張差による応力が、スルーホールビアにかかるため発生する。この応力は、スルーホールビアの断面積で受けることになるので、スルーホール径(断面積)が小さいほど、クラックが発生しやすくなる。
図1に戻って、二重構造のスルーホールビア105Aと、一重構造のスルーホールビア105Bの開口部の径は、どちらもΦd1で等しい。この様な基板においては、二重構造のスルーホールビア105Aには、ビア内の導体だけでなく周囲の絶縁樹脂106にも応力が分散される。しかしながら、一重構造のスルーホールビア105Bについては、ビア内の導体だけに応力が集中するので、特にクラックが発生しやすい。
開示技術は上記点に鑑みてなされたものであり、カーボン複合材を使用した配線基板において、二重構造スルーホールビアと一重構造スルーホールビアの物性値の差異を無くし、片方のスルーホールビアに応力が集中しないようにすることで、スルーホールクラックを防ぐことを目的とする。
開示の配線基板は、カーボン繊維を含む板状の基材と、前記基材の表面に形成された配線層と、前記基材を貫通する第1の貫通孔と、前記第1の貫通孔の内壁に形成され第2の貫通孔を有する第1の樹脂層と、前記第2の貫通孔の内壁に形成された第1の導電層とを有する第1のビアと、前記基材を貫通する第3の貫通孔と、前記第3の貫通孔の内壁に形成された第2の導電層とを有する第2のビアとを含み、前記第3の貫通孔の内径は、前記第2の貫通孔の内径より大きい配線基板が提供される。
開示の配線基板によれば、二重構造スルーホールビアと一重構造スルーホールビアの物性値の差異を無くし、片方のスルーホールビアに応力が集中しないようにすることで、スルーホールビアのクラックを防止するという効果を奏する。
図1は、従来のカーボン基材を用いた配線基板の断面図である。 図2は、カーボン基材の熱膨張率を説明するための図である。 図3は、第1実施形態の配線基板の断面図である。 図4は、第2実施形態の配線基板の断面図である。 図5は、第2実施形態の配線基板の製造工程を示す説明図である。 図6は、第2実施形態の配線基板の製造工程を示す説明図である。 図7は、第2実施形態の配線基板の製造工程を示す説明図である。 図8は、第3実施形態の配線基板の断面図である。 図9は、従来及び第1乃至第3実施形態の解析モデルの図である。 図10は、解析条件及び解析モデルの物性値の解析結果を示す図である。 図11は、第4実施形態の6層配線基板の断面図である。 図12は、第5実施形態のビルドアップ配線基板の断面図である。 図13は、第6及び第7実施形態の配線基板の断面図、及びその物性値の解析結果を示す図である。 図14は、第4、第5実施形態の変形例の配線基板の断面図である。
以下、図面に基づいて、本願の開示する配線基板、配線基板の製造方法の実施形態を詳細に説明する。尚、本実施形態により、開示技術が限定されるものではない。
図3は、第1の実施形態の配線基板1Aの断面図である。図3に示す配線基板1Aは、基材2と、基材2の表面及び裏面に積層した配線層3と、配線層3上に形成した配線パターン4とを有する。基材2には、カーボン複合材を使用するものとする。更に、配線層3と基材2とを貫通して、上下の配線パターン4を電気的に導通する2種類のスルーホールビア5A、5Bが形成されている。
図中の右側のスルーホールビア5Bは、導電性のある基材2に電気的に導通する一重構造のスルーホールビアで、電源の接続に用いられる。一重構造のスルーホールビア5Bのスルーホール内壁には上下の配線パターン4を電気的に導通する円筒状の導電層4Cが形成されている。導電層4Cは、配線パターン4と同じ銅を含む金属からなる。
これに対して、図中の左側のスルーホールビア5Aは、絶縁樹脂6によって周囲を覆われた二重構造のスルーホールビアで、基材2とは電気的に絶縁されている。二重構造のスルーホールビア5Aのスルーホール内壁には上下の配線パターン4を電気的に導通する円筒状の導電層4Bが形成されている。導電層4Bは、配線パターン4と同じ銅を含む金属からなる。導電層4Bの外側の周囲は、絶縁樹脂6によって囲むようにして覆われ、基材2とは電気的に絶縁されている。二重構造のスルーホールビア5Aは、基材2の電源とは分離された他の電源、又は信号の接続に用いられる。
以降の説明では、図の左側のスルーホールビアを二重構造スルーホールビアとし、
図中右側のスルーホールビアを一重構造スルーホールビアとする。
本実施形態においては、二重構造スルーホールビア5Aの導電層4Bの径ΦD1に対して、一重構造スルーホールビア5Bの導電層4Cの径ΦD2を、ΦD2>ΦD1となる様に一重構造スルーホールビア5Bの径を大きくしている。この様に、一重構造スルーホールビア5Bの導電層4Cの径ΦD2を大きくすることによって、断面に占める導電層4Cの面積が増えることになる。言い換えると、導電層4Cの銅材料の体積を増やすことによって、カーボン複合材の厚さ方向の熱膨張による応力に対する強度が上がり、スルーホールクラックを防止することができる。
次に、図4を用いて第2の実施形態の配線基板1Bについて説明する。図4は、第2の実施形態の配線基板1Bの断面図である。図4において、図3に示す配線基板1Aと同一又は同等の構成要素には同一符号を付し、その説明を省略する。
第2の実施形態の配線基板1Bは、第1の実施形態の配線基板1Aに対して、それぞれのスルーホールビアのスルーホール内を樹脂で充填している。そして、さらに二重構造スルーホールビア5Aと一重構造スルーホールビア5Bに含まれる樹脂の総量を約同量としている。
図4を参照して、二重構造スルーホールビア5Aの導電層4Bを囲む絶縁樹脂6の外径をΦD3とすると、一重構造スルーホールビア5Bの導電層4Cの径ΦD2を、ΦD2=ΦD3となる様にしている。基材2内において、二重構造スルーホールビア5Aの導電層4B内の樹脂7Aと導電層4B周囲の樹脂6とを合わせた断面積は、一重構造スルーホールビア5Bの導電層4C内の樹脂7Bの断面積と等しくしている。つまり、基材2内において、二重構造スルーホールビア5Aの樹脂の体積と、一重構造スルーホールビア5Bの体積がほぼ同じになる。よって、一方のスルーホールビアに応力が集中しないので、従来の配線基板において発生しやすかったスルーホールクラックを防止することが可能となる。具体的な数値を用いた効果の説明は後述する。
次に、第2実施形態の配線基板1Bの製造工程について説明する。図5乃至図7は、第2実施形態の配線基板1Bの製造工程を示す説明図である。
まず図5を参照して、基材形成工程(ステップS11)では、基材2を形成する複数のプリプレグ材料2Aを積層し、これら積層したプリプレグ材料2Aと銅箔40とを熱プレスして基材2を形成する。尚、プリプレグ材料2Aとしては、カーボン繊維の織布に樹脂を含浸してBステージ化した材料を用いる。カーボン繊維は、例えば、熱膨張率が約0ppm/℃、弾性率が約370GPaの繊維を使用する。更に、このカーボン繊維は、FR4等で使用する樹脂を塗工しても、硬化後の低熱膨張基材(CFRP(Carbon Fiber Reinforced Plastic))の物性値で熱膨張率が約0ppm/℃、弾性率が約80GPaの特性が得られる。
次いで、下孔形成工程(ステップS12)では、レイアウト構成に基づき、二重構造スルーホールビア5Aの配置位置に対応して、基材2及び銅箔40をドリルで穿孔して下孔50を形成する。尚、下孔50の直径は、例えば、Φ0.8mmとする。更に、下孔50形成時のカーボンの切粉による樹脂の汚染を防止する目的で下孔50の内周壁面に25μmの銅メッキを施してもよい。
次いで、絶縁樹脂形成工程(ステップS13)では、基材2に形成した下孔50に穴埋め用の絶縁樹脂6を充填する。尚、穴埋め用の絶縁樹脂6は、例えば、その熱膨張率を低下させる目的でシリカフィラーを混合した熱膨張率が約33ppm/℃、弾性率が4.7GPaの樹脂を使用する。
次いで、基板整形工程(ステップS14)では、基材2の表裏を研削し、基材2の表面から漏れ出た絶縁樹脂6を除去し、さらに基材2の表裏の銅箔40を除去する。そして、現れた基材2表裏を研磨し平坦化して、所定の厚さにする。
次に、図6を参照して、銅箔積層工程(ステップS15)では、絶縁樹脂6が充填された基材2の表裏面にFR4のプリプレグ材料30と銅箔4Aを積層して熱プレスする。尚、プリプレグ材料30は、カーボン繊維の露出を防止するためにガラス繊維入りのプリプレグ材料とする。第2の実施形態では、配線パターン4が両面にある2層基板なので、プリプレグ材料30は、1枚だが、後で述べる多層配線基板とする場合は、回路を形成した両面銅張板をプリプレグ材料30で挟みこんで積層して配線層3を形成する。
次いで、スルーホール形成工程(ステップS16)では、レイアウト構成に基づき、二重構造スルーホールビア5Aの配置位置に対応して銅箔4A、プリプレグ材料30と絶縁樹脂6をドリルで穿孔してスルーホール51を形成する。
次いで、レイアウト構成に基づき、一重構造スルーホールビア5Bの配置位置に対応して銅箔4A、プリプレグ材料30と基材2をドリルで穿孔してスルーホール52を形成する。この時、スルーホール52の径を、スルーホール51の径より大きくするため、スルーホール51を加工するドリル径と異なる一回り大きいドリル径のスルーホール52を開ける。
スルーホール52の径のサイズは、一重構造スルーホールビア5Bの径ΦD2に相当する。一重構造スルーホールビア5Bの面方向(X−Y方向)の物性が、二重構造スルーホールビア5Aの面方向の物性と同じであれば、一方のスルーホールビアに応力が集中することを防げる。
二重構造スルーホールビア5Aと、一重構造スルーホールビア5Bとの面方向の物性が異なる要因は、カーボン複合材料の弾性率が他の基板材料の弾性率に比べ、極めて大きいことにあり、配線基板1Bの物性値を決定する、支配的な材料となっているからである。
これは、カーボン複合材料に用いられるピッチ系カーボン繊維が、弾性率が300GPa以上と極めて高いことから、このカーボン繊維にマトリックス樹脂を加えて出来上がったCFRP (Carbon Fiber Reinforced Plastics)の基材も、他の配線基板の材料に対して大きくなるためである。(配線基板の絶縁層は20〜30GPa、銅配線も20〜70GPa程度)
このため、弾性率が支配的なカーボン複合材を含む配線基板1Bの形状を均一化するためには、一重構造スルーホールビア5Bの径のサイズΦD2を、二重構造スルーホールビア5Aの絶縁樹脂6の径ΦD3に合わせる。つまり、スルーホール52の径のサイズを、下孔形成工程(ステップS12)で形成した下孔50の径と同じ大きさとすると、二重構造スルーホールビア5Aと、一重構造スルーホールビア5Bの面方向の物性が均一化される。
次いで、導電層形成工程(ステップS17)では、形成されたスルーホール51の内周壁面に、熱膨張率が約17ppm/℃の銅メッキを施して、導電層4Bを形成する。導電層4Bは、基材2の表裏の銅箔4Aを電気的に接続する。同時に、形成されたスルーホール52の内周壁面に、熱膨張率が約17ppm/℃の銅メッキを施して、導電層4Cを形成する。導電層4Cは、基材2の表裏の銅箔4Aを電気的に接続する。
次に、図7を参照して、スルーホール充填工程(ステップS18)では、導電層4Bが形成されたスルーホール51内に樹脂7Aを充填し、同時に、導電層4Cが形成されたスルーホール52内に樹脂7Bを充填する。尚、樹脂7A及び樹脂7Bは、絶縁樹脂6と同じ樹脂が望ましく、例えば、その熱膨張率を低下させる目的でシリカフィラーを混合した熱膨張率が約33ppm/℃、弾性率が4.7GPaの樹脂を使用する。
次いで、メッキ工程(ステップS19)では、配線基板の表裏の樹脂7A、樹脂7B、銅箔4Aの表面に、無電解めっきを施し、無電解銅めっき層8を形成する。
次いで、レジスト形成工程(ステップS20)では、無電解銅めっき層8上に、ドライフィルムレジストを形成し、レイアウト構成に基づき、前記ドライフィルムレジストを部分的にエッチングして、レジストパターン10を形成する。
次いで、配線パターン形成工程(ステップS21)では、前記レジストパターン10をマスクにして、無電解銅めっき層8と銅箔4Aをエッチングすることで配線基板の両面に配線パターン4を形成する。
最後に、最終処理工程(ステップS22)では、レジストパターン10をエッチングして除去する。その後、樹脂7A、樹脂7Bの表面の無電解銅めっき層8を除去する。
以上の処理の結果、約3〜7ppm/℃の熱膨張率を有する両面タイプの配線基板1Bが完成する。
図8は、第3の実施形態の配線基板1Cの断面図である。図8において、図3に示す第1の実施形態である配線基板1Aと同一又は同等の構成要素には同一符号を付し、その説明を省略する。
第3の実施形態の配線基板1Cは、第1の実施形態の配線基板1Aに対して、一重構造スルーホールビア5Bのスルーホール内を完全に樹脂で充填するのではなく、内壁に沿って円筒状の樹脂7Cを形成し、中心は中空としている。この中空部の径ΦD4は、二重構造スルーホールビア5Aの導電層4Bの径ΦD1と同じにしている。本実施形態は、配線基板の表面と裏面に実装する半導体装置やディスクリート部品を布線で接続するために、スルーホールを孔埋めできない場合等に有効である。本実施形態においても、基材2内において、一重構造スルーホールビア5Bの導電層4C内の樹脂7Cの断面積は、二重構造スルーホールビア5Aの導電層4B周囲の樹脂6の断面積と等しくなる。これによって、二重構造スルーホールビア5Aと一重構造スルーホールビア5Bに含まれる樹脂の体積がほぼ同じになるため、一方のスルーホールビア5Bに応力が集中しなくなり、従来の配線基板100において発生しやすかったスルーホールクラックを防止することが可能となる。
次に、図9乃至11を用いて、本実施形態における配線基板のX−Y方向の物性値について説明する。従来の配線基板と、本第1乃至第3の実施形態の配線基板の解析モデルを設定し、材料の物性値、材料が占める割合を基に、各配線基板のXY方向の平均弾性率(引張り)、および、平均熱膨張率の数値解析を行なっている。
図9は、上から順に、従来のカーボン基材を用いた配線基板100の解析モデル、第1の実施形態の配線基板1Aの解析モデル、第2の実施形態の配線基板1Bの解析モデル及び第3の実施形態の配線基板1Cの解析モデルを示す。これらの解析モデルにおいて、配線層は、解析を容易にするためにベタパターン、つまりプリプレグのみとして計算している。
図10(A)は、各解析モデルの物性値の数値解析を行なうための、材料の物性値を表わしている。材料の物性値としては、一般的な材料の物性を用いている。カーボン複合材は、東レ(株)のピッチ系の高弾性材、例えばM40JBに45wt%程度の樹脂を含浸(塗工)して得られた材料の物性値としている。また、配線、スルーホールの銅の物性については、バルク銅の弾性率自身は135GPa程度と高いが、めっき銅などを実測した値では50〜70GPaと、小さくなることが知られているので、経験的な数値と、今回スルーホール形状の比較を行なう意味を考え、弾性率は100GPaを用いている。同様に、他の材料は、一般的な配線基板で用いる材料のカタログデータを用いて算出している。用いた材料は、絶縁材料が、三菱ガス化学(株)のCCL-EL190 Type T、孔埋め樹脂は、太陽インキ(株)のTHP-100DX1である。
図10(B)は、数値解析を行なうための、図9の解析モデルにおける各材料の寸法を表わしている。
図10(C)は、図10(A)の材料の物性値と、図10(B)の寸法を基に、図9の各解析モデルの、二重構造スルーホールビアと一重構造スルーホールビアのX−Y方向の弾性率と熱膨張率の解析結果を示す。
従来例とした配線基板100の解析モデルでは、二重構造スルーホールビアの熱膨張率4.4ppm/℃に比べて、一重構造スルーホールビアの熱膨張率は、3.2ppm/℃と小さい。先にも述べたが、カーボン複合材は、熱膨張の大きいマトリックス樹脂をカーボン繊維に厚さ方向に圧縮して作られているため、X−Y方向(平面方向)の熱膨張率が小さいということは、その分Z方向(基板の厚さ方向)の熱膨張率が大きくなることになる。よって、一重構造スルーホールビアのZ方向の熱膨張率は、二重構造スルーホールビアのZ方向の熱膨張率より大きい値となり、一重構造スルーホールビア内の導電層はそれだけ大きな応力を受けることになり、スルーホールクラックが生じやすい。
次の、第1の実施形態の配線基板1Aの解析モデルでは、一重構造スルーホールビアの熱膨張率は、3.5ppm/℃と、従来例とした配線基板100の解析モデルの3.2ppm/℃と比べてやや大きくなっている。このため一重構造スルーホールビアのZ方向の熱膨張率は、やや小さくなり、一重構造スルーホールビア内の導電層が受ける応力が小さくなることが解る。
その次の、第2の実施形態の配線基板1Bの解析モデルでは、一重構造スルーホールビアの熱膨張率は、5.3ppm/℃と、二重構造スルーホールビアの熱膨張率の5.1ppm/℃に近い値となる。よって、一重構造スルーホールビアのZ方向の熱膨張率も、二重構造スルーホールビアのZ方向の熱膨張率とほぼ等しくなるので、片方のスルーホールビアに応力が集中しなくなるので、スルーホールクラックが生じにくくなることが解る。
最後の、第3の実施形態の配線基板1Cの解析モデルでは、一重構造スルーホールビアの熱膨張率も、4.6ppm/℃と、二重構造スルーホールビアの熱膨張率の4.4ppm/℃に近い値となる。よって、一重構造スルーホールビアのZ方向の熱膨張率も、二重構造スルーホールビアのZ方向の熱膨張率とほぼ等しくなるので、この場合においても、片方のスルーホールビアに応力が集中しなくなるので、スルーホールクラックが生じにくくなる。
第1乃至第3の実施形態では、両面タイプの配線基板について説明したが、多層タイプの配線基板、ビルドアップタイプの配線基板にも適用可能である。
図11は、第4の実施形態である6層配線基板1Dの断面図である。図11において、図4に示す配線基板1Bと同一又は同等の構成要素には同一符号を付し、その説明を省略する。
図11に示す6層配線基板1Dは、前述の第2の実施形態の配線基板1Bの製造工程の銅箔積層工程(ステップS15)において、絶縁樹脂6が充填された基材2の片面に、回路を形成した2枚の両面銅張板41を3枚のプリプレグ材料30で挟みこんで積層して、2層の配線層3としている。その上に銅箔4Aを積層して熱プレスすることで、片側で3層、両側で6層の配線構造としている。
多層タイプの配線基板1Dにおいても、一重構造スルーホールビア5Bの径を二重構造スルーホールビア5Aの径より大きくし、両スルーホールビア内を樹脂で充填している。これにより、片方のスルーホールビアに応力が集中しなくなり、スルーホールクラックを防止することが可能となる。
図12は、第5の実施形態であるビルドアップ配線基板1Eの断面図である。図12において、図4に示す配線基板1Bと同一又は同等の構成要素には同一符号を付し、その説明を省略する。図12に示すビルドアップ配線基板1Eは、第2の実施形態の両面タイプの配線基板1Bを形成した後、その配線基板1B上にビルドアップ配線層33を積層する構造としている。
カーボン複合材以外の材料の弾性率は、カーボン複合材と比較して小さいことや、配線基板を構成する材料の中で比較的弾性率の高い銅配線やスルーホールなどの銅めっき自身は、厚さが数十ミクロンと薄く、全体に占める体積的が小さいために、物性を大きく変えることはない。よって、本実施形態のビルドアップ配線基板1Eは、第2の実施形態の両面タイプの配線基板1Bにビルドアップ配線層33を積層しただけなので、第2の実施形態の両面タイプの配線基板1Bの物性に依存することになる。
図13は、第6の実施形態の配線基板1Fと第7の実施形態の配線基板1Gの断面図、およびその解析モデルの物性値を示す。図13において、図3に示す第1の実施形態である配線基板1Aと同一又は同等の構成要素には同一符号を付し、その説明を省略する。
図13(A)に示す第6の実施形態の配線基板1Fは、第1の実施形態の配線基板1Aに対して、二重構造スルーホールビア5Aの絶縁樹脂6と基材6との境界に導電層4Eが形成され、さらに基材2と配線層3の境界にも導電層4Dが形成されている。
導電層4Eと導電層4Dは、前述の第2の実施形態の配線基板1Bの製造工程の下孔形成工程(ステップS12)において、基材2をドリルで穿孔して下孔50を形成した後、下孔50の内壁及び基材2の表面に銅めっきを施すことにより形成する。本銅めっきは、カーボン複合材である基材2にドリル加工により下孔50を形成した時のカーボンの切粉による孔埋め樹脂の汚染を防止する目的で行なわれる。
図13(B)に示す第7の実施形態の配線基板1Gは、第6の実施形態の配線基板1Fに対して、それぞれのスルーホールビアのスルーホール内を樹脂で充填している。そして、二重構造スルーホールビア5Aと一重構造スルーホールビア5Bに含まれる樹脂の総量を約同量としている。
図13(C)は、配線基板1Fと配線基板1Gを解析モデルとして、各々の二重構造スルーホールビアと一重構造スルーホールビアのX−Y方向の弾性率と熱膨張率を解析した結果を示す。
導電層4Dの厚さe=0.025mm、導電層4Eの厚さn=0.025mmとし、その他の寸法に関しては、図10(B)の解析モデルも値を用いるものとする。
第7の実施形態の配線基板1Gの一重構造スルーホールビアのX−Y方向の熱膨張率は、5.9ppm/℃と、二重構造スルーホールビアの熱膨張率の6.1ppm/℃に近い値となる。よって、一重構造スルーホールビアのZ方向の熱膨張率も、二重構造スルーホールビアのZ方向の熱膨張率とほぼ等しくなるので、この場合においても、片方のスルーホールビアに応力が集中しなくなるので、スルーホールクラックが生じにくくなることが解る。
図14(A)は、図11に示す第4の実施形態である6層配線基板1Dに対して、二重構造スルーホールビア5Aの絶縁樹脂6と基材6との境界に導電層4Eと、基材2と配線層3の境界に導電層4Dが形成された6層配線基板1D2の断面図である。
図14(B)は、図12に示す第5の実施形態であるビルドアップ配線基板1Eに対して、二重構造スルーホールビア5Aの絶縁樹脂6と基材6との境界に導電層4Eと、基材2と配線層3の境界に導電層4Dが形成されたビルドアップ配線基板1E2の断面図である。
6層配線基板1D2においても、ビルドアップ配線板1E2においても、一重構造スルーホールビア5Bの導電層4Cの径ΦD2を二重構造スルーホールビア5Aの導電層4Bを囲む絶縁樹脂6の径ΦD3と同じになる様にしている。基材2内において、二重構造スルーホールビア5Aの導電層4B内の樹脂7Aと導電層4B周囲の樹脂6とを合わせた断面積は、一重構造スルーホールビア5Bの導電層4C内の樹脂7Bの断面積と等しくしている。
先にも述べたが、カーボン複合材以外の材料の弾性率は、カーボン複合材と比較して小さいことや、配線基板を構成する材料の中で比較的弾性率の高い銅配線やスルーホールなどの銅めっき自身は、厚さが数十ミクロンと薄く、全体に占める体積的が小さいために、物性を大きく変えることはない。よって、基材2の表面に導電層4Dがあっても、物性を大きく変えることはない。従って、6層配線基板1D2は、6層配線基板1Dと同等の物性を有し、ビルドアップ配線基板1E2は、ビルドアップ配線基板1Eと同等の物性を有する。よって、一方のスルーホールビアに応力が集中するのを防ぎ、スルーホールクラックの発生を防止することができる。
上記実施形態では、配線基板を製造する材料の熱膨張率、弾性率や寸法等の数値を具体的に明記したが、これら明記した数値は本願発明の一例に過ぎず、これら数値によって本願発明の技術的思想が限定されてしまうようなことは到底ない。
1A、1B、1C、1D、1E、1F、1G、1D2、1E2、100 配線基板
2、102 基材
2A、30 プリプレグ材料
3、103 配線層
4、104 配線パターン
4A、40 銅箔
4B、4C、4D、4E 導電層
5A、105A 二重構造スルーホールビア
5B、105B 一重構造スルーホールビア
6、106 絶縁樹脂
7A、7B、7C 樹脂
8 無電解銅めっき層
10 レジストパターン
33 ビルドアップ配線層
41 両面銅張板

Claims (7)

  1. カーボン繊維を含む板状の基材と、
    前記基材の表面に形成された配線層と、
    前記基材を貫通する第1の貫通孔と、前記第1の貫通孔の内壁に形成され第2の貫通孔を有する第1の樹脂層と、前記第2の貫通孔の内壁に形成された第1の導電層とを有する第1のビアと、
    前記基材を貫通する第3の貫通孔と、前記第3の貫通孔の内壁に形成された第2の導電層とを有する第2のビアと
    を含み、
    前記第3の貫通孔の内径は、前記第2の貫通孔の内径より大きく、前記第1の貫通孔の内径に等しい
    ことを特徴とする配線基板。
  2. 前記第1の導電層内及び前記第2の導電層内に樹脂が充填されている
    ことを特徴とする請求項1に記載の配線基板。
  3. 前記第1の導電層内及び前記第2の導電層内に充填された樹脂は、前記第1の樹脂層と同じ熱膨張率、弾性率を有する
    ことを特徴とする請求項2に記載の配線基板
  4. 前記第2の導電層の内壁に第4の貫通孔を有する第2の樹脂層が形成され、
    前記第4の貫通孔の内径は、前記第2の貫通孔の内径に等しい
    ことを特徴とする請求項1に記載の配線基板
  5. 前記第2の樹脂層は、前記第1の樹脂層と同じ熱膨張率、弾性率を有する
    ことを特徴とする請求項4に記載の配線基板
  6. カーボン複合基板に第1の径を有する第1の貫通孔を形成する工程と、
    前記第1の貫通孔内に第1の樹脂を充填する工程と、
    前記カーボン複合基板の上下表面に第1導電層を形成する工程と、
    前記カーボン複合基板の前記第1の樹脂が充填された位置に、前記第1の径よりも小さい第2の径を有する第2の貫通孔を形成する工程と、
    前記カーボン複合基板の前記第1の樹脂が充填されていない位置に、前記第2の貫通孔の径より大きく、前記第1貫通孔の径と同じ径を有する第3の貫通孔を形成する工程と、
    前記第2及び第3の貫通孔内壁に第2導電層を形成する工程と、
    前記第1導電層を部分的に除去し、前記カーボン複合基板の上下表面に配線層を形成する工程と、
    を有することを特徴とする配線基板の製造方法
  7. 前記第2導電層を形成する工程の後に、前記第2導電層内に第2の樹脂を充填する工程を有する
    ことを特徴とする請求項6に記載の配線基板の製造方法
JP2011231684A 2011-10-21 2011-10-21 配線基板及びその製造方法 Expired - Fee Related JP5874309B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011231684A JP5874309B2 (ja) 2011-10-21 2011-10-21 配線基板及びその製造方法
US13/629,660 US8878076B2 (en) 2011-10-21 2012-09-28 Wiring substrate and manufacturing method for wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011231684A JP5874309B2 (ja) 2011-10-21 2011-10-21 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013089902A JP2013089902A (ja) 2013-05-13
JP5874309B2 true JP5874309B2 (ja) 2016-03-02

Family

ID=48135043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011231684A Expired - Fee Related JP5874309B2 (ja) 2011-10-21 2011-10-21 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8878076B2 (ja)
JP (1) JP5874309B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064478B2 (ja) * 2012-09-19 2017-01-25 富士通株式会社 プリント配線板、クラック予知装置およびクラック予知方法
TWI488553B (zh) * 2013-07-08 2015-06-11 Boardtek Electronics Corp 電路板及其製造方法
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
US10952320B2 (en) 2016-03-24 2021-03-16 Kyocera Corporation Printed wiring board and method for manufacturing same
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
WO2018123480A1 (ja) * 2016-12-28 2018-07-05 タツタ電線株式会社 放熱基板、放熱回路構成体、及びその製造方法
JP2020077772A (ja) * 2018-11-08 2020-05-21 富士通株式会社 配線基板及び電子装置
US12057381B2 (en) 2021-01-21 2024-08-06 Unimicron Technology Corp. Circuit board having laminated build-up layers
TWI779831B (zh) * 2021-01-21 2022-10-01 欣興電子股份有限公司 電路板及其製作方法與電子裝置
US11785707B2 (en) * 2021-01-21 2023-10-10 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device
US20220232695A1 (en) * 2021-01-21 2022-07-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device
CN113115522B (zh) * 2021-03-29 2022-03-15 景旺电子科技(龙川)有限公司 金属基线路板及其塞孔方法
US20230063808A1 (en) * 2021-09-02 2023-03-02 Apple Inc. Coaxial via shielded interposer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235692A (ja) * 1985-08-09 1987-02-16 三菱樹脂株式会社 印刷配線基板
JPH0918140A (ja) * 1995-06-27 1997-01-17 Matsushita Electric Works Ltd プリント配線板の製造方法
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
CN101507058B (zh) * 2006-07-14 2013-05-01 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
JP2008028188A (ja) * 2006-07-21 2008-02-07 Sharp Corp プリント配線板、プリント配線板の製造方法、及び電子機器
JP2009099619A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP2009290124A (ja) 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板

Also Published As

Publication number Publication date
US20130098669A1 (en) 2013-04-25
JP2013089902A (ja) 2013-05-13
US8878076B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
JP5874309B2 (ja) 配線基板及びその製造方法
US7002080B2 (en) Multilayer wiring board
US8431833B2 (en) Printed wiring board and method for manufacturing the same
JP5217639B2 (ja) コア基板およびプリント配線板
JP5482546B2 (ja) プリント配線板、プリント配線板の製造方法及び電子機器
JP4855753B2 (ja) 多層配線基板及びその製造方法
US20050218503A1 (en) Multilayer wiring board, method for producing the same, and method for producing fiber reinforced resin board
KR20120036318A (ko) 비대칭 빌드업 층들을 가지는 기판의 제조 방법
US20090095509A1 (en) Core substrate and method of producing the same
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
US20130048355A1 (en) Printed wiring board
KR100965341B1 (ko) 인쇄회로기판의 제조방법
JP6674016B2 (ja) 印刷配線板およびその製造方法
JP6643956B2 (ja) 印刷配線板およびその製造方法
JP5609531B2 (ja) プリント配線板、プリント配線板の製造方法及び電子機器
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
KR101376391B1 (ko) 다층 프린트 배선판 및 양면 프린트 배선판
JP6846862B2 (ja) 印刷配線板およびその製造方法
KR100703023B1 (ko) 다층 배선 기판, 그 제조 방법, 및 파이버 강화 수지기판의 제조 방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP5100429B2 (ja) 多層プリント配線板の製造方法
KR101077336B1 (ko) 인쇄회로기판의 제조방법
JP2002280736A (ja) 多層プリント配線板およびその製造方法
JP2004241399A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160104

R150 Certificate of patent or registration of utility model

Ref document number: 5874309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees