TWI488553B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI488553B
TWI488553B TW102124353A TW102124353A TWI488553B TW I488553 B TWI488553 B TW I488553B TW 102124353 A TW102124353 A TW 102124353A TW 102124353 A TW102124353 A TW 102124353A TW I488553 B TWI488553 B TW I488553B
Authority
TW
Taiwan
Prior art keywords
opening
metal layer
circuit
opening portion
circuit board
Prior art date
Application number
TW102124353A
Other languages
English (en)
Other versions
TW201503775A (zh
Inventor
Chien Cheng Lee
Original Assignee
Boardtek Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boardtek Electronics Corp filed Critical Boardtek Electronics Corp
Priority to TW102124353A priority Critical patent/TWI488553B/zh
Priority to US14/063,053 priority patent/US20150008029A1/en
Publication of TW201503775A publication Critical patent/TW201503775A/zh
Application granted granted Critical
Publication of TWI488553B publication Critical patent/TWI488553B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

電路板及其製造方法
本發明有關於一種電路板，且特別是有關於電路板的製造方法。
目前的電子產品，例如手機與筆記型電腦，在微型化以及高性能化的趨勢下，整體的封裝模組堆疊密度越來越高。因此，通常於電路板內設計不同的電性連接路徑。一般而言，電路板是藉由導通柱來電性連接不同層的電路層。
一般而言，通常是在通孔(plating through hole,PTH)、盲孔(blind via hole)或者是埋孔(buried hole)內部鍍上金屬材料以分別形成鍍通孔、鍍盲孔或鍍埋孔。鍍通孔通過每層電路層，從而容易浪費內部電路板空間。此外，鍍盲孔或是鍍埋孔雖僅通過部分的電路層，不過，在製作工序中需要在個別的電路層鑽孔而後再黏合，從而製程成本較高。
本發明實施例提供一種電路板，其所形成的導通管能分成至少兩個彼此分離的開孔部。
本發明實施例提供一種電路板，所述電路板包括電路基板以及導通管。電路基板具有第一表面以及一相對於第一表面的第二表面，電路基板包括多層電路層以及多層絕緣層，而這些絕緣層交替地配置於這些電路層之間。導通管貫穿電路基板，導通管包括第一開孔部以及第二開孔部，第一開孔部包括第一金屬層，第一金屬層配置於第一開孔部的孔壁，第一開孔部透過第一金屬層與其中至少一電路層電性連接，第二開孔部包括第二金屬層，第二 金屬層配置於第二開孔部的孔壁，第二開孔部透過第二金屬層與其中至少一電路層電性連接，其中第一開孔部與第二開孔部彼此電性絕緣，而第二開孔部的外徑大於第一開孔部的外徑。
本發明實施例提供一種電路板的製造方法，其所形成的導通管能分成至少兩個彼此分離的開孔部。
本發明實施例提供一種電路板的製造方法，所述電路板的製造方法包括提供電路基板，其中電路基板具有第一表面以及一相對於第一表面的第二表面，電路基板包括多層電路層以及多層絕緣層，其中這些絕緣層交替地配置於這些電路層之間。於第一表面通過電路基板以形成第一開孔。由第二表面通過部分電路基板以形成第二開孔，其中第二開孔與第一開孔相通，而第二開孔的外徑大於第一開孔的外徑。以電鍍形成金屬層於第一開孔以及第二開孔的孔壁。去除位於第一開孔以及第二開孔的交界處的金屬層以形成一導通管。
綜上所述，本發明實施例提供電路板及其製造方法，電路板具有第一開孔部以及一第二開孔部，第一開孔部透過第一金屬層與其中至少一電路層電性連接，第二開孔部透過第二金屬層與其中至少一電路層電性連接，其中第一開孔部與第二開孔部彼此電性絕緣，而第二開孔部的外徑大於第一開孔部的外徑。據此，不同電路層之間的電性連接路徑得以縮短，從而提高信號傳輸速度。此外，還可以節省電路板內部空間，從而降低製作盲孔以及埋孔的成本。
為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。
100、200‧‧‧電路板
110‧‧‧電路基板
112‧‧‧絕緣層
114‧‧‧電路層
116‧‧‧外層金屬層
116'‧‧‧外層電路層
120、220‧‧‧導通管
122、222‧‧‧第一開孔部
124、224‧‧‧第二開孔部
130‧‧‧絕緣填充層
226‧‧‧第三開孔部
H1‧‧‧第一開孔
H2‧‧‧第二開孔
H3‧‧‧第三開孔
K‧‧‧鑽頭或是銑刀
K1‧‧‧第一鑽頭
K2‧‧‧第二鑽頭
K3‧‧‧第三鑽頭
L1‧‧‧第一開孔部的外徑
L2‧‧‧第二開孔部的外徑
L3‧‧‧第三開孔部的外徑
M1、M2‧‧‧金屬層
M12、M22‧‧‧第一金屬層
M14、M24‧‧‧第二金屬層
M26‧‧‧第三金屬層
S1‧‧‧第一表面
S2‧‧‧第二表面
圖1A是本發明第一實施例的電路板的結構示意圖。
圖1B是本發明第二實施例的電路板的結構示意圖。
圖2A至2E分別是本發明第一實施例的電路板的製造方法於各步驟所形成的半成品之示意圖。
圖3A至3C分別是本發明第二實施例的電路板的製造方法於各步驟所形成的半成品之示意圖。
圖4是本發明實施例的電路板的製造方法其中一步驟所形成的半成品之示意圖。
圖1A是本發明第一實施例的電路板的結構示意圖。請參閱圖1A，電路板100包括一電路基板110以及導通管120。電路基板110包括多層絕緣層112以及多層電路層114，這些絕緣層112交替地配置於這些電路層114之間，而導通管120貫穿電路基板110。
電路基板110具有第一表面S1以及第二表面S2。詳細來說，電路基板110為一多層電路板(multi-layer boards)，也就是說，多層絕緣層112以及多層電路層114可以藉由疊合法或是增層法而形成電路基板110。而電路基板110的第一表面S1以及第二表面S2上皆設置有電路層114，亦即第一表面S1以及第二表面S2上皆有佈線圖案，例如接墊(boding pad)以及線路(trace)等。在實際應用方面，可依照產品不同的電性連接需求而設置不同的接墊及線路配置。
值得說明的是，絕緣層112通常是以預浸材料(Preimpregnated Material)來形成，依照不同的增強材料來分，預浸材料層可以是玻璃纖維預浸材(Glass fiber prepreg)、碳纖維預浸材(Carbon fiber prepreg)、環氧樹脂(Epoxy resin)等材料。此外，電路層114通常是銅金屬材料，而電路層114可以藉由微影蝕刻而將銅箔金屬層圖案化而得到。然而，本發明並不對絕緣層112以及電路層114的材料加以限定。
導通管120包括第一開孔部122以及第二開孔部124，第一開孔部122包括第一金屬層M12，第一金屬層M12配置於第一開孔部122的孔壁，而第一開孔部122透過第一金屬層M12與其中至少一電路層114電性連接。第二開孔部124包括第二金屬層M14，第二金屬層M14配置於第二開孔部124的孔壁，第二開孔部124透過第二金屬層M14與其中至少一電路層114電性連接。值得說明的是，第一開孔部122與位於第一表面S1的電路層114電性連接，第二開孔部124與位於第二表面S2的電路層114電性連接。
第一開孔部122與第二開孔部124彼此之間電性絕緣，也就是說，第一金屬層M12與第二金屬層M14之間並沒有接觸亦沒有電性導通。值得注意的是，第二開孔部124的外徑L2大於第一開孔部122的外徑L1。
承上述，不同的電路層114之間可以分別透過第一開孔部122以及第二開孔部124而電性連接，亦即，可以藉由第一開孔部122以及第二開孔部124電性連接其中一些電路層114。據此，可以縮短不同電路層114之間的電性連接路徑，從而提高信號傳輸速度。此外，還可以降低製作盲孔以及埋孔的成本。
為了降低第一開孔部122與第二開孔部124彼此之間電性連接的機率，電路板100可以更包括絕緣填充層130。絕緣填充層130配置於導通管120內，而且絕緣填充層130與第一金屬層M12、第二金屬層M14接觸。一般而言，絕緣填充層130的材料可以是一種塞孔油墨，並且是以網印的方式填入導通管120內。不過，本發明並不對絕緣填充層130的材料以及製作方式加以限制。
圖1B為本發明第二實施例的電路板的結構示意圖。第二實施例的電路板200與第一實施例的電路板100二者結構相似，功效相同，例如電路板200與100同樣都包括多層絕緣層112。以下將僅介紹電路板200與100二者的差異，而相同的特徵則不再重複 贅述。
請參閱圖1B，第二實施例的電路板200包括電路基板110以及導通管220。同樣地，電路基板110包括多層絕緣層112以及多層電路層114，這些絕緣層112交替地配置於這些電路層120之間，而導通管220貫穿電路基板110。
於本實施例中，導通管220包括第一開孔部222、第二開孔部224以及第三開孔部226。第一開孔部222包括第一金屬層M22，第一金屬層M22配置於第一開孔部222的孔壁，第二開孔部224包括第二金屬層M24，第二金屬層M24配置於第二開孔部224的孔壁，而第三開孔部226包括第三金屬層M26，第三金屬層M26配置於第三開孔部226的孔壁226。值得注意的是，第一開孔部222、第二開孔部224以及第三開孔部226分別各自透過第一金屬層M22、第二金屬層M24以及第三金屬層M26與其中至少二電路層114電性連接。值得注意的是，第一開孔部222配置於第三開孔部226以及第二開孔部224之間，而第三開孔部226與位於第一表面S1的電路層114電性連接，第二開孔部224與位於第二表面S2的電路層114電性連接。
第一開孔部222、第二開孔部224與第三開孔部226彼此之間電性絕緣，也就是說，第一金屬層M22、第二金屬層M24與第三金屬層M26之間並沒有接觸亦沒有電性導通。值得注意的是，第二開孔部224的外徑L2以及第三開孔部126的外徑L3皆大於第一開孔部222的外徑L1。
承上述，不同的電路層114之間可以分別透過第一開孔部222、第二開孔部224以及第三開孔部226而電性連接，亦即，可以藉由第一開孔部222、第二開孔部224以及第三開孔部226電性連接其中一些電路層114。據此，不同電路層114之間的電性連接路徑得以縮短，從而提高信號傳輸速度。此外，還可以降低製作盲孔以及埋孔的成本。
圖2A至2E分別是本發明第一實施例的電路板的製造方法於各步驟所形成的半成品之示意圖。請依序配合參照圖2A至2E。
請參閱圖2A，提供電路基板110，電路基板110具有第一表面S1以及第二表面S2。詳細來說，可以藉由疊合法或是增層法將多層絕緣層112以及多層電路層114形成電路基板110，其中這些絕緣層112交替地配置於這些電路層114之間，而電路基板110為一多層電路板。
請參閱圖2B，於第一表面S1通過電路基板110以形成第一開孔H1。詳細而言，藉由第一鑽頭K1由第一表面S1往電路基板110鑽入，並且貫穿電路基板110據以形成第一開孔H1。值得注意的是，第一開孔H1的側壁裸露出各層絕緣層112，而第一開孔H1的徑寬為L1。此外，為了不同的製程需求，第一開孔H1亦可以藉由第一鑽頭K1由第一表面S1往電路基板110鑽入而且並沒有貫穿電路基板110(未繪示)。不過，本發明並不對此加以限制。
請參閱圖2C，由第二表面S2通過部分電路基板110以形成第二開孔H2。詳細而言，藉由第二鑽頭K2對準第一開孔H1的位置由第二表面S2往電路基板110鑽入，據以形成第二開孔H2。值得注意的是，第二開孔H2的側壁僅裸露出部分絕緣層112，而第二開孔H2的徑寬為L2。第二開孔H2與第一開孔H1相通，而第二開孔H2的徑寬L2大於第一開孔H1的徑寬L1。此外，倘若第一開孔H1並沒有貫穿電路基板110(未繪示)時，第二開孔H2需由第二表面S2對準第一開孔H1的位置往電路基板110鑽入(未繪示)，以使得第一開孔H1與第二開孔H2相通。不過，本發明並不對此加以限制。
請參閱圖2D，以電鍍形成一金屬層M1於第一開孔H1以及第二開孔H2的孔壁。詳細來說，透過電鍍使第一開孔H1以及第二開孔H2的孔壁所暴露出來的絕緣層114側壁得以金屬化(metallization)。
請參閱圖2E，去除位於第一開孔H1以及第二開孔H2的交界處的金屬層M1以形成一導通管120。詳細而言，可以藉由鑽頭K或是銑刀K伸入第二開孔H2，將位於第一開孔H1以及第二開孔H2的交界處的金屬層M1刮除，從而形成第一開孔部122以及第二開孔部124，進而形成導通管120。值得說明的是，鑽頭K或者是銑刀K的尺寸介於第一鑽頭K1以及第二鑽頭K2的尺寸之間，從而鑽頭K或者是銑刀K得以由第二開孔H2伸入而去除部分金屬層M1。除此之外，第一開孔H1以及第二開孔H2的交界處的金屬層M1也可以透過雷射燒蝕的方式去除。不過，本發明並不對去除部分金屬層M1的方式加以限定。
此外，請再次參閱圖1A，為了降低第一開孔部122與第二開孔部124彼此之間電性連接的機率，電路板100的製造方法可以更包括填充一絕緣填充材料於導通管120內，據以形成絕緣填充層130。一般而言，絕緣填充層130的材料可以是一種塞孔油墨，並且是以網印的方式填入導通管120內，而且絕緣填充層130不僅與第一金屬層M12、第二金屬層M14接觸，也與第一開孔H1以及第二開孔H2的交界處所裸露出絕緣層114的側壁接觸，從而能夠更佳地降低第一開孔部122與第二開孔部124之間電性連接的機率。不過，本發明並不對絕緣填充層130的材料以及製作方式加以限制。
圖3A至3C分別是本發明第二實施例的電路板的製造方法於各步驟所形成的半成品之示意圖。請依序配合參照圖3A至3C。
首先，值得說明的是，圖3A的步驟可為接續圖2C的步驟。請參閱圖3A，在形成第一開孔H1以及第二開孔H2之後，藉由第三鑽頭K3對準於第一開孔H1位置且去除第一開孔H1的孔壁而通過部分電路基板110，據以形成第三開孔H3。於本實施例中，第三開孔H3是於第一表面S1通過電路基板110所形成，據此，於後續製程工序後，第一開孔部222配置於第三開孔部226以及 第二開孔部224之間。值得注意的是，第三開孔H3的徑寬L3大於第一開孔H1的徑寬L1。
不過，於其它實施例中，繪示於圖4中，第三開孔H3也可以是於第二表面S2且在第二開孔H2位置通過電路基板110所形成，從而第二開孔部224將配置於第一開孔部222以及第三開孔部226之間。
接著，請接續圖3A繼續參閱圖3B，以電鍍形成一金屬層M2於第一開孔H1、第二開孔H2以及第三開孔H3的孔壁。詳細來說，透過電鍍使第一開孔H1、第二開孔H2以及第三開孔H3的孔壁所暴露出來的絕緣層114側壁得以金屬化。
請參閱圖3C，去除位於第一開孔H1與第二開孔H2的交界處的金屬層M2以及第一開孔H1與第三開孔H3的交界處的金屬層M2以形成導通管220。詳細而言，可以藉由鑽頭K或是銑刀K伸入第二開孔H2，將位於第一開孔H1以及第二開孔H2的交界處的金屬層M1刮除，從而形成第一開孔部122以及第二開孔部124，進而形成導通管120。值得說明的是，於本實施例中，鑽頭K或者是銑刀K的尺寸介於第三鑽頭K3以及第二鑽頭K2的尺寸之間，從而鑽頭K或者是銑刀K得以由第二開孔H2以及第三開孔H3伸入而去除部分金屬層M2。除此之外，位於第一開孔H1與第二開孔H2的交界處的金屬層M2以及第一開孔H1與第三開孔H3的交界處的金屬層M2也可以透過雷射燒蝕的方式去除。不過，本發明並不對去除部分金屬層M2的方式加以限定。
此外，請再次參閱圖1B，為了降低第一開孔部122與第二開孔部124彼此之間電性連接的機率，電路板200的製造方法同樣可以更包括填充絕緣填充材料於導通管220內，據以形成絕緣填充層130。一般而言，絕緣填充層130的材料可以是一種塞孔油墨，並且是以網印的方式填入導通管220內，而且絕緣填充層130不僅與第一金屬層M12、第二金屬層M14接觸，也與第一開孔H1以及第二開孔H2的交界處所裸露出絕緣層114的側壁接觸。
接著，可以進行後續的蝕刻線路製程，以微影蝕刻外層金屬層116的表面從而形成外層電路層116'。不過，本發明並不對蝕刻電路製程加以限制。
綜上所述，本發明實施例提供電路板及其製造方法。電路板具有第一開孔部以及一第二開孔部，第一開孔部透過第一金屬層與其中至少一電路層電性連接，第二開孔部透過第二金屬層與其中至少一電路層電性連接，其中第一開孔部與第二開孔部彼此電性絕緣，而第二開孔部的外徑大於第一開孔部的外徑。據此，不同電路層114之間的電性連接路徑得以縮短，從而提高信號傳輸速度。此外，還可以節省電路板內部空間，從而降低製作盲孔以及埋孔的成本。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
100‧‧‧電路板
110‧‧‧電路基板
112‧‧‧絕緣層
114‧‧‧電路層
116'‧‧‧外層電路層
120‧‧‧導通管
122‧‧‧第一開孔部
124‧‧‧第二開孔部
130‧‧‧絕緣填充層
L1‧‧‧第一開孔部的外徑
L2‧‧‧第二開孔部的外徑
M12‧‧‧第一金屬層
M14‧‧‧第二金屬層
S1‧‧‧第一表面
S2‧‧‧第二表面

Claims (10)

  1. 一種電路板，包括：一電路基板，該電路基板具有一第一表面以及一相對於該第一表面的第二表面，該電路基板包括二外層電路層、多層電路層以及多層絕緣層，該些絕緣層交替地配置於該些電路層之間，而該些外層電路層分別位於該些絕緣層與該些電路層的外側；以及一導通管，貫穿該電路基板，該導通管包括一第一開孔部以及一第二開孔部，該第一開孔部包括一第一金屬層，該第一金屬層配置於該第一開孔部的孔壁，該第一開孔部透過該第一金屬層與其中至少一該電路層電性連接，該第二開孔部包括一第二金屬層，該第二金屬層配置於該第二開孔部的孔壁，該第二開孔部透過該第二金屬層與其中至少一該電路層電性連接，其中該第一開孔部與該第二開孔部彼此電性絕緣，而該第二開孔部的外徑大於該第一開孔部的外徑。
  2. 如申請專利範圍第1項所述之電路板，其中該電路板更包括一絕緣填充層，該絕緣填充層配置於該導通管內，並且該絕緣填充層與該第一金屬層、第二金屬層接觸。
  3. 如申請專利範圍第1項所述之電路板，其中該導通管更包括一第三開孔部，該第三開孔部包括一第三金屬層，該第三金屬層配置於該第三開孔部的孔壁，該第三開孔部透過該第三金屬層與其中至少一該電路層電性連接，而該第一開孔部配置於該第三開孔部以及該第二開孔部之間。
  4. 一種電路板的製造方法，包括：提供一電路基板，該電路基板具有一第一表面以及一相對於該第一表面的第二表面，該電路基板包括二外層金屬層、多層電路層以及多層絕緣層，其中該些絕緣層交替 地配置於該些電路層之間，而該些外層金屬層分別位於該些絕緣層與該些電路層的外側；於該第一表面通過部分該電路基板以形成一第一開孔；由該第二表面通過部分該電路基板以形成一第二開孔，其中該第二開孔與該第一開孔相通，而該第二開孔的外徑大於該第一開孔的外徑；以電鍍形成一金屬層於該第一開孔以及該第二開孔的孔壁；以及去除位於該第一開孔以及該第二開孔的交界處的該金屬層以形成一導通管。
  5. 如申請專利範圍第4項所述之電路板的製造方法，其中形成該第一開孔以及該第二開孔的步驟包括：以一第一鑽頭於該第一表面通過部分該電路基板以形成該第一開孔；以及以一第二鑽頭於第一開孔位置且由該第二表面通過該部分電路基板，以形成該第二開孔，其中該第二尺寸鑽頭大於該第一尺寸鑽頭。
  6. 如申請專利範圍第4項所述之電路板的製造方法，其中去除該金屬層的步驟包括：以一鑽頭進入該第二開孔，並在該第一開孔以及該第二開孔的交界處去除該金屬層，其中該鑽頭的尺寸介於該第一鑽頭以及該第二鑽頭之間。
  7. 如申請專利範圍第4項所述之電路板的製造方法，其中去除該金屬層的步驟包括：以一銑刀進入該第二開孔，並在該第一開孔以及該第二開孔的交界處去除該金屬層，其中該銑刀的尺寸介於該第一鑽頭以及該第二鑽頭的尺寸之間。
  8. 如申請專利範圍第4項所述之電路板的製造方法，其中電路板 的製造方法更包括：於該第一開孔的位置且沿著該第一開孔的孔壁通過部分該電路基板以形成一第三開孔。
  9. 如申請專利範圍第4項所述之電路板的製造方法，其中電路板的製造方法更包括：填充一絕緣填充材料於該導通管內。
  10. 如申請專利範圍第4項所述之電路板的製造方法，其中電路板的製造方法更包括：於該第一表面通過且貫穿該電路基板以形成一第一開孔。
TW102124353A 2013-07-08 2013-07-08 電路板及其製造方法 TWI488553B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102124353A TWI488553B (zh) 2013-07-08 2013-07-08 電路板及其製造方法
US14/063,053 US20150008029A1 (en) 2013-07-08 2013-10-25 Circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102124353A TWI488553B (zh) 2013-07-08 2013-07-08 電路板及其製造方法

Publications (2)

Publication Number Publication Date
TW201503775A TW201503775A (zh) 2015-01-16
TWI488553B true TWI488553B (zh) 2015-06-11

Family

ID=52132045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124353A TWI488553B (zh) 2013-07-08 2013-07-08 電路板及其製造方法

Country Status (2)

Country Link
US (1) US20150008029A1 (zh)
TW (1) TWI488553B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10251270B2 (en) 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
US11695241B2 (en) * 2020-07-03 2023-07-04 Dongguan Luxshare Technologies Co., Ltd Electrical connector assembly with improved shielding effect and locking structure
US11510317B1 (en) * 2021-06-03 2022-11-22 Dell Products L.P. Systems and methods for maximizing signal integrity on circuit boards

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201004994A (en) * 2008-05-07 2010-02-01 Taiyo Ink Mfg Co Ltd Thermosetting resin composition for padding, combination unit of this composition and photo-curing and thermosetting resin composition for forming solder resist layer, and printed circuit board
CN201709040U (zh) * 2007-08-13 2011-01-12 力腾网络公司 电路板及包括该电路板的路由器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US20040118605A1 (en) * 2002-12-20 2004-06-24 Van Der Laan Ruud Circuit board having a multi-functional hole
US8136240B2 (en) * 2008-08-19 2012-03-20 International Business Machines Corporation Method of forming a substrate having a plurality of insulator layers
JP5874309B2 (ja) * 2011-10-21 2016-03-02 富士通株式会社 配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201709040U (zh) * 2007-08-13 2011-01-12 力腾网络公司 电路板及包括该电路板的路由器
TW201004994A (en) * 2008-05-07 2010-02-01 Taiyo Ink Mfg Co Ltd Thermosetting resin composition for padding, combination unit of this composition and photo-curing and thermosetting resin composition for forming solder resist layer, and printed circuit board

Also Published As

Publication number Publication date
US20150008029A1 (en) 2015-01-08
TW201503775A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
US8617990B2 (en) Reduced PTH pad for enabling core routing and substrate layer count reduction
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
TWI507096B (zh) 多層電路板及其製作方法
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
TW201414379A (zh) 電路板及其製作方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
JP6337775B2 (ja) 配線基板及び配線基板の製造方法
TWI488553B (zh) 電路板及其製造方法
TW201603660A (zh) 內埋元件的基板結構與其製造方法
TW201444440A (zh) 配線基板及其製造方法
CN116156744A (zh) 一种印刷电路板、通信设备
US20120285719A1 (en) Cover structure and manufacturing method thereof
CN104302099A (zh) 电路板及其制造方法
TWI462660B (zh) 電路板及其製作方法
JP2017073533A (ja) プリント回路基板及びその製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
TW201703601A (zh) 一種柔性線路板及其製作方法
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
TWI463929B (zh) 電路板及其製作方法
US20040182603A1 (en) [inner layer structure of a circuit board]
CN104254191A (zh) 无芯层封装基板及其制作方法
CN104219881A (zh) 复合式电路板及其制作方法
TWM484280U (zh) 電路板
TW201230276A (en) Package substrate and fabrication method thereof