CN116156744A - 一种印刷电路板、通信设备 - Google Patents
一种印刷电路板、通信设备 Download PDFInfo
- Publication number
- CN116156744A CN116156744A CN202211101520.2A CN202211101520A CN116156744A CN 116156744 A CN116156744 A CN 116156744A CN 202211101520 A CN202211101520 A CN 202211101520A CN 116156744 A CN116156744 A CN 116156744A
- Authority
- CN
- China
- Prior art keywords
- sub
- hole
- board assembly
- conductive pattern
- air cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请实施例提供一种印刷电路板、通信设备,涉及电子器件领域,用于解决多余孔壁较长的问题。该沿该PCB的通孔轴线方向,通孔包括第一导通孔、第一隔离孔、绝缘通孔、第二隔离孔和第二导通孔。第一导通孔贯穿第一子板组件,第一隔离孔贯穿第一粘接层,绝缘通孔贯穿第三子板组件,第二隔离孔贯穿第二粘接层,第二导通孔贯穿第二子板组件。第一子板组件的表面具有与第一导通孔电连接的第一导电图案,第一导电图案的至少一部分位于第一空气腔内。第一导电图案位于第一空气腔内的部分与第一空气腔的内壁相隔离。第一空气腔位于第一粘接层、环绕第一隔离孔且与第一隔离孔贯通。第二空气腔位于第二粘接层、环绕第二隔离孔且与第二隔离孔贯通。
Description
本申请是分案申请,原申请的申请号是201811584233.5,原申请日是2018年12月24日,原申请的全部内容通过引用结合在本申请中。
技术领域
本申请涉及电子器件领域,尤其涉及一种印刷电路板、通信设备。
背景技术
印制电路板(printed circuit board,PCB)是电子产品的物理支撑以及信号传输的重要组成部分。如图1a所示,PCB01中的金属化孔(plated through hole,PTH)中一段不用于信号传输的、无用的孔壁,即图1a中的多余孔壁(STUB)02上的金属层会增加PCB01信号传输的损耗,甚至破坏信号传输的完整性。
目前,通常使用背钻工艺,将上述多余孔壁02上的金属层去除,以形成如图1b所示的背钻孔。然而受到背钻工艺精度的制约,上述多余孔壁02很难完全去除,使得多余孔壁02仍然较长,对PCB01信号传输造成影响。
发明内容
本申请提供一种印刷电路板、通信设备,用于解决多余孔壁较长的问题。
为达到上述目的,本申请采用如下技术方案:
一方面,提供一种PCB。该PCB包括至少一个通孔、第一空气腔、第二空气腔和层叠设置的第一子板组件、第二子板组件和第三子板组件。第三子板组件位于第一子板组件和第二子板组件之间,第一子板组件和第三子板组件之间通过第一粘接层粘接,第二子板组件和第三子板组件之间通过第二粘接层粘接,第一子板组件、第二子板组件和第三子板组件均包括至少一层子板。此外,沿通孔的轴线方向,通孔包括依次连通的第一导通孔、第一隔离孔、绝缘通孔、第二隔离孔和第二导通孔。第一导通孔贯穿第一子板组件,第一隔离孔贯穿第一粘接层,绝缘通孔贯穿第三子板组件,第二隔离孔贯穿第二粘接层,第二导通孔贯穿第二子板组件。此外,第一子板组件朝向第一粘接层的表面具有与第一导通孔电连接的第一导电图案,第一导电图案的至少一部分位于第一空气腔内。第一导电图案位于第一空气腔内的部分与第一空气腔朝向第一子板组件的内壁相隔离;其中,第一空气腔位于第一粘接层、环绕第一隔离孔且与第一隔离孔贯通。第二空气腔位于第二粘接层、环绕第二隔离孔且与第二隔离孔贯通。综上所述,在通孔中,与第一子板组件内表面的第一导电图案的一部分位于第一导通孔内,且该第一导电图案与上述第一导通孔电连接。由上述可知,第一导电图案可以为内焊盘或者接地焊盘。因此上述第一导通孔可以用于传输信号或接地。在此基础上,上述第一导电图案位于第一空气腔内,且该第一导电图案位于第一空气腔内的部分与第一空气腔朝向第一子板组件的内壁相隔离。因此通过上述第一空气腔,可以使得位于第一空气腔内的第一导电图案,与该第一空气腔下方的绝缘通孔以及第二导通孔断开。从而可以使得第一导通孔的多余孔壁接近0mil。提高了PCB信号传输的效果。
可选的,第一空气腔的朝向第一子板组件的内壁位于第三子板组件朝向第一子板组件的表面内。在此情况下,第一空气腔沿通孔的轴线方向的高度等于第一粘接层沿通孔的轴线方向的厚度。
或者,可选的,第一空气腔沿通孔的轴线方向的高度小于第一粘接层沿通孔的轴线方向的厚度。在此情况下,第一空气腔的朝向第一子板组件的内壁位于第一粘接层上。此外,第一空气腔中,与上述内壁相对设置的内壁位于第一子板组件朝向第三子板组件的表面内。
可选的,第一导电图案位于第一空气腔内,且第一导电图案与第一空气腔的侧壁相隔离。上述位于第一空气腔内的第一导电图案可以为用于传输信号的内焊盘。
可选的,第二子板组件朝向第二粘接层的表面具有与第二导通孔电连接的第二导电图案。该第二导电图案的至少一部分位于第二空气腔内,第二导电图案位于第二空气腔内的部分与第二空气腔朝向第二子板组件的内壁相隔离。在此情况下,本申请实施例提供的PCB中,不仅多个第一导通孔所在的上侧能够传输信号,多个第二导通孔所在的下侧也可以传输信号。并且,PCB的上、下两侧能够传输不同的信号。从而使得具有上述PCB的通信设备的通信容量得到翻倍提升。
可选的,第二空气腔的朝向第二子板组件的内壁位于第三子板组件朝向第二子板组件的表面内。在此情况下,第二空气腔沿通孔的轴线方向的高度等于第二粘接层沿通孔的轴线方向的厚度。
或者,可选的,第二空气腔沿通孔的轴线方向的高度小于第二粘接层沿通孔的轴线方向的厚度。在此情况下,第二空气腔朝向第二子板组件的内壁位于第一粘接层上。此外,第二空气腔中,与上述内壁相对设置的内壁位于第二子板组件朝向第三子板组件的表面内。
可选的,第二导电图案位于第二空气腔内,且第二导电图案与第二空气腔的侧壁相隔离。上述位于第二空气腔内的第二导电图案可以为用于传输信号的内焊盘。
可选的,第一导电图案位于第一空气腔内的部分与第一空气腔朝向第一子板组件的内壁之间的最小间距大于或等于0.075mm且小于或等于0.175mm。当上述最小间距小于0.075mm时,由于上述最小间距太小,从而在对第一导通孔的孔壁通过电镀工艺,进行金属化的过程中,使得电镀过程中的第一导通孔孔壁上的金属层容易延伸,并附着在绝缘通孔的孔壁上,会增加第一导通孔的多余孔壁的长度。此外,当上述最小间距大于0.175mm时,由于上述最小间距太大,第一空气腔的腔体容积也增大,会增加了在第一粘接层上开设第一空气腔的工艺。
可选的,第一导电图案为内焊盘,内焊盘的轴线与通孔的轴线重叠。达到提高制作精度的目的。
可选的,上述PCB还包括第一外焊盘,环绕第一导通孔的孔口,且与第一导通孔电连接,第一导通孔的孔口位于第一子板组件的外表面。一个上述第一外焊盘用于与芯片的一个焊球电连接,从而能够使得PCB与芯片之间实现信号传输。
可选的,通孔、第一空气腔以及第二空气腔内填充有树脂。此外PCB还包括第一外焊盘,第一外焊盘覆盖第一导通孔的孔口,且与第一导通孔电连接,第一导通孔的孔口位于第一子板组件的外表面。上述第一外焊盘的技术效果同上所述,此处不再赘述。
另一方面,提供一种通信设备,包括如上所述的任意一种印刷电路板、第一连接器和第二连接器,第一连接器的朝向印刷电路板的一端的多个探针与印刷电路板上的多个第一导通孔一一相接触,第二连接器的朝向印刷电路板的一端的多个探针与印刷电路板上的多个第一导通孔或者多个第二导通孔一一相接触。
另一方面,提供一种印刷电路板的制作方法,包括:首先。在第一子板组件的内表面制作第一显影层,第一显影层覆盖第一导电图案的至少一部分,第一导电图案位于第一子板组件的内表面,第一子板组件包括至少一层子板。然后,在第二子板组件的内表面制作第二显影层,第二子板组件包括至少一层子板。通过第一粘接层将第一子板组件的内表面和第三子板组件的一表面粘接起来,第一导电图案和第一显影层均位于第一粘接层,以及,通过第二粘接层将第三子板组件的另一表面和第二子板组件的内表面粘接起来。其中,第二显影层位于第二粘接层,沿印刷电路板的厚度方向,第一显影层在第二子板组件的内表面所在平面的投影与第二显影层重合。接下来,在子板上开设通孔,通孔穿过第一显影层和第二显影层,且通孔包括穿过第一子板组件的部分为第一导通孔,穿过第一粘接层的部分为第一隔离孔,穿过第三子板组件的部分为绝缘通孔,穿过第二粘接层的部分为第二隔离孔,以及穿过第二子板组件的部分为第二导通孔。然后,在通孔的内壁镀薄铜,薄铜层覆盖通孔内壁的非金属区域。接下来,去除第一显影层,形成环绕第一隔离孔且与第一隔离孔贯通的第一空气腔,以及,去除第二显影层,形成环绕第二隔离孔且与第二隔离孔贯通的第二空气腔。最后在第一导通孔和第二导通孔的内壁镀厚铜,并去除位于绝缘通孔内壁的薄铜层,以得到PCB。上述,PCB的制作方法具有与前述实施例提供的PCB相同的技术效果,此处不再赘述。
可选的,第一显影层沿通孔的轴线方向的厚度小于或等于第一粘接层沿通孔的轴线方向的厚度。在此情况下,当将第一显影层去除后,形成的第一空气腔沿通孔的轴线方向的高度小于或等于第一粘接层沿通孔的轴线方向的厚度。
可选的,第二子板组件的内表面具有第二导电图案,第二显影层覆盖第二导电图案的至少一部分。通过第二粘接层将第三子板组件的另一表面和第二子板组件的内表面粘接起来之后,第二导电图案和第二显影层均位于第二粘接层。在此情况下,当第二显影层去除形成第二空气腔后,上述第二导电图案的至少一部分位于该第二空气腔内。上述第二空气腔内的第二导电图案与第二导通孔电连接,从而可以使得第二导通孔也能够传输信号。
需要说明的是,所述第二导电图案和所述第二导电图案可以均用于传输信号,也可以其中一个用于传输信号,另一个用于接地。
可选的,第二显影层沿通孔的轴线方向的厚度小于或等于第二粘接层沿通孔的轴线方向的厚度。当将第二显影层去除后,形成的第二空气腔沿通孔的轴线方向的高度小于或等于第二粘接层沿通孔的轴线方向的厚度。
可选的,上述PCB的制作方法还包括:在第一子板组件的外表面,形成环绕第一导通孔的孔口的第一外焊盘;第一外焊盘与第一导通孔电连接。第一外焊盘的技术效果同上所述,此处不再赘述。
可选的,上述PCB的制作方法还包括:首先,在通孔、第一空气腔以及第二空气腔内填充树脂。然后,在第一子板组件的外表面,形成覆盖第一导通孔的孔口的第一外焊盘;第一外焊盘与第一导通孔电连接。第一外焊盘与第一导通孔电连接。第一外焊盘的技术效果同上所述,此处不再赘述。
附图说明
图1a为相关技术提供的一种金属化孔的结构示意图;
图1b为相关技术提供的一种背钻孔的结构示意图;
图2为本申请的一些实施例提供的一种PCB的结构示意图;
图3为本申请的一些实施例提供的另一种PCB的结构示意图;
图4a为图3中第一空气腔以及位于第一空气腔中的第一导电图案的一种结构示意图;
图4b为图3中第一空气腔以及位于第一空气腔中的第一导电图案的另一种结构示意图;
图5为图3中第一空气腔以及位于第一空气腔中的第一导电图案的另一种结构示意图;
图6为图3中第一空气腔以及位于第一空气腔中的第一导电图案的另一种结构示意图;
图7为本申请的一些实施例提供的另一种PCB的结构示意图;
图8a为图7中第二空气腔以及位于第二空气腔中的第二导电图案的一种结构示意图;
图8b为图7中第二空气腔以及位于第二空气腔中的第二导电图案的另一种结构示意图;
图9为图7中第二空气腔以及位于第二空气腔中的第二导电图案的另一种结构示意图;
图10为本申请的一些实施例提供的另一种PCB的结构示意图;
图11为本申请的一些实施例提供的另一种PCB的结构示意图;
图12为本申请的一些实施例提供的一种PCB与芯片的一种连接结构示意图;
图13为图12中第一外焊盘与第一导通孔电连接的结构示意图;
图14为本申请的一些实施例提供的另一种PCB与芯片的一种连接结构示意图;
图15为本申请的一些实施例提供的另一种PCB与芯片的一种连接结构示意图;
图16a、图16b、图16c、图16d以及图16e为本申请的一些实施例提供的一种PCB中,上、下表面具有导电图案的子板的制作方法中各个步骤对应的结构示意图;
图17为本申请的一些实施例提供的一种PCB的制作方法流程图;
图18a为图17中执行S101后的一种结构示意图;
图18b为图17中执行S101后的另一种结构示意图;
图18c为图17中执行S101后的另一种结构示意图;
图19为图17中执行S102后的一种结构示意图;
图20为图17中执行S103后的一种结构示意图;
图21为图17中执行S104后的一种结构示意图;
图22为图17中执行S105后的一种结构示意图;
图23为图17中执行S106后的一种结构示意图;
图24为图17中执行S106后的另一种结构示意图;
图25为本申请的一些实施例提供的一种通信设备的结构示意图;
图26为本申请的一些实施例提供的另一种通信设备的结构示意图;
图27为本申请的一些实施例提供的PCB与连接器的探针相连接的结构示意图;
图28为本申请的一些实施例提供的另一种通信设备的结构示意图。
附图标记:
01-PCB;10-通孔;11-第一粘结层;12-第二粘接层;200-子板;201-第一子板组件;202-第二子板组件;203-第三子板组件;121-第一导电图案;122-第二导电图案;13-覆铜板;1310-铜箔;1311-导电图案;100-绝缘通孔;101-第一导通孔;102-第二导通孔;103-第一隔离孔;104-第二隔离孔;111-第一空气腔;112-第二空气腔;130-抗蚀干膜;140-感光底片;131-第一显影层;132-第二显影层;23-薄铜层;24-厚铜层;30-探针;40-引线;41-第一外焊盘;42-第二外焊盘;50-芯片;501-焊球;60-树脂;300-单板;301-背板;302-第一连接器,303-第二连接器。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
另外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
本文中,“上”、“下”、“左”以及“右”等方位术语是相对于附图中的显示面板示意置放的方位来定义的,应当理解到,这些方向性术语是相对的概念,它们用于相对于的描述和澄清,其可以根据显示面板所放置的方位的变化而相应地发生变化。
本申请实施例提供一种PCB01,如图2所示,该PCB01包括至少一个通孔10、第一空气腔111、第二空气腔112和层叠设置的第一子板组件201、第二子板组件202和第三子板组件203。
上述第一子板组件201、第二子板组件202和第三子板组件203均包括至少一层子板200。
此外,当上述第一子板组件201、第二子板组件202和第三子板组件203中的任意一个子板组件包括至少两层子板200时,例如第三子板组件203包括至少两层子板200时,上述至少两层子板200层叠设置,且相邻两层子板200之间通过胶体材料粘接。
如图2所示,第三子板组件203位于所述第一子板组件201和第二子板组件202之间。
其中,第一子板组件201和第三子板组件203之间通过第一粘接层11粘接,第二子板组件202和第三子板组件203之间通过第二粘接层12粘接。
在此基础上,如图2所示,沿通孔10的轴线方向(Z方向),通孔10包括依次连通的第一导通孔101、第一隔离孔103、绝缘通孔100、第二隔离孔104和第二导通孔102。
其中,第一导通孔101贯穿第一子板组件201。第一隔离孔103贯穿第一粘接层11。绝缘通孔100贯穿第三子板组件203。第二隔离孔104贯穿第二粘接层12。第二导通孔102贯穿第二子板组件202。
上述第一导通孔101和第二导通孔102的孔壁为金属化孔壁,因此上述第一导通孔101和第二导通孔102为上述PTH。
此外,绝缘通孔100的孔壁没有金属化,所以绝缘通孔100不具备导电性。由上述可知,第一隔离孔103和第二隔离孔104分别贯穿的第一粘接层11和第二粘接层12。第一粘接层11和第二粘接层12不具备导电性,因此第一隔离孔103和第二隔离孔104也不具备导电性。
需要说明的是,当PCB01如图3所示,包括多个通孔(例如通孔10a和通孔10b)时,不同的通孔中第一导通孔101贯穿的第一子板组件201,绝缘通孔100贯穿的第三子板组件203,以及第二导通孔102贯穿的第二子板组件202中,各个子板组件具有的子板200的数量可以不同。
例如,如图3所示,通孔10a中第一导通孔101贯穿的第一子板组件201包括一层子板200。而通孔10b中第一导通孔101贯穿的第一子板组件201包括两层子板200。通孔10a中第二导通孔102贯穿的第二子板组件202包括两层子板。通孔10b中第二导通孔102贯穿的第二子板组件202包括一层子板。
因此,本申请实施例中,第一子板组件201、第二子板组件202以及第三主板组件203的划分并不是固定不变的。需要根据通孔10中,各个第一导通孔101、绝缘通孔100以及第二导通孔102沿该通孔的轴线方向的长度决定的。但是对于任意一个通孔而言,第一导通孔101贯穿的第一子板组件201包括该PCB最上层的一层子板200,第二导通孔102贯穿的第二子板组件202包括PCB最下层的一层子板200。
在此基础上,上述第一空气腔111位于第一粘接层11,并且该第一空气腔111环绕第一隔离孔103且与第一隔离孔103贯通。
此时,如图2所示,第一空气腔111和与该第一空气腔111贯通的第一隔离孔103构成一个,开设于第一粘接层11上的T字型孔。
此外,第二空气腔112位于第二粘接层12,并且该第二空气腔112环绕第二隔离孔104且与第二隔离孔104贯通。
此时,如图2所示,第二空气腔112和与该第二空气腔112贯通的第二隔离孔104构成一个,开设于第二粘接层12上的倒置的T字型孔。
在此基础上,如图2所示,第一子板组件201朝向第一粘接层11的表面具有与第一导通孔101电连接的第一导电图案121。
该第一导电图案121可以为用于传输信号的内焊盘,或者用于接地的接地焊盘。
需要说明的是,上述内焊盘是指,设置于PCB内部的焊盘。而本申请以下实施例中的外焊盘是指设置于PCB外表面的焊盘。
该第一导电图案121的至少一部分位于第一空气腔111内。第一导电图案121位于第一空气腔111内的部分与第一空气腔111朝向第一子板组件201的内壁A1相隔离。即,如图4a或图4b所示,第一导电图案121位于第一空气腔111内的部分,与第一空气腔111朝向第一子板组件201的内壁A1之间具有最小间距H1。
上述第一空气腔111朝向第一子板组件201的内壁A1,如图4a所示,可以水平的表面。或者如图4b所示,可以为倾斜的表面。本申请对此不做限定。
综上所述,在通孔10中,与第一子板组件201内表面的第一导电图案121的一部分位于第一导通孔101内,且该第一导电图案121与上述第一导通孔101电连接。由上述可知,第一导电图案121可以为内焊盘或者接地焊盘。因此上述第一导通孔101可以用于传输信号或接地。
在此基础上,上述第一导电图案121位于第一空气腔111内,且该第一导电图案121位于第一空气腔111内的部分与第一空气腔111朝向第一子板组件201的内壁A1相隔离。因此通过上述第一空气腔111,可以使得位于第一空气腔111内的第一导电图案121,与该第一空气腔111下方的绝缘通孔100以及第二导通孔102断开。这样一来可以使得第一导通孔101的多余孔壁接近0mil。提高了PCB信号传输的效果。
以下,沿通孔10的轴线方向,对上述第一空气腔111的设置方式进行说明。
在本申请的一些实施例中,如图4a所示,第一空气腔111沿通孔10的轴线方向的高度H1小于第一粘接层11沿上述通孔10的轴线方向的厚度H3。即H2<H3。
在此情况下,第一空气腔111的朝向第一子板组件201的内壁A1位于第一粘接层11上。此外,第一空气腔111中,与上述内壁A1相对设置的内壁A2位于第一子板组件201朝向第三子板组件203的表面内。
基于图4a所示的结构,第一导电图案121位于第一空气腔111内的部分,与第一空气腔111朝向第一子板组件201的内壁A1之间的最小间距H1可以设置在0.075mm~0.175mm的范围内。即0.075mm≤H1≤0.175mm。
当上述最小间距H1小于0.075mm时,由于上述最小间距H1太小,从而在对第一导通孔101的孔壁通过电镀工艺,进行金属化的过程中,使得电镀过程中的第一导通孔10孔壁上的金属层容易延伸,并附着在绝缘通孔100的孔壁上,会增加第一导通孔101的多余孔壁的长度。此外,当上述最小间距H1大于0.175mm时,由于上述最小间距H1太大,第一空气腔111的腔体容积也增大,会增加了在第一粘接层11上开设第一空气腔111的工艺。
基于此,在本申请的一些实施例中,上述最小间距H1可以为0.08mm、0.085mm、0.100mm、0.150mm、0.170mm。
或者,在本申请的另一些实施例中,如图5所示,第一空气腔111的朝向第一子板组件201的内壁A1位于第三子板组件203朝向第一子板组件201的表面内。
在此情况下,第一空气腔111沿通孔10的轴线方向的高度H2等于第一粘接层11沿通孔10的轴线方向的厚度H3。即H2=H3。
此时,第一空气腔111是贯穿第一粘接层11的,且第一空气腔111的朝向第三子板组件203的内壁A2(顶壁),位于第一子板组件201朝向第三子板组件203的表面内。
第一空气腔111的朝向第一子板组件201的另一个内壁A1(底壁)位于第三子板组件203朝向第一子板组件201的表面内。
此外,由上述可知,第一子板组件201朝向第一粘接层11的表面具有与第一导通孔101电连接的第一导电图案121。该第一导电图案121的至少一部分位于第一空气腔111内。
在此情况下,在本申请的一些实施例中,如图5所示,第一导电图案121位于第一空气腔111内,且第一导电图案121与第一空气腔111的侧壁A3相隔离。
即,如图5所示第一导电图案121与第一空气腔111的侧壁A3之间具有间隙H4。在此情况下,与第一导通孔101电连接的第一导电图案121全部位于第一空气腔111。此时,该第一导通孔101所电连接的第一导电图案121可以为尺寸较小的内焊盘。
基于此,为了提高制作精度,采用机械打孔工艺制作上述通孔10时,该通孔10的轴线与上述内焊盘的轴线重叠。
或者,在本申请的另一些实施例中,如图6所示,第一导电图案121的一部分位于第一空气腔111内,另一部分延伸至第一粘接层11与第一子板组件201的下表面之间。此时,该第一导通孔101可以为尺寸较大的接地焊盘。
此外,由图2可知,第二空气腔112内未设置与第二导通孔102电连接的导电图案,在此情况下,第二导通孔102无法用于传输信号。此时,可以通过减小第二导通孔102所贯穿的第三子板组件203中子板的数量,达到减小第二导通孔102沿轴线方向的长度。进而降低上述第二导通孔102对PCB信号传输的影响。在此情况下,PCB只有第一导通孔101所在的一侧能够传输信号。
基于此,为了使得上述PCB的上、下两侧能够传输不同的信号。如图7所示,第二子板组件202朝向第二粘接层12的表面具有与第二导通孔102电连接的第二导电图案122。
上述第二导电图案122的至少一部分位于第二空气腔112内。
如图8a所示,该第二导电图案122位于第二空气腔112内的部分,与第二空气腔112朝向第二子板组件202的内壁B1相隔离。
即,第二导电图案122位于第二空气腔112内的部分,与第二空气腔112朝向第二子板组件202的内壁B1之间具有最小间距L1。
此外,同理可得,上述第二空气腔112朝向第二子板组件202的内壁B1可以为水平面,或者倾斜的表面。
以下,沿通孔10的轴线方向,对上述第二空气腔112的设置方式进行说明。
在本申请的一些实施例中,如图8a所示,上述第二空气腔112沿通孔10的轴线方向的高度L2小于第二粘接层12沿通孔的轴线方向的厚度L3。即L2<L3。
在此情况下,第二空气腔112朝向第二子板组件202的内壁B1位于第一粘接层11上。此外,第二空气腔112中,与上述内壁B1相对设置的内壁B2位于第二子板组件202朝向第三子板组件203的表面内。
基于图8a所示的结构,第二导电图案122位于第二空气腔112内的部分,与第二空气腔112朝向第二子板组件202的内壁B1之间的最小间距L1可以设置在0.075mm~0.175mm的范围内。该数值范围具有,与上述第一空气腔111的设置方式相同的技术效果,此处不再赘述。
或者,在本申请的另一些实施例中,如图8b所示,第二空气腔112的朝向第二子板组件202的内壁B1位于第三子板组件203朝向第二子板组件202的表面内。
在此情况下,第二空气腔112沿通孔10的轴线方向的高度L2等于第二粘接层12沿通孔的轴线方向的厚度L3。即L2=L3。
此时,第二空气腔112是贯穿第二粘接层12的,且第二空气腔112的朝向第三子板组件203的内壁B2(底壁),位于第二子板组件202朝向第三子板组件203的表面内。
第二空气腔112的朝向第二子板组件202的另一个内壁B1(顶壁)位于第三子板组件203朝向第二子板组件202的表面内。
在此基础上,在本申请的一些实施例中,如图8a或图8b所示,第二导电图案122位于第二空气腔112内,且第二导电图案122与第二空气腔112的侧壁B3被相隔离。
即,如图8a所示第二导电图案122与第二空气腔112的侧壁B3之间具有间隙L4。在此情况下,与第二导通孔102电连接的第二导电图案122全部位于第一空气腔111。此时,该第二导电图案122可以为尺寸较小的内焊盘。
此外,为了提高制作精度,采用机械打孔工艺制作上述通孔10时,该通孔10的轴线与上述内焊盘的轴线重叠。
或者,在本申请的另一些实施例中,如图9所示,第二导电图案122的一部分位于第二空气腔112内,另一部分延伸至第二粘接层11与第二子板组件202的上表面之间。此时,该第二导通孔102所电连接的第二导电图案122可以为尺寸较大的接地焊盘。
基于此,如图10或图11所示的PCB中,PCB上侧的第一导通孔101与第一导电图案121电连接。PCB下侧的第二导通孔102与第二导电图案121电连接。
此外,在同一通孔10中,第一导通孔101和第二导通孔102之间设置有绝缘通孔100,从而能够避免同一通孔10中的,第一导通孔101和第二导通孔102短路。因此PCB的上、下两侧可以分别通过第一导通孔101和第二导通孔102传输相互独立的,不同的信号。从而使得具有上述PCB的通信设备的通信容量得到翻倍提升。
其中,图10与图11的不同之处在于,图10中,有的通孔,例如通孔10a中第二导通孔102所电连接的第二导电图案122全部位于第二空气腔112内。通孔10b中第二导通孔102所电连接的第二导电图案122的一部分位于第二空气腔112内。而图11中,每个第二导通孔102所电连接的第二导电图案122的一部分位于第二空气腔112内。
以下,在上述PCB需要与芯片(integrated circuit,IC)电连接的情况下,对PCB的结构进行举例说明。
本申请的一些实施例中,如图12所示,PCB01还包括第一外焊盘41。该第一外焊盘41环绕第一导通孔101的孔口,且与第一导通孔101电连接。
其中,上述第一导通孔101的孔口位于第一子板组件201的外表面。
如图12所示,一个上述第一外焊盘41用于与芯片50的一个焊球501电连接。
在本申请的一些实施例中,上述第一外焊盘41与第一子板组件201的外表面的导电图案同层同材料。
此外,当第一外焊盘41与其所电连接的第一导通孔101的距离较远时,可以如图13所示,在位于第一导通孔101的孔口的周边的引线40。
该引线40的一端与第一导通孔101电连接,另一端与上述第一外焊盘41电连接。
此外,当PCB上的第二导通孔102也可以用于传输信号时,如图12所示,PCB01还包括第二外焊盘42。该第二外焊盘42环绕第二导通孔102的孔口,且与第二导通孔102电连接。
其中,上述第二导通孔102的孔口位于第二子板组件202的外表面。
在此情况下,一个上述第二外焊盘42用于与另一个芯片50的一个焊球501电连接。
在图12所示结构的基础上,上述PCB如图14所示还可以包括填充于通孔10、第一空气腔111以及所述第二空气腔112的树脂60。
该上述树脂60可以防止在采用焊接工艺将PCB与芯片50的焊球501电连接时,焊料从第一导通孔101或第二导通孔102流入,影响其余线路结构,或造成焊接位置出现空焊现象。
或者,在本申请的另一些实施例中,如图15所示,PCB01还包括填充于通孔10、第一空气腔111以及第二空气腔112内填充有树脂60。
此外,PCB还包括第一外焊盘41,第一外焊盘41覆盖第一导通孔101的孔口,且与第一导通孔101电连接。
当PCB上的第二导通孔102也可以用于传输信号时,PCB还包括第二外焊盘42,第二外焊盘42覆盖第二导通孔102的孔口,且与第二导通孔102电连接。
基于上述PCB的结构,本申请实施例提供一种PCB的制作方法。由上述可知,上述PCB包括层叠设置的第一子板组件201、第二子板组件202和第三子板组件203。其中,第三子板组件203位于第一子板组件201和第二子板组件202之间。
上述第一子板组件201、第二子板组件202和第三子板组件203均包括至少一层子板200。
在此情况下,以上述任意一个子板200的上、下表面均设置有导电图案为例,对上述子板200的制作方法进行说明。
首先,获取一如图16a所示的覆铜板13。该覆铜板13包括由绝缘材料构成的子板200,以及覆盖该子板200上、下表面的作为铜箔1310。
接下来,对上述铜箔1310进行图案化。
具体的,如图16a所示,采用压膜工艺,在铜箔1310表面,依次覆盖抗蚀干膜130和感光底片140。
其中,感光底片140具有遮光区域(黑色部分)和透光区域(白色部分)。
接下来,如图16b所示,采用曝光工艺,将原始底片上的电路图形通过感光底片140转移到抗蚀干膜130上。
接下来,如图16c所示,采用显影工艺,将抗蚀干膜130中未被光线照射的部分溶于显影液,并露出部分铜箔1310。
接下来,如图16d所示,采用刻蚀工艺,将露出的铜箔1310刻蚀掉,铜箔1310中剩余的未被刻蚀掉的部分形成导电图案1311。
最后,如图16e所示,采用剥离工艺,将剩余的抗蚀干膜130剥离。
需要说明的是,当子板200只有上,或者下表面覆盖上述铜箔1310时,该铜箔1310图案化的过程同上所述,此处不再赘述。
此外,当图16e所示的子板200为第一子板组件201中,最靠近第三子板组件203的一层子板200时,该子板200下表面的一部分导电图案1311可以为位于第一空气腔111中,且与第一导通孔101电连接的第一导电图案121。
在此基础上,上述PCB的制作方法如图17所示,还包括S101~S106。
S101、制作第一显影层131和第二显影层132,并进行压合工艺。
如图18a所示,将一子板200的内表面作为第一子板组件201的内表面,并在该内表面制作第一显影层131,该第一显影层131覆盖第一导电图案121的至少一部分,该第一导电图案121位于第一子板组件201的内表面。
将另一子板200的内表面作为在第二子板组件202的内表面,并在该内表面制作第二显影层132。
然后进行压合工艺。
具体的,首先,交叉堆叠多个子板200与多层半固化片。
然后,采用高温压合工艺,例如,压合温度为200℃左右,对交叉堆叠的多个子板200与多层半固化片进行压合。上述半固化片高温下融化,形成用于将相邻两个子板200粘接起来的胶层。
在此情况下,根据第一显影层131和第二显影层132的设置位置,划分出上述第一子板组件201、第二子板组件202以及第三子板组件203。
基于此,如图18a所示,在上述压合工艺后,由上述半固化片形成的第一粘接层12将第一子板组件201的内表面和第三子板组件203的一表面粘接起来。上述压合工艺后,第一导电图案121和第一显影层131均位于第一粘接层11内。
此外,由上述半固化片形成的第二粘接层12将第三子板组件203的另一表面和第二子板组件202的内表面粘接起来,第二显影层132位于第二粘接层12。
此外,一子板200的内表面作为在第二子板组件202的内表面,且该第二子板组件200的内表面具有第二导电图案122的情况下,如图18a所示,上述第二显影层132覆盖该第二导电图案122的至少一部分。
在此情况下,由上述半固化片形成的第二粘接层12将第三子板组件203的另一表面和第二子板组件202的内表面粘接起来之后,第二导电图案122和第二显影层132均位于第二粘接层12。
其中,如图18a所示,沿PCB的厚度方向(Z),第一显影层131在第二子板组件202的内表面所在平面的投影与第二显影层132重合。
需要说明的是,在本申请的一些实施例中,如图18b所示,一些第二显影层132可以直接覆盖子板200的表面上未设置导电图案的部分。而一些第二显影层132可以覆盖第二导电图案122的至少一部分。
其中,图18a和图18b中被第二显影层132覆盖的第二导电图案122为尺寸较大的接地焊盘。此时第二显影层132可以只覆盖第二导电图案122的一部分。
此外,在本申请的另一些实施例中,图18c所示,第二显影层132覆盖的第二导电图案122为尺寸较小的内焊盘。此时第二显影层132可以将第二导电图案122完全包裹。
S102、采用机械钻孔制作通孔10。
如图19所示,在上述子板200上开设通孔10。其中,该通孔10穿过第一显影层131和第二显影层132。
该通孔10的孔径为d1。以图10中,最左端的通孔10为例,该通孔10中贯穿第一粘接层11的部分为第一隔离孔103,贯穿第二粘接层12的部分为第二隔离孔104。
此外,在上述钻孔工艺过程中,用于粘接相邻两层子板200之间的胶体受热而质地变软,因此会在通孔10的孔壁上形成胶状物质。所以在上述机械钻孔工艺后,还需要通过除胶工艺将通孔孔壁上的胶状物质去除,以保证通孔的孔壁表面平滑。
S103、第一次孔壁金属化。
采用化学沉铜工艺,如图20所示,在通孔10的内壁镀薄铜层23,薄铜层23覆盖通孔10内壁的非金属区域。
其中,上述薄铜层23的厚度可以为0.5μm左右。
需要说明的是,由于化学沉铜工艺的原理,是沉铜溶液与非金属的基材发生化学反应,而使得铜附着于上述基材上。因此由于通孔10暴露出的导电图案,例如第一导电图案121或第二导电图案122时,由于上述第一导电图案121或第二导电图案122采用金属材料,例如,铜。该因此第一导电图案121或第二导电图案122无法与上述沉铜溶液发生化学反应,所以通过上述通孔10暴露出的金属区域无法沉积铜层,进而导致薄铜层23覆盖通孔10内壁的非金属区域。
S104、形成第一空气腔111和第一空气腔112。
采用显影工艺,第一显影层131溶于显影液中,以去除上述第一显影层131,从而形成如图21的环绕第一隔离孔103且与第一隔离孔贯103通的第一空气腔111。
此外,采用显影工艺,第二显影层112溶于显影液中,以去除上述去除上述第二显影层112,从而形成如图21的环绕第二隔离孔104且与第二隔离孔104贯通的第二空气腔112。
S105、第二次孔壁金属化。
如图22所示,采用电镀工艺,在上述通孔10中镀厚铜层24。
在上述电镀工艺进行过程中,镀层金属作为阳极,待电镀的PCB中的薄铜层23作为阴极。接直流电源后,镀层金属的阳离子沉积出来。
然而,由于上述第一空气腔111和第一空气腔112的存在,使得通孔10中,位于第一空气腔111和第一空气腔112之间的孔壁上的薄铜层23与其他位置的薄铜层23断开,而无法施加电压,因此该部分薄铜层23的表面无法沉积上述厚铜层24。
在此情况下,以图22中最左端的通孔10为例,该通孔10中穿过第一子板组件201的部分形成第一导通孔101,穿过第二子板组件202的部分形成第二导通孔102。
在本申请的一些实施例中,上述厚铜层24的厚度可以为0.5μm左右。在此情况下,上述第一导通孔101和第二导通孔102的直径为d2。
S106、形成绝缘通孔100,以得到PCB。
通过化学微蚀工艺,去除上述通孔10中,位于第一空气腔111和第一空气腔112之间部分的孔壁上的薄铜层23,形成如图23所示,绝缘通孔100。
在此情况下,以图23中最左端的通孔10为例,该通孔10穿过第三子板组件203的部分为上述绝缘通孔100。
需要说明的是,当S101中,形成的第一显影层131和第二显影层132采用如图18b所示的结构时,即左下方的第二显影层132直接与子板200未设置导电图案的表面相接触的情况下,经过上述步骤S102~S106后,形成的PCB的结构如图3所示。
由图3可以看出,第二空气腔112中没有形成与通孔10a中的第二导通孔102电连接的第二导电图案122。
或者,当S101中,形成的第一显影层131和第二显影层132采用如图18c所示的结构时,即多个第一显影层131不在同一水平面。多个第二显影层132也不在同一水平面的情况下,经过上述步骤S102~S106后,形成的PCB的结构如图14所示。
由图24可以看出,多个第一导通孔101沿其轴线方向(Z方向)的长度不同。多个第二导通孔102沿其轴线方向(Z方向)的长度不同。
综上所述,一方面,在步骤S102中,通过一次机械打孔工艺,制得孔壁金属化之前的第一导通孔101、第二导通孔102以及绝缘通孔100。上述绝缘通孔100可以形成“类背钻孔”的结构。由于该绝缘通孔100的直径,与上述第一导通孔101和第二导通孔102孔壁金属化之前的直径相同,均为d1。因此,相对于传统背钻工艺获得的背钻孔而言,上述“类背钻孔”结构绝缘通孔100的直径更小,例如直径可以减小8mil左右。这样一来,能够有效节省布局空间,提高PCB中相邻两个控制键的走线线宽和密度。从而利于高速信号的传播。
另一方面,同一轴线上的第一导通孔101和第二导通孔102可以传输相互独立的,不同的信号。从而使得具有上述PCB的通信设备的通信容量得到翻倍提升。
另一方面,由上述可知,在制作具有上述位于同一轴线上,且同时传输两个独立的,不同信号的第一导通孔101和第二导通孔102的PCB的过程中,只需要S101中的一次压合工艺进行高温压合即可。
然而目前为了使得一个PCB的两面均能够传输信号,需要先通过压合工艺形成独立的PCB子板,然后再经过一次压合工艺,将两个独立的PCB子板进行压合。所以本申请提供的结构在实现双面输出的情况下,减少一次压合工艺,从而能够减小压合工艺对PCB性能的影响。
在此基础上,在S101中形成的第一显影层132,如图18a所示,沿通孔10的轴线方向(Z方向)的厚度H5小于或等于第一粘接层11沿通孔10的轴线方向的厚度H3。
上述第一显影层132沿通孔10的轴线方向(Z方向)的厚度H5可以设置在0.075mm~0.175mm的范围内。即0.075mm≤H5≤0.175mm。
当上述厚度H5小于0.075mm时,由于上述厚度H5太小,使得执行S104后,对第一显影层132显影而形成的第一空气腔111较小,从而在S105中对第一导通孔101的孔壁通过电镀工艺,进行金属化的过程中,使得电镀过程中的第一导通孔10孔壁上的金属层容易延伸,并附着在绝缘通孔100的孔壁上,会增加第一导通孔101的多余孔壁的长度。此外,当上述厚度H5大于0.175mm时,由于上述厚度H5太大,使得通过喷墨打印工艺制作第一显影层132的难度加大。
基于此,在本申请的一些实施例中,上述厚度H5可以为0.08mm、0.085mm、0.100mm、0.150mm、0.170mm。
此外,如图18a所示,上述第二显影层132沿通孔10的轴线方向(Z方向)的厚度L5小于或等于第二粘接层12沿通孔10的轴线方向的厚度L3。该厚度L5也可以设置在0.075mm~0.175mm的范围内。第二显影层132的厚度为上述L5时,其厚度H5的第一显影层131具有相同的技术效果。此处不再赘述。
在此基础上,为了使得上述PCB能够与IC电连接,上述PCB的制作方法还包括:
如图12所示,在第一子板组件201的外表面,形成环绕第一导通孔101的孔口的第一外焊盘41。该第一外焊盘41与第一导通孔101电连接。
在此情况下,一个上述第一外焊盘41可以与芯片50的一个焊球501电连接。
在本申请的一些实施例中,在对子板200表面的铜箔1310(如图16a)所示,进行图案化的同时,形成上述第一外焊盘41,从而使得该第一外焊盘41与第一子板组件201的外表面的导电图案同层同材料。
此外,当PCB上的第二导通孔102也可以用于传输信号时,如图12所示,在第二子板组件202的外表面,形成第二外焊盘42。该第二外焊盘42环绕第二导通孔102的孔口,且与第二导通孔102电连接。
在此情况下,一个上述第二外焊盘42可以与另一个芯片50的一个焊球501电连接。
在图12所示结构的基础上,上述PCB的制作方法还可以包括,如图14所示,在通孔10、第一空气腔111以及所述第二空气腔112内填充树脂60。
该上述树脂60的技术效果同上所述,此处不再赘述。
或者,在本申请的另一些实施例中,上述PCB的制作方法方法还包括:
首先,如图15所示,在通孔10、第一空气腔111以及所述第二空气腔112内填充树脂60。
然后,在第一子板组件201的外表面,形成覆盖第一导通孔101的孔口的第一外焊盘41。该第一外焊盘41与第一导通孔101电连接。
此外,当PCB上的第二导通孔102也可以用于传输信号时,上述PCB的制作方法,还包括在第二子板组件202的外表面,形成覆盖第二导通孔102的孔口的第二外焊盘42。该第二外焊盘42与第二导通孔102电连接。
本申请实施例提供一种通信设备,如上所述的任意一种PCB,以及如图25或图26所示的,第一连接器302和第二连接器303。
在本申请的一些实施例中,如图25所示,第一连接器302和第二连接器302安装于PCB的第一导通孔101所在的一侧。
在此情况下,第一连接器302的朝向PCB的一端的多个探针30,如图27所示,与PCB上的多个第一导通孔101一一相接触。
同理可得,第二连接器302的朝向PCB的一端的多个探针与PCB上的多个第一导通孔101一一相接触。
或者,在本申请的另一些实施例中,如图26所示,第一连接器302安装于PCB的第一导通孔101所在的一侧。此时,第一连接器302的朝向PCB的一端的多个探针30,如图27所示,与PCB上的多个第一导通孔101一一相接触。
第二连接器302安装于PCB的第二导通孔102所在的一侧。第二连接器302的朝向PCB的一端的多个探针30与PCB上的多个第二导通孔102一一相接触。
此外,当上述通信设备包括至少三个PCB的情况下,其中两个PCB可以为如图28所示,包括单板300。上述两个单板300,分别为发送(TX)单板和接收(RX)单板。此外,另一个PCB为背板301。
芯片50安装于单板300上,使得芯片50与单板300实现信号互联。而单板300通过连接器302安装于背板301上,单板300与背板301实现信号互联。
在此情况下,当芯片50安装于单板300时,芯片50与单板300的电连接方式,可以采用如图12、图14以及图15的方式。在此不再一一赘述。
上述通信设备具有与前述实施例提供的PCB相同的技术效果,此处不再赘述。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种印刷电路板,其特征在于,包括至少一个通孔、第一空气腔、第二空气腔和层叠设置的第一子板组件、第二子板组件和第三子板组件;所述第三子板组件位于所述第一子板组件和所述第二子板组件之间,所述第一子板组件和所述第三子板组件之间通过第一粘接层粘接,所述第二子板组件和所述第三子板组件之间通过第二粘接层粘接,所述第一子板组件、所述第二子板组件和所述第三子板组件均包括至少一层子板;
沿所述通孔的轴线方向,所述通孔包括依次连通的第一导通孔、第一隔离孔、绝缘通孔、第二隔离孔和第二导通孔;所述第一导通孔贯穿所述第一子板组件,所述第一隔离孔贯穿所述第一粘接层,所述绝缘通孔贯穿所述第三子板组件,所述第二隔离孔贯穿所述第二粘接层,所述第二导通孔贯穿所述第二子板组件;
所述第一子板组件朝向所述第一粘接层的表面具有与所述第一导通孔电连接的第一导电图案,所述第一导电图案的至少一部分位于所述第一空气腔内;所述第一导电图案位于所述第一空气腔内的部分与所述第一空气腔朝向所述第一子板组件的内壁相隔离;其中,所述第一空气腔位于所述第一粘接层、环绕所述第一隔离孔且与所述第一隔离孔贯通;
所述第二空气腔位于所述第二粘接层、环绕所述第二隔离孔且与所述第二隔离孔贯通。
2.根据权利要求1所述的印刷电路板,其特征在于,所述第一空气腔的朝向所述第一子板组件的内壁位于所述第三子板组件朝向所述第一子板组件的表面内。
3.根据权利要求1所述的印刷电路板,其特征在于,所述第一空气腔沿所述通孔的轴线方向的高度小于所述第一粘接层沿所述通孔的轴线方向的厚度。
4.根据权利要求1所述的印刷电路板,其特征在于,所述第一导电图案位于所述第一空气腔内,且所述第一导电图案与所述第一空气腔的侧壁相隔离。
5.根据权利要求1至4任一项所述的印刷电路板,其特征在于,所述第二子板组件朝向所述第二粘接层的表面具有与所述第二导通孔电连接的第二导电图案,所述第二导电图案的至少一部分位于所述第二空气腔内,所述第二导电图案位于所述第二空气腔内的部分与所述第二空气腔朝向所述第二子板组件的内壁相隔离。
6.根据权利要求5所述的印刷电路板,其特征在于,所述第二空气腔的朝向所述第二子板组件的内壁位于所述第三子板组件朝向所述第二子板组件的表面内。
7.根据权利要求5所述的印刷电路板,其特征在于,所述第二空气腔沿所述通孔的轴线方向的高度小于所述第二粘接层沿所述通孔的轴线方向的厚度。
8.根据权利要求5所述的印刷电路板,其特征在于,所述第二导电图案位于所述第二空气腔内,且所述第二导电图案与所述第二空气腔的侧壁相隔离。
9.根据权利要求1所述的印刷电路板,其特征在于,所述第一导电图案位于所述第一空气腔内的部分与所述第一空气腔朝向所述第一子板组件的内壁之间的最小间距大于或等于0.075mm且小于或等于0.175mm。
10.根据权利要求1所述的印刷电路板,其特征在于,所述第一导电图案为内焊盘,所述内焊盘的轴线与所述通孔的轴线重叠。
11.根据权利要求1所述的印刷电路板,其特征在于,还包括:
第一外焊盘,环绕所述第一导通孔的孔口,且与所述第一导通孔电连接,所述第一导通孔的孔口位于所述第一子板组件的外表面。
12.根据权利要求1所述的印刷电路板,其特征在于,所述通孔、所述第一空气腔以及所述第二空气腔内填充有树脂,所述印刷电路板还包括第一外焊盘,所述第一外焊盘覆盖所述第一导通孔的孔口,且与所述第一导通孔电连接,所述第一导通孔的孔口位于所述第一子板组件的外表面。
13.一种通信设备,其特征在于,包括如权利要求1-12任一项所述的印刷电路板、第一连接器和第二连接器,所述第一连接器的朝向所述印刷电路板的一端的多个探针与所述印刷电路板上的多个第一导通孔一一相接触,所述第二连接器的朝向所述印刷电路板的一端的多个探针与所述印刷电路板上的多个第一导通孔或者多个第二导通孔一一相接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211101520.2A CN116156744A (zh) | 2018-12-24 | 2018-12-24 | 一种印刷电路板、通信设备 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211101520.2A CN116156744A (zh) | 2018-12-24 | 2018-12-24 | 一种印刷电路板、通信设备 |
CN201811584233.5A CN109618488A (zh) | 2018-12-24 | 2018-12-24 | 一种印刷电路板、通信设备 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811584233.5A Division CN109618488A (zh) | 2018-12-24 | 2018-12-24 | 一种印刷电路板、通信设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116156744A true CN116156744A (zh) | 2023-05-23 |
Family
ID=66011394
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811584233.5A Pending CN109618488A (zh) | 2018-12-24 | 2018-12-24 | 一种印刷电路板、通信设备 |
CN202211101520.2A Pending CN116156744A (zh) | 2018-12-24 | 2018-12-24 | 一种印刷电路板、通信设备 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811584233.5A Pending CN109618488A (zh) | 2018-12-24 | 2018-12-24 | 一种印刷电路板、通信设备 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN109618488A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112996220B (zh) * | 2019-12-17 | 2023-03-31 | 华为机器有限公司 | 印制电路板及印制电路板的制备方法 |
CN113224516A (zh) * | 2020-02-04 | 2021-08-06 | 大唐移动通信设备有限公司 | 一种有源天线阵 |
CN115334779A (zh) * | 2021-05-11 | 2022-11-11 | 中兴智能科技南京有限公司 | 多层线路板的制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195389A (ja) * | 2011-03-15 | 2012-10-11 | Fujitsu Ltd | 配線基板、配線基板ユニット、電子装置、及び配線基板の製造方法 |
CN103188886B (zh) * | 2011-12-31 | 2016-02-03 | 北大方正集团有限公司 | 一种印制电路板及其制作方法 |
CN103813652B (zh) * | 2012-11-08 | 2017-02-08 | 深南电路有限公司 | 一种盲孔的加工方法 |
CN107960019A (zh) * | 2017-11-21 | 2018-04-24 | 生益电子股份有限公司 | 一种实现零残桩的pcb制作方法及pcb |
CN108901146A (zh) * | 2018-08-10 | 2018-11-27 | 重庆方正高密电子有限公司 | 电路板及其选择性电镀工艺、制作工艺 |
-
2018
- 2018-12-24 CN CN201811584233.5A patent/CN109618488A/zh active Pending
- 2018-12-24 CN CN202211101520.2A patent/CN116156744A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN109618488A (zh) | 2019-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8400782B2 (en) | Wiring board and method for manufacturing the same | |
US8383948B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
US8580066B2 (en) | Method for manufacturing multilayer wiring substrate | |
US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR100499008B1 (ko) | 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법 | |
KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
US20050251997A1 (en) | Method for forming printed circuit board | |
CN116156744A (zh) | 一种印刷电路板、通信设备 | |
US20180324952A1 (en) | Printed circuit board and manufacturing method thereof | |
TWI488553B (zh) | 電路板及其製造方法 | |
KR100789531B1 (ko) | 리지드-플렉서블 인쇄회로기판의 제조방법 | |
US20070132087A1 (en) | Via hole having fine hole land and method for forming the same | |
KR101420520B1 (ko) | 인쇄회로기판 및 이의 제조방법 | |
JP2002076636A (ja) | 配線基板及び配線基板の製造方法 | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
CN115988730A (zh) | 部件承载件、以及部件承载件的制造方法和使用方法 | |
KR100498977B1 (ko) | E-bga 인쇄회로기판의 공동 내벽을 도금하는 방법 | |
CN114258194A (zh) | 一种电路板及其制造方法 | |
TW201929617A (zh) | 可撓式基板及其製法 | |
TWI849574B (zh) | 配線基板及配線基板之製造方法 | |
KR20070119916A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP3994952B2 (ja) | 半導体装置 | |
JP2023078818A (ja) | 配線基板 | |
CN118338525A (zh) | 布线基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |