JP2002076636A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法

Info

Publication number
JP2002076636A
JP2002076636A JP2000265138A JP2000265138A JP2002076636A JP 2002076636 A JP2002076636 A JP 2002076636A JP 2000265138 A JP2000265138 A JP 2000265138A JP 2000265138 A JP2000265138 A JP 2000265138A JP 2002076636 A JP2002076636 A JP 2002076636A
Authority
JP
Japan
Prior art keywords
conductor
hole
layer
insulating layer
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000265138A
Other languages
English (en)
Other versions
JP4219541B2 (ja
Inventor
Shinji Nakagaki
紳司 中垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000265138A priority Critical patent/JP4219541B2/ja
Publication of JP2002076636A publication Critical patent/JP2002076636A/ja
Application granted granted Critical
Publication of JP4219541B2 publication Critical patent/JP4219541B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 スルーホール基板に形成された蓋付スルーホ
ール導体と、スルーホール基板に積層された絶縁層の上
に形成された導体層との間の接続抵抗を低くすることが
できる配線基板及び配線基板の製造方法を提供するこ
と。 【解決手段】 配線基板1は、スルーホール導体17と
蓋状導体層21からなる蓋付スルーホール導体15が形
成されたスルーホール基板3を備える。このスルーホー
ル基板3上には、第2ビア導体33が形成された第2絶
縁層9が積層され、その上には、第3導体層35が形成
されている。そして、一部の蓋付スルーホール導体15
と第3導体層35とは、複数の第2ビア導体33を介し
て接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、蓋付のスルーホー
ル導体が形成されたスルーホール基板に絶縁層が積層さ
れた配線基板及び配線基板の製造方法に関し、特に、ス
ルーホール基板上の絶縁層に、蓋付スルーホール導体と
接続するビア導体が形成された配線基板及び配線基板の
製造方法に関する。
【0002】
【従来の技術】従来より、蓋付のスルーホール導体を有
するスルーホール基板に、この蓋付スルーホール導体と
直接接続するビア導体を有する絶縁層が積層された配線
基板が知られている。例えば、図8に部分拡大断面図を
示す配線基板101が挙げられる。この配線基板101
は、その中心に略板形状のコア基板(スルーホール基
板)103を備え、その両面には絶縁層107が形成さ
れ、さらにそれらの上には、ソルダーレジスト層109
が形成されている。
【0003】このうちコア基板103には、これを貫通
する貫通孔111が複数形成され、各貫通孔111には
蓋付スルーホール導体113が形成されている。即ち、
各貫通孔111の内周面には、略筒状のスルーホール導
体115がそれぞれ形成され、各スルーホール導体11
5の端部には、これと導通する蓋状導体層119がそれ
ぞれ形成されている。なお、各蓋付スルーホール導体1
13内には、略円柱状のプラグ材117がそれぞれ充填
されている。
【0004】コア基板103上、即ち、コア基板103
と絶縁層107との層間には、蓋付スルーホール導体1
13や後述するビア導体125と接続する第1導体層1
21が形成されている。絶縁層107には、これを貫通
するビア用貫通孔123が複数形成され、各ビア用貫通
孔123内には、蓋付スルーホール導体113または第
1導体層121と接続する略椀状のビア導体125がそ
れぞれ形成されている。絶縁層107上、即ち、絶縁層
107とソルダーレジスト層109との層間には、第2
導体層127が形成され、ビア導体125を介して、蓋
付スルーホール導体113または第1導体層121と接
続されている。そして、この第2導体層127のうち接
続パッド129は、ソルダーレジスト層109を貫通し
て形成された開口131内に露出している。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うな配線基板101では、蓋付スルーホール導体113
は、その径が大きく、電気抵抗が小さいのに対して、こ
れと接続するビア導体125は、その径が小さく、しか
も椀形状であるため、その電気抵抗が比較的大きい。こ
のため、蓋付スルーホール導体113と第2導体層12
7との接続抵抗が大きくなる。特に、ビア導体125を
介して接続する蓋付スルーホール導体113及び第2導
体層127が、+電位や−電位、あるいは接地電位を供
給する電源配線の一部を構成している場合には、ビア導
体125により接続抵抗が大きくなると、ICチップな
ど配線基板101に実装する電子部品等に効率よく電力
を供給することが困難となる。
【0006】本発明はかかる現状に鑑みてなされたもの
であって、スルーホール基板に形成された蓋付スルーホ
ール導体と、スルーホール基板に積層された絶縁層の上
に形成された導体層との間の接続抵抗を低くすることが
できる配線基板及び配線基板の製造方法を提供すること
を目的とする。
【0007】
【課題を解決するための手段、作用及び効果】その解決
手段は、複数の貫通孔、並びに、この複数の貫通孔にそ
れぞれ形成された複数の蓋付スルーホール導体であっ
て、上記貫通孔の内周面に形成された略筒状のスルーホ
ール導体、及び、このスルーホール導体の端部に形成さ
れ、このスルーホール導体と導通する蓋状導体層、を有
する複数の蓋付スルーホール導体、を備える略板形状の
スルーホール基板と、上記スルーホール基板上に形成さ
れた絶縁層と、上記絶縁層上に形成された導体層と、上
記絶縁層を貫通するビア用貫通孔内に形成され、上記蓋
状導体層と上記導体層とを接続するビア導体と、を備
え、少なくともいずれかの上記蓋付スルーホール導体
は、1つの蓋付スルーホール導体について複数の上記ビ
ア導体を介して上記導体層と接続している配線基板であ
る。
【0008】本発明によれば、スルーホール基板に形成
された蓋付スルーホール導体の少なくともいずれかは、
その上の絶縁層上に形成された導体層と、1つではな
く、複数のビア導体を介して接続されている。このよう
に複数のビア導体で接続されていれば、個々のビア導体
の抵抗値が比較的高くても、これが複数あることによ
り、蓋付スルーホール導体と導体層との接続抵抗を低く
することができる。
【0009】さらに、上記の配線基板であって、前記ビ
ア導体は、フィルドビアである配線基板とするのが好ま
しい。ビア用貫通孔の内周面に沿って形成され、中央が
凹んだ椀状のビア導体は、ビア導体の抵抗値が大きい傾
向にある。これに対し、ビア用貫通孔内に導体が充填さ
れたフィルドビアは、中央に凹みがないので、比較的そ
の抵抗値が小さい。従って、蓋付スルーホール導体と導
体層とを、複数のフィルドビアを介して接続すれば、こ
れらの接続抵抗をさらに低くすることができる。
【0010】さらに、上記のいずれかに記載の配線基板
であって、前記複数のビア導体を介して接続している前
記蓋付スルーホール導体及び前記導体層は、電源電位を
供給する電源配線の一部である配線基板とすると良い。
【0011】信号を伝える信号配線は電流があまり流れ
ないのに対し、+電位や−電位、あるいは接地電位を供
給する電源配線は、配線基板に搭載するICチップなど
を駆動するため、比較的多くの電流が流される。従っ
て、このような電源配線について、蓋付スルーホール導
体と導体層とを複数のビア導体で接続すれば、その一部
の接続抵抗を低下させることができ、ICチップなどの
電子部品に効率よく電力を送ることができる。
【0012】さらに、上記のいずれかに記載の配線基板
であって、前記ビア用貫通孔は、いずれも同径である配
線基板とすると良い。
【0013】本発明では、蓋付スルーホール導体と導体
層とを複数のビア導体で接続するものも、単数のビア導
体で接続するものも、ビア用貫通孔が同径である。ビア
用貫通孔が同径であると、ビア用貫通孔を形成する際、
絶縁層に同じ条件で形成できるので効率的に形成できて
都合がよい。特に、ビア用貫通孔をレーザ加工によって
形成する場合には、同一条件で次々に形成できるので都
合がよい。さらに、ビア導体をフィルドビアとする場合
には、ビア用貫通孔内をメッキで充填するに際して、ビ
ア用貫通孔の径が同じであると、各ビア導体をほぼ同じ
速度で精度よく充填することができる。
【0014】さらに、上記のいずれかに記載の配線基板
であって、前記絶縁層及び導体層の上方に形成された、
少なくとも1層の上部絶縁層と、上記上部絶縁層上、ま
たは、上記上部絶縁層上及び上部絶縁層の層間に形成さ
れた上部導体層と、上記上部絶縁層を貫通して、上記導
体層と上記上部導体層とを、または上記上部導体層同士
を接続する上部ビア導体と、を備え、上記上部導体層の
うち、前記複数のビア導体を介して前記蓋付スルーホー
ル導体に接続された上記導体層に接続する上記上部導体
層は、上記導体層と複数の上記上部ビア導体を介して接
続する、または、上記導体層と複数の上記上部ビア導体
を介して接続すると共に、上記上部導体層同士もそれぞ
れ複数の上記上部ビア導体を介して接続する配線基板と
すると良い。
【0015】本発明によれば、蓋付スルーホール導体と
その上の導体層とを複数のビア導体で接続するだけでな
く、この導体層とその上の上部導体層との間や上部導体
層同士についても、複数の上部ビア導体を介して接続し
ている。従って、スルーホール基板上の絶縁層上に、さ
らに上部絶縁層がある場合にも、導体層と上部導体層と
の接続抵抗を低くすることができ、ひいては、蓋付スル
ーホール導体から上部絶縁層上の上部導体層までの接続
抵抗を低くすることができる。
【0016】さらに、上記の配線基板であって、前記上
部ビア導体は、フィルドビアである配線基板とするのが
好ましい。上部ビア導体が、その中央が凹んだ椀状のビ
ア導体である場合は、上部ビア導体の抵抗値が大きいの
に対して、中央に凹みがないフィルドビアである場合
は、その抵抗値が比較的小さい。従って、導体層と上部
導体層を、あるいは、上部導体層同士を、複数のフィル
ドビアを介して接続すれば、これらの接続抵抗をさらに
低くすることができる。
【0017】また、他の解決手段は、配線基板の製造方
法であって、複数の貫通孔、並びに、この複数の貫通孔
にそれぞれ形成された複数の蓋付スルーホール導体であ
って、上記貫通孔の内周面に形成された略筒状のスルー
ホール導体、及び、このスルーホール導体の端部に形成
され、このスルーホール導体と導通する蓋状導体層、を
有する複数の蓋付スルーホール導体、を備える略板形状
のスルーホール基板上に、絶縁層を形成する絶縁層形成
工程と、レーザ加工により、上記絶縁層を貫通し、上記
蓋状導体層が底部に露出するビア用貫通孔を穿孔する穿
孔工程であって、いずれも同径の上記ビア用貫通孔を穿
孔し、しかも、少なくともいずれかの上記蓋状導体層に
ついて複数のビア用貫通孔を形成する穿孔工程と、メッ
キにより、上記ビア用貫通孔内に蓋状導体層と接続する
ビア導体を形成すると共に、上記絶縁層上に上記ビア導
体と接続する導体層を形成する導体形成工程と、を備え
る配線基板の製造方法である。
【0018】本発明の配線基板の製造方法では、穿孔工
程において、少なくともいずれかの蓋状導体層について
複数のビア用貫通孔を形成するので、導体形成工程を経
ると、少なくともいずれかの蓋付スルーホール導体とそ
の上の導体層とは、複数のビア導体で接続される。従っ
て、これらの間では、接続抵抗を小さくすることができ
る。また、穿孔工程では、レーザ加工により同径のビア
用貫通孔を形成するので、レーザ加工の加工条件をビア
用貫通孔毎に変更する必要が無く、効率よく同径のビア
用貫通孔を穿孔することができる。なお、メッキ工程お
いて、フィルドビアであるビア導体を形成する場合に
は、ビア用貫通孔がいずれも同径となっているので、各
ビア用貫通孔に同じ速度で精度よくメッキを充填するこ
とができて、さらに都合がよい。
【0019】
【発明の実施の形態】(実施形態1)以下、本発明の実
施の形態を、図面を参照しつつ説明する。本実施形態の
配線基板1について、図1に基板主面2側の部分拡大断
面図を示す。この配線基板1は、基板主面2と基板裏面
(図示しない)とを有する略矩形の略板形状をなし、そ
の中心にスルーホール基板3を備える。
【0020】スルーホール基板3は、ガラス繊維布にエ
ポキシ樹脂を含浸させた複合材からなるコア基板5の両
面に、エポキシ樹脂等からなる第1絶縁層7がそれぞれ
積層されたものである。スルーホール基板3の両面、即
ち第1絶縁層7上には、エポキシ樹脂等からなる第2絶
縁層9がそれぞれ形成されている。そして、第2絶縁層
9上には、エポキシ樹脂等からなるソルダーレジスト層
11がそれぞれ形成されている。
【0021】配線基板1のうちスルーホール基板3に
は、これを貫通する直径約300μmの貫通孔13が複
数形成され、各貫通孔13には、蓋付スルーホール導体
15がそれぞれ形成されている。この蓋付スルーホール
導体15は、貫通孔13の内周面に沿って略筒状に形成
された厚さ約20μmのスルーホール導体17と、この
スルーホール導体17の端部に形成され、このスルーホ
ール導体17と導通する直径約500μmの略円盤形状
の蓋状導体層21とからなり、内部には、エポキシ樹脂
等からなる略円柱形状のプラグ材19が充填されてい
る。
【0022】また、スルーホール基板3のうちコア基板
5と第1絶縁層7との層間には、所定パターンの配線や
パッドなどを有する第1導体層23が形成され、その一
部は、蓋付スルーホール導体15のうちスルーホール導
体17に接続している。また、第1絶縁層7には、これ
を貫通する直径約75μmの第1ビア用貫通孔25が複
数形成され、各第1ビア用貫通孔25内には、メッキに
より充填されたフィルドビアである第1ビア導体27が
形成されている。この第1ビア導体27は、それぞれ上
記の第1導体層23と接続している。
【0023】スルーホール基板3上、即ち、スルーホー
ル基板3と第2絶縁層9との層間には、所定パターンの
配線やパッドなどを有する第2導体層29が形成され、
第1ビア導体27等と接続している。第2絶縁層9に
は、これを貫通する直径約75μmの第2ビア用貫通孔
31が複数形成され、各第2ビア用貫通孔31内には、
メッキにより充填されたフィルドビアである第2ビア導
体33が形成されている。これらの第2ビア導体33
は、蓋付スルーホール導体15の蓋状導体層21あるい
は第2導体層29と接続している。このうち、電源電位
を供給する蓋付スルーホール導体15の蓋状導体層21
には、図1中に示すように、1つの蓋状導体層21に対
して、複数の第2ビア導体33がそれぞれ接続してい
る。
【0024】第2絶縁層9上、即ち、第2絶縁層9とソ
ルダーレジスト層11との層間には、所定パターンの配
線やパッドなどを有する第3導体層35が形成され、第
2ビア導体33と接続している。ソルダーレジスト層1
1には、これを貫通する開口37が複数形成され、各開
口37内には、第3導体層35のうち接続パッド39が
露出している。
【0025】このような配線基板1は、一部の蓋付スル
ーホール導体15が、その上の第3導体層35と複数の
第2ビア導体33を介して接続している。従って、これ
らの蓋付スルーホール導体15と第3導体層35との接
続は、従来の単数のビア導体で接続していた場合に比べ
て、その接続抵抗を低くすることができる。特に、本実
施形態では、第2ビア導体33をいずれもフィルドビア
としたので、椀状のビア導体に比して、その抵抗値が低
く、従って、蓋付スルーホール導体15と第3導体層3
5との接続抵抗を低くすることができる。
【0026】また、本実施形態では、+電位や−電位、
あるいは接地電位を供給する電源配線の一部である蓋付
スルーホール導体15が、複数の第2ビア導体33と接
続している。電源配線は、信号配線に比して比較的多く
の電流が流れるので、このように複数の第2ビア導体3
3を介して接続することにより、その接続抵抗を低下さ
せることができ、外部へ効率よく電力を送ることができ
る。
【0027】また、本実施形態では、同一の絶縁層(第
2絶縁層9)に形成されたいずれの第2ビア用貫通孔3
1も同径である。このため、第2ビア用貫通孔31を形
成するときに、レーザ加工等によって第2絶縁層9に同
じ条件で形成することができる。従って、第2ビア用貫
通孔31を効率的に形成することができて都合がよい。
なお、異なる絶縁層では、ビア用貫通孔を同時にあるい
は連続して形成しないので、ビア用貫通孔の径を同じに
する必要はない。さらに、第2ビア導体33が、フィル
ドビアであるので、第2ビア用貫通孔31がそれぞれ同
径であることにより、メッキにより、同時に精度よく、
ほぼ同形状のフィルドビアを容易に形成することができ
る。
【0028】次に、上記配線基板1の製造方法につい
て、図2〜図6を参照しつつ説明する。まず、図2に示
すように、コア基板5の両面に銅箔51が張られた略板
形状の両面銅張コア基板53を用意する。次に、第1導
体層形成工程において、銅箔51上に所定パターンのエ
ッチングレジスト層を形成し、このレジスト層から露出
する銅箔51をエッチング除去することにより、第1導
体層23を形成する(図3参照)。
【0029】次に、第1絶縁層形成工程において、コア
基板5上及び第1導体層23上に、第1絶縁層7を形成
する(図3参照)。その後、第1レーザ穿孔工程におい
て、第1絶縁層7の所定の位置をレーザにより穿孔し
て、第1絶縁層7を貫通し、底面に第1導体層23が露
出する第1ビア用貫通孔25を形成する(図3参照)。
その際、第1ビア用貫通孔25は、いずれも同径である
ので、第1ビア用貫通孔25毎にレーザの条件を変更す
る必要がなく、効率よく穿孔することができる。次に、
ドリル穿孔工程において、図3に示すように、ドリルに
より、コア基板5及び第1絶縁層7等(スルーホール基
板3)を貫通する貫通孔13を所定の位置に形成する。
【0030】次に、第1メッキ工程において、スルーホ
ール基板3の両面、即ち、第1絶縁層7上にメッキ層を
形成すると共に、貫通孔13の内周面に略筒状のスルー
ホール導体17を形成し、また、第1ビア用貫通孔25
内をメッキで充填して、フィルドビアである第1ビア導
体27を形成する(図4参照)。具体的には、まず、無
電解メッキを施し、スルーホール基板3の両面、貫通孔
13の内周面、並びに第1ビア用貫通孔25の内周面
に、無電解メッキ層を形成する。その後、ブライトナー
(光沢剤)を希釈したプレディップ槽で前処理した後、
電解メッキを施し、無電解メッキ層上に電解メッキ層を
形成することにより、メッキ層、スルーホール導体17
及び第1ビア導体27を形成する。この際、第1ビア用
貫通孔25は、いずれも同径となっているので、フィル
ドビア(第1ビア導体27)を、同じ速度で精度よく充
填することができる。
【0031】次に、プラグ材形成工程において、スルー
ホール導体17内に、エポキシ樹脂に無機フィラー、金
属フィラー、硬化剤等を混ぜた樹脂ペーストを印刷充填
し、これを加熱して半硬化させる。その後、スルーホー
ル基板3の両面から膨出した余分な樹脂を研磨除去し、
さらに、半硬化の樹脂を加熱硬化させて、プラグ材19
を形成する(図4参照)。
【0032】次に、第2メッキ工程において、スルーホ
ール基板3の両面上、即ち、上記メッキ層及びプラグ材
19の端面等の上に、さらにメッキ層を形成する。次
に、第2導体層形成工程において、上記メッキ層上に所
定パターンのエッチングレジスト層を形成し、このレジ
スト層から露出するメッキ層をエッチング除去する。こ
れにより、図4に示すように、第1絶縁層7上に所定パ
ターンの第2導体層29が形成され、また、プラグ材1
9の端面及びスルーホール導体17の端部上に、略円盤
状の蓋状導体層21が形成される。
【0033】次に、第2絶縁層形成工程において、第1
絶縁層形成工程と同様にして、スルーホール基板3上、
即ち、第1絶縁層7、第2導体層29及び蓋状導体層2
1上に、第2絶縁層9を形成する(図5参照)。その
後、第2レーザ穿孔工程において、図5に示すように、
第2絶縁層9の所定の位置をレーザにより穿孔して、第
2絶縁層9を貫通し、底面に蓋状導体層21または第2
導体層29が露出する第2ビア用貫通孔31を形成す
る。このとき、電源電位を供給する配線の一部をなす蓋
状導体層21については、複数の第2ビア用貫通孔31
を形成する。穿孔の際、第2ビア用貫通孔31も、いず
れも同径であるので、第2ビア用貫通孔31毎にレーザ
の条件を変更する必要がなく、効率よく穿孔することが
できる。
【0034】次に、導体形成工程において、まず、第1
メッキ工程と同様にして、第2絶縁層9上にメッキ層を
形成すると共に、第2ビア用貫通孔31内をメッキで充
填して、フィルドビアである第2ビア導体33を形成す
る(図6参照)。その際、第2ビア用貫通孔31も、い
ずれも同径となっているので、第2ビア導体33の充填
速度のバラツキをなくし、ほぼ均一に充填することがで
きる。その後、上記のメッキ層上に所定パターンのエッ
チングレジスト層を形成し、このレジスト層から露出す
るメッキ層をエッチング除去することにより、図6に示
すように、第3導体層35を形成する。この工程によ
り、一部の蓋付スルーホール導体15と第3導体層35
とが複数の第2ビア導体33で接続される。従って、こ
れらの間の接続抵抗を小さくすることができる。
【0035】次に、ソルダーレジスト層形成工程におい
て、第2絶縁層9及び第3導体層35上に、接続パッド
39が内部に露出する開口37を有するソルダーレジス
ト層11を形成する。具体的には、第2絶縁層9及び第
3導体層35上に、半硬化のソルダーレジスト層を形成
し、開口37に対応した所定パターンのマスクを用いて
露光し、現像する。その後、さらに加熱処理し硬化させ
て、開口37を有するソルダーレジスト層11を形成す
る。このようにして、配線基板1が完成する。なお、こ
の配線基板1の接続パッド39にハンダなどでピンを立
設したり、あるいはハンダバンプを形成してもよい。
【0036】(実施形態2)次いで、第2の実施形態の
配線基板201及び配線基板201の製造方法につい
て、図を参照しつつ説明する。本実施形態の配線基板2
01は、図7に示すように、スルーホール基板203上
に形成された第2絶縁層209上に、さらに2層の上部
絶縁層241,249を積層してからソルダーレジスト
層211を形成している点が、上記実施形態1の配線基
板1と異なる。
【0037】さらに詳細に説明すると、この配線基板2
01は、上記実施形態1の配線基板1と同様に、コア基
板205に第1絶縁層207が積層されたスルーホール
基板203を備える。スルーホール基板203には、貫
通孔213が複数形成されている。各貫通孔213に
は、スルーホール導体217及び蓋状導体層221から
なる蓋付スルーホール導体215が形成され、その内部
には、プラグ材219が充填されている。また、スルー
ホール基板203は、第1導体層223と、第1ビア用
貫通孔225に形成された第1ビア導体227と、第2
導体層229とを備える。そして、スルーホール基板2
03上には、第2ビア用貫通孔231に第2ビア導体2
33が形成された第2絶縁層209が積層され、その上
には、第3導体層235が形成されている。なお、電源
電位を供給する配線の一部を構成する蓋付スルーホール
導体215と第3導体層235とは、複数の第2ビア導
体233を介して接続している。
【0038】さらに、本実施形態では、第2絶縁層20
9及び第3導体層235上に、エポキシ樹脂等からなる
第3絶縁層(上部絶縁層)241が形成されている。こ
の第3絶縁層241には、直径約75μmの第3ビア用
貫通孔243が形成され、各第3ビア用貫通孔243に
は、第3導体層235と接続するフィルドビアである第
3ビア導体(上部ビア導体)245がそれぞれ形成され
ている。このうち、蓋付スルーホール導体215と複数
の第2ビア導体233を介して接続した第3導体層23
5(図中中央)には、複数の第3ビア導体245が接続
している。また、第3絶縁層241上には、所定パター
ンの配線やパッドなどからなり、第3ビア導体245と
接続する第4導体層(上部導体層)247が形成されて
いる。
【0039】またさらに、第3絶縁層241及び第4導
体層247上には、エポキシ樹脂等からなる第4絶縁層
(上部絶縁層)249が形成されている。この第4絶縁
層249には、直径約75μmの第4ビア用貫通孔25
1が形成され、各第4ビア用貫通孔251には、第4導
体層247と接続するフィルドビアである第4ビア導体
(上部ビア導体)253が形成されている。このうち、
蓋付スルーホール導体215と、複数の第2ビア導体2
33、第3導体層235及び複数の第3ビア導体245
を介して接続した第4導体層247(図中中央)には、
複数の第4ビア導体253が接続している。
【0040】また、第4絶縁層249上には、所定パタ
ーンの配線やパッドなどからなり、第4ビア導体253
と接続する第5導体層(上部導体層)255が形成され
ている。第4絶縁層249及び第5導体層255上に
は、上記実施形態1と同様に、第5導体層255の接続
パッド239が内部に露出する開口237を有するソル
ダーレジスト層211が形成されている。
【0041】このような配線基板201も、一部の蓋付
スルーホール導体215とその上の第3導体層235と
が、複数の第2ビア導体233で接続されているので、
この蓋付スルーホール導体215と第3導体層235と
の接続抵抗を低くすることができる。さらに、本実施形
態では、さらに複数の上部絶縁層(第3絶縁層241及
び第4絶縁層249)が形成されているが、第3絶縁層
241上に形成された第4導体層247と、複数の第2
ビア導体233を介して蓋付スルーホール導体215と
接続する第3導体層235とは、複数の第3ビア導体2
45を介して接続されている。また、その第4導体層2
47と、その上の第5導体層255も、同様に、複数の
第4ビア導体253で接続されている。
【0042】従って、第3導体層235と第4導体層2
47との接続抵抗も、第4導体層247と第5導体層2
55との接続抵抗も、低くすることができるので、結
局、蓋付スルーホール導体215から第5導体層255
までの接続抵抗を低くすることができる。特に、第2ビ
ア導体233だけでなく、第3ビア導体245及び第4
ビア導体253もフィルドビアであるので、その抵抗値
が低く、従って、接続抵抗を低くすることができる。
【0043】また、電源配線の一部である蓋付スルーホ
ール導体215と第3導体層235とが、複数の第2ビ
ア導体233で接続されているだけでなく、この第3導
体層235と第4導体層247も複数の第3ビア導体2
45で接続され、さらに、この第4導体層247と第5
導体層255も複数の第4ビア導体253で接続されて
いる。従って、これらの接続抵抗を低くすることがで
き、これらを通して効率よく外部へ電力を供給すること
ができる。
【0044】また、各第2ビア用貫通孔231だけでな
く、各第3ビア用貫通孔243も同径であり、また、各
第4ビア用貫通孔251も同径である。このため、第3
ビア用貫通孔243を形成するとき、あるいは第4ビア
用貫通孔251を形成するときも、第2ビア用貫通孔2
31を形成する場合と同様に、レーザ加工等の条件を同
じにして、効率的に形成することができる。
【0045】次いで、上記配線基板201の製造方法に
ついて説明する。まず、上記実施形態1と同様に、両面
銅張コア基板を用意し、第1導体層形成工程、第1絶縁
層形成工程、第1レーザ穿孔工程、ドリル穿孔工程、第
1メッキ工程、プラグ材形成工程、第2メッキ工程、第
2導体層形成工程、第2絶縁層形成工程、第2レーザ穿
孔工程、及び導体形成工程を順次行い、第3導体層23
5まで形成する。
【0046】次に、第3絶縁層形成工程において、第2
絶縁層形成工程と同様にして、第2絶縁層209及び第
3導体層235上に、第3絶縁層241を形成する。そ
の後、第3レーザ穿孔工程において、第2レーザ穿孔工
程と同様にして、第3ビア用貫通孔243を形成する。
次に、第2の導体形成工程において、前述した導体形成
工程と同様にして、第3絶縁層241上にメッキ層を形
成すると共に、第3ビア用貫通孔243内をメッキで充
填して、第3ビア導体245を形成する。さらに、メッ
キ層を所定のパターンにエッチングして、第4導体層2
47を形成する。
【0047】次に、第4絶縁層形成工程において、第2
絶縁層形成工程と同様にして、第3絶縁層241及び第
4導体層247上に、第4絶縁層249を形成する。そ
の後、第4レーザ穿孔工程において、第2レーザ穿孔工
程と同様にして、第4ビア用貫通孔251を形成する。
次に、第3の導体形成工程において、前述した導体形成
工程と同様にして、第4絶縁層249上にメッキ層を形
成すると共に、第4ビア用貫通孔251内をメッキで充
填して、第4ビア導体253を形成する。さらに、メッ
キ層を所定のパターンにエッチングして、第5導体層2
55を形成する。その後、ソルダーレジスト層形成工程
において、上記実施形態1と同様にして、開口237を
有するソルダーレジスト層211を形成すれば、配線基
板201が完成する。
【0048】本実施形態の第3レーザ穿孔工程及び第4
レーザ穿孔工程も、第1ビア用貫通孔225及び第2ビ
ア用貫通孔231と同様に、いずれもそれぞれ同径の第
3ビア用貫通孔243及び第4ビア用貫通孔251を形
成するので、貫通孔毎にレーザの条件を変更することな
く、効率よく穿孔することができる。また、第2の導体
形成工程及び第3の導体形成工程では、第3ビア用貫通
孔243及び第4ビア用貫通孔251もそれぞれ同径と
なっているので、第1ビア導体227及び第2ビア導体
233と同様に、それぞれ、ほぼ同じ速度で精度よくフ
ィルドビア(第3ビア導体245及び第4ビア導体25
3)を形成することができる。
【0049】また、本実施形態では、第3レーザ穿孔工
程において、蓋状導体層221と第2ビア導体233を
介して接続する第3導体層235について、複数の第3
ビア用貫通孔243を形成し、同様に、この第3導体層
235に接続する第4導体層247について、複数の第
4ビア用貫通孔251を形成している。このため、第2
の導体形成工程及び第3の導体形成工程を経ると、この
第3導体層235と第4導体層247は、複数の第3ビ
ア導体245で接続され、また、この第4導体層247
と第5導体層255は、複数の第4ビア導体253で接
続される。従って、これらの間の接続抵抗も、蓋状導体
層221と第3導体層235の接続と同様に低くするこ
とができる。
【0050】以上において、本発明を実施形態に即して
説明したが、本発明は上記各実施形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で、適宜変更して
適用できることはいうまでもない。例えば、上記実施形
態1,2では、電源電位を供給する配線の一部をなす蓋
付スルーホール導体15,215に複数の第2ビア導体
33,233を設けているが、信号配線の一部をなす蓋
付スルーホール導体15,215を含めすべての蓋付ス
ルーホール導体15,215に複数の第2ビア導体3
3,233を設けることもできる。
【0051】また、1つの蓋付スルーホール導体15,
215に設ける第2ビア導体33,233の個数や配置
は、蓋状導体層21,221の大きさと第2ビア導体3
3,233の大きさ、第2ビア導体33等付近の第3導
体層35,235の配線の引き回しなどを考慮して、適
宜変更することができる。また同様に、実施形態2にお
いて、第3導体層235と第4導体層247を接続する
第3ビア導体245の個数や配置、第4導体層247と
第5導体層255とを接続する第4ビア導体253の個
数や配置についても、適宜変更することができる。
【0052】また、上記実施形態1,2では、コア基板
5,205に第1絶縁層7,207を形成した多層基板
(積層基板)をスルーホール基板3,203として、こ
れに蓋付スルーホール導体15,215を形成したが、
コア基板のみ、即ち、単一層の基板をスルーホール基板
としてこれに蓋付スルーホール導体を形成したり、ある
いは、コア基板に複数層の絶縁層を形成したものをスル
ーホール基板として、これに蓋付スルーホール導体を形
成することもできる。
【図面の簡単な説明】
【図1】実施形態1に係る配線基板の部分拡大断面図で
ある。
【図2】実施形態1に係る配線基板の製造方法に関し、
両面銅張コア基板を示す説明図である。
【図3】実施形態1に係る配線基板の製造方法に関し、
第1導体層、第1絶縁層、第1ビア用貫通孔及び貫通孔
を形成した状態を示す説明図である。
【図4】実施形態1に係る配線基板の製造方法に関し、
蓋付スルーホール導体、第1ビア導体及び第2導体層を
形成した状態を示す説明図である。
【図5】実施形態1に係る配線基板の製造方法に関し、
第2絶縁層及び第2ビア用貫通孔を形成した状態を示す
説明図である。
【図6】実施形態1に係る配線基板の製造方法に関し、
第2ビア導体及び第3導体層を形成した状態を示す説明
図である。
【図7】実施形態2に係る配線基板の部分拡大断面図で
ある。
【図8】従来技術に係る配線基板の部分拡大断面図であ
る。
【符号の説明】
1,201 配線基板 3,203 スルーホール基板 9,209 第2絶縁層 13,213 貫通孔 15,215 蓋付スルーホール導体 17,217 スルーホール導体 19,219 プラグ材 21,221 蓋状導体層 31,231 第2ビア用貫通孔 33,233 第2ビア導体 35,235 第3導体層 241 第3絶縁層(上部絶縁層) 243 第3ビア用貫通孔 245 第3ビア導体(上部ビア導体) 247 第4導体層(上部導体層) 249 第4絶縁層(上部絶縁層) 251 第4ビア用貫通孔 253 第4ビア導体(上部ビア導体) 255 第5導体層(上部導体層)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】複数の貫通孔、並びに、この複数の貫通孔
    にそれぞれ形成された複数の蓋付スルーホール導体であ
    って、上記貫通孔の内周面に形成された略筒状のスルー
    ホール導体、及び、このスルーホール導体の端部に形成
    され、このスルーホール導体と導通する蓋状導体層、を
    有する複数の蓋付スルーホール導体、を備える略板形状
    のスルーホール基板と、 上記スルーホール基板上に形成された絶縁層と、 上記絶縁層上に形成された導体層と、 上記絶縁層を貫通するビア用貫通孔内に形成され、上記
    蓋状導体層と上記導体層とを接続するビア導体と、を備
    え、 少なくともいずれかの上記蓋付スルーホール導体は、1
    つの蓋付スルーホール導体について複数の上記ビア導体
    を介して上記導体層と接続している配線基板。
  2. 【請求項2】請求項1に記載の配線基板であって、 前記複数のビア導体を介して接続している前記蓋付スル
    ーホール導体及び前記導体層は、電源電位を供給する電
    源配線の一部である配線基板。
  3. 【請求項3】請求項1または請求項2に記載の配線基板
    であって、 前記ビア用貫通孔は、いずれも同径である配線基板。
  4. 【請求項4】請求項1〜請求項3のいずれかに記載の配
    線基板であって、 前記絶縁層及び導体層の上方に形成された、少なくとも
    1層の上部絶縁層と、 上記上部絶縁層上、または、上記上部絶縁層上及び上部
    絶縁層の層間に形成された上部導体層と、 上記上部絶縁層を貫通して、上記導体層と上記上部導体
    層とを、または上記上部導体層同士を接続する上部ビア
    導体と、を備え、 上記上部導体層のうち、前記複数のビア導体を介して前
    記蓋付スルーホール導体に接続された上記導体層に接続
    する上記上部導体層は、上記導体層と複数の上記上部ビ
    ア導体を介して接続する、または、上記導体層と複数の
    上記上部ビア導体を介して接続すると共に、上記上部導
    体層同士もそれぞれ複数の上記上部ビア導体を介して接
    続する配線基板。
  5. 【請求項5】配線基板の製造方法であって、 複数の貫通孔、並びに、この複数の貫通孔にそれぞれ形
    成された複数の蓋付スルーホール導体であって、上記貫
    通孔の内周面に形成された略筒状のスルーホール導体、
    及び、このスルーホール導体の端部に形成され、このス
    ルーホール導体と導通する蓋状導体層、を有する複数の
    蓋付スルーホール導体、を備える略板形状のスルーホー
    ル基板上に、絶縁層を形成する絶縁層形成工程と、 レーザ加工により、上記絶縁層を貫通し、上記蓋状導体
    層が底部に露出するビア用貫通孔を穿孔する穿孔工程で
    あって、いずれも同径の上記ビア用貫通孔を穿孔し、し
    かも、少なくともいずれかの上記蓋状導体層について複
    数のビア用貫通孔を形成する穿孔工程と、 メッキにより、上記ビア用貫通孔内に蓋状導体層と接続
    するビア導体を形成すると共に、上記絶縁層上に上記ビ
    ア導体と接続する導体層を形成する導体形成工程と、を
    備える配線基板の製造方法。
JP2000265138A 2000-09-01 2000-09-01 配線基板及び配線基板の製造方法 Expired - Lifetime JP4219541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000265138A JP4219541B2 (ja) 2000-09-01 2000-09-01 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265138A JP4219541B2 (ja) 2000-09-01 2000-09-01 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002076636A true JP2002076636A (ja) 2002-03-15
JP4219541B2 JP4219541B2 (ja) 2009-02-04

Family

ID=18752448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265138A Expired - Lifetime JP4219541B2 (ja) 2000-09-01 2000-09-01 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4219541B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351963A (ja) * 2005-06-17 2006-12-28 Nec Corp 配線基板及びその製造方法
KR101015638B1 (ko) * 2008-09-05 2011-02-22 트리포드 테크놀로지 코포레이션 회로기판의 캡핑 제작방법
JP2013197548A (ja) * 2012-03-22 2013-09-30 Ibiden Co Ltd 配線板及びその製造方法
KR101420537B1 (ko) 2012-12-14 2014-07-16 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판의 제조방법
KR20150047436A (ko) * 2013-10-24 2015-05-04 트리퀸트 세미컨덕터 인코퍼레이티드 개선된 접지 방식
JP2015095615A (ja) * 2013-11-14 2015-05-18 イビデン株式会社 プリント配線板
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351963A (ja) * 2005-06-17 2006-12-28 Nec Corp 配線基板及びその製造方法
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
KR101015638B1 (ko) * 2008-09-05 2011-02-22 트리포드 테크놀로지 코포레이션 회로기판의 캡핑 제작방법
JP2013197548A (ja) * 2012-03-22 2013-09-30 Ibiden Co Ltd 配線板及びその製造方法
KR101420537B1 (ko) 2012-12-14 2014-07-16 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판의 제조방법
US9386702B2 (en) 2012-12-14 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
KR20150047436A (ko) * 2013-10-24 2015-05-04 트리퀸트 세미컨덕터 인코퍼레이티드 개선된 접지 방식
KR102337433B1 (ko) * 2013-10-24 2021-12-08 트리퀸트 세미컨덕터 인코퍼레이티드 개선된 접지 방식
JP2015095615A (ja) * 2013-11-14 2015-05-18 イビデン株式会社 プリント配線板
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置

Also Published As

Publication number Publication date
JP4219541B2 (ja) 2009-02-04

Similar Documents

Publication Publication Date Title
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2003174265A (ja) 多層配線回路基板
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2001053188A (ja) 多層配線基板の製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP4219541B2 (ja) 配線基板及び配線基板の製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2015060981A (ja) プリント配線板
JP2011216519A (ja) 配線基板の製造方法
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP2013229421A (ja) 配線基板
JP5565951B2 (ja) 配線基板およびその製造方法
JP2020150094A (ja) プリント配線板およびその製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2004031738A (ja) 配線基板およびその製造方法
JP3994952B2 (ja) 半導体装置
JP2020150096A (ja) プリント配線板の製造方法
JPH0797704B2 (ja) 多層印刷配線板の製造方法
JP2014067946A (ja) プリント配線板の製造方法及びプリント配線板
TWI226808B (en) Circuit board structure and method fabricating the same
KR20030078449A (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR20070076950A (ko) 다층 인쇄회로기판 및 그 제조방법
JPH06216539A (ja) プリント配線板及び半導体装置
JPH05315762A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061019

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4219541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term