JP2013229421A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2013229421A
JP2013229421A JP2012099520A JP2012099520A JP2013229421A JP 2013229421 A JP2013229421 A JP 2013229421A JP 2012099520 A JP2012099520 A JP 2012099520A JP 2012099520 A JP2012099520 A JP 2012099520A JP 2013229421 A JP2013229421 A JP 2013229421A
Authority
JP
Japan
Prior art keywords
hole
conductor
wiring
diameter
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012099520A
Other languages
English (en)
Inventor
Kazunori Hayashi
和徳 林
Tomoharu Tsuchida
知治 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2012099520A priority Critical patent/JP2013229421A/ja
Publication of JP2013229421A publication Critical patent/JP2013229421A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】
半導体素子Sが安定的に作動するとともに、高密度配線化が可能な配線基板を提供することを課題とする。
【解決手段】
上面から下面に貫通するスルーホール2を有する絶縁基板1と、スルーホール2を上面から下面にかけて充填するめっき導体から成るスルーホール導体4とを具備する配線基板10であって、スルーホール2は、上面にて最大径を有するとともに上面から絶縁基板1の厚み方向の中央部に向かって縮径するテーパー形状であり、かつ中央部で最小径を有するとともに中央部から下面までが最大径よりも小さい径であることを特徴とする。
【選択図】図1

Description

本発明は、高密度配線を有する配線基板に関するものである。
近年、携帯型のゲーム機や通信機器等に代表される電子機器の高機能化が進む中、それらに使用される半導体素子を搭載する配線基板にも高密度配線化が要求されている。
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板は、図2(a)に示すように、上面中央部に半導体素子Sを搭載するための搭載部を有しており、上面から下面にかけて複数のスルーホール12が形成された絶縁基板11と、絶縁基板11の上下面に形成された複数の配線導体13と、スルーホール12内に充填されており、絶縁基板11上下面の配線導体13同士を電気的に接続するスルーホール導体14と、絶縁基板11の上下面に被着されており、配線導体13の一部を露出させる開口部15a,15bを有するとともに、残余の配線導体13を被覆するソルダーレジスト層15とを具備している。
上面側における開口部15aから露出された配線導体13の一部は、半導体素子Sの電極Tに接続するための半導体素子接続パッド16として機能する。また、下面側の開口部15bから露出する配線導体13の一部は、外部の電気回路基板に接続するための外部接続パッド17として機能する。そして、半導体素子Sの電極Tを半導体素子接続パッド16に半田を介して接続するとともに、外部接続パッド17を外部の電気回路基板の配線導体に半田を介して接続することにより半導体素子Sが外部の電気回路基板に配線導体13およびスルーホール導体14を介して電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体13およびスルーホール導体14を介して信号を伝送することにより半導体素子Sが作動する。
このような配線基板20における絶縁基板11は、厚みが40〜300μm程度の絶縁板にドリル加工により直径が50〜100μm程度のスルーホール12を複数穿孔することにより形成される。また、配線導体13およびスルーホール導体14は、スルーホール12内壁および絶縁基板11の上下面に0.1〜1μm程度の薄い無電解めっき層を被着させた後、この無電解めっき層上に電解めっき法によりスルーホール12内が充填されるまでめっき導体を析出させた後、絶縁基板11上下面のめっき導体を所定のパターンにエッチングする方法が用いられる。
しかし、このような配線基板20においては、スルーホール12がドリル加工により形成されているため、絶縁基板11の上面から下面にかけて同じ径で形成されている。このようなスルーホール12の形状では、電解めっき液が供給されやすいスルーホール12の開口部付近が、電解めっき液が供給されにくい中央部に比べて、めっき導体の析出速度が早い。そのため、開口部付近が先に充填されて中央部への電解めっき液の供給を遮断してしまい、中央部に電解めっき液が残留する空洞部18が生じてしまう。その結果、残留する電解めっき液によりスルーホール導体14に腐食が生じてしまう場合がある。
そこで、このような不具合を回避するために、例えば図2(b)に示すように、絶縁基板11の上面側から下面側に向けて直径が小さくなっていくテーパー形状のスルーホール12を形成する場合がある。このような形状によると、スルーホール12における直径の小さい下面側がまずめっき導体により充填され、その後、下面側から上面側に向かってめっき導体が順次充填されていく。したがって、空洞部を発生することなくスルーホール導体14を充填することが出来る。このような形状のスルーホール12を形成するには、レーザ加工が用いられる。レーザ加工においては、絶縁基板11の上面側からレーザを照射してスルーホール12を穿孔する。このとき、スルーホール12は、絶縁基板11の上面側から下面側に向けて徐々に穿孔されていく。そのため、絶縁基板11の上面側では、長時間レーザのエネルギーを受けて孔径が大きくなり、下面側では、その逆に短時間しかレーザのエネルギーを受けないので孔径が小さくなる。その結果、絶縁基板11の上面側から下面側に向けて直径が小さくなっていくテーパー形状のスルーホール12が形成される。しかしながら、下面側の開口部の直径が所定の大きさになるまで照射を続けると、レーザの入射側である上面側の開口部の直径が大きくなってしまい、そのため上面側における高密度配線化が困難となる。
このため、例えば図2(c)に示すように、絶縁基板11の上面側と下面側とから中央部に向けてレーザを照射することにより、絶縁基板11の上下両側の開口部の直径が略同一であるとともに、上下両側から中央部に向けて直径が小さくなっていく鼓形状のスルーホール12を形成する場合がある。このような形状によると、直径の小さい中央部がまずめっき導体により充填され、その後、中央部から上面側と下面側とに向かって順次充填されていくため、空洞部の発生を抑制できる。しかしながら、上下両側からレーザ加工を行なう際に、上面側および下面側からの入射位置がずれた状態で穿孔されてしまいやすく、そのためスルーホール12における上面側から穿孔された孔と下面側から穿孔された孔との接続部がずれて狭くなってしまうことがある。このように上面側からの孔と下面側からの孔との接続部がずれて狭いものとなると、その接続部に熱応力等が印加された場合に接続部が断線してしまいやすい。
特許第4256603号公報
本発明は、接続信頼性に優れる小径のスルーホール導体を有するすることで、半導体素子が安定的に作動するとともに、高密度配線化が可能な配線基板を提供することを課題とするものである。
本発明の配線基板は、上面から下面に貫通するスルーホールを有する絶縁基板と、スルーホールを上面から下面にかけて充填するめっき導体から成るスルーホール導体とを具備する配線基板であって、スルーホールは、上面にて最大径を有するとともに上面から絶縁基板の厚み方向の中央部に向かって縮径するテーパー形状であり、かつ中央部で最小径を有するとともに中央部から下面までが最大径よりも小さい径であることを特徴とする。
本発明の配線基板によれば、めっき導体の析出速度が遅いスルーホール中央部の直径を、上面および下面の直径よりも小さくすることで、中央部がめっき導体により充填されてから上面および下面方向にむけて充填されることから、スルーホール導体に空洞部が発生することを抑制できる。さらに、絶縁基板の上面方向のみからスルーホールを穿孔するため、上下両面方向から穿孔する場合のような上下の穿孔位置ずれによるスルーホールの断線等が生じることがない。これらにより、絶縁基板に形成されたスルーホール内を、めっき導体により良好に充填することができるため、半導体素子に安定的に信号を伝送することが可能となり半導体素子が安定的に作動するとともに、高密度配線化が可能な配線基板を提供することができる。
図1(a)および(b)は、本発明の配線基板の実施例を示す概略断面図および要部拡大図である。 図2(a)および(b)および(c)は、従来の配線基板の実施例を示す概略断面図である。
まず、本発明の配線基板の例を図1(a)および(b)を基に説明する。図1(a)に示すように本例の配線基板10は、主として絶縁基板1と、配線導体3とソルダーレジスト層5とを具備している。
配線基板10は、上面中央部に半導体素子Sを搭載するための搭載部を有しており、上面から下面にかけて複数のスルーホール2が形成された絶縁基板1と、絶縁基板1の上下面に形成された複数の配線導体3と、スルーホール2内に充填されており、絶縁基板1上下面の配線導体3同士を電気的に接続するスルーホール導体4と、絶縁基板1の上下面に被着されており、配線導体3の一部を露出させる開口部5a,5bを有するとともに、残余の配線導体3を被覆するソルダーレジスト層5とを具備している。
開口部5aから露出された配線導体3の一部は、半導体素子接続パッド6として機能する。また、絶縁基板1の下面に露出する配線導体3は、外部の電気回路基板に接続するための外部接続パッド7として機能する。そして、半導体素子Sの電極Tを半導体素子接続パッド6に半田を介して接続するとともに、外部接続パッド7を外部の電気回路基板の配線導体に半田を介して接続することにより半導体素子Sが外部の電気回路基板にスルーホール導体4を介して電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体3に信号を伝送することにより半導体素子Sが作動する。
絶縁基板1は、ガラス繊維にエポキシ樹脂等の電気絶縁材料を含浸させて成る樹脂基板からなる。樹脂基板の厚みは40〜300μm程度である。絶縁基板1は、この例では単層構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を多層に積層した多層構造であってもよい。
絶縁基板1には、上面から下面に貫通する複数のスルーホール2が形成されている。このスルーホール2の内部にはめっき導体から成るスルーホール導体4が充填されている。これらのスルーホール2は、図1(b)に示すように、上面の直径D1および中央部の直径D2および下面の直径D3が、D1>D3>D2という大小関係になるように形成されている。なお、このようなスルーホール2を形成する場合には、ガラス繊維にエポキシ樹脂等の電気絶縁材料を含浸させて成る樹脂基板の上下面に、銅箔が積層された両面銅張り板を準備して上面側の銅箔を除去した後、両面銅張り板の上方からスルーホール2を形成する所定の位置に、レーザを例えば10回程度照射してスルーホール2を穿孔していく。このとき、最初の数回の照射においては下面の銅箔を貫通しないようにレーザの出力を調整しておく。このように調整することで、最初の数回のレーザ光が下面の銅箔により反射され易くなる。このため、両面銅張り板の下面付近がより多く穿孔されるため、上述の大小関係を有するスルーホール2を形成することができる。そして、上述のようにスルーホール2が形成された両面銅張り板の下面側の銅箔をエッチング除去した後、スルーホール2内壁と絶縁基板1の上下面に、0.1〜1μm程度の薄い無電解めっき層を被着させた後、この無電解めっき層上に電解めっき法によりスルーホール2内が充填されるまでめっき導体を析出させることでスルーホール導体4が形成される。
このように、めっき導体の析出速度が遅いスルーホール2中央部の直径を、上面および下面の直径よりも小さくすることで、中央部がめっき導体により充填されてから上面および下面方向にむけて充填されることから、スルーホール導体4に空洞部が発生することを抑制できる。さらに、絶縁基板1の上面方向のみからスルーホール2を穿孔するため、上下両面方向から穿孔する場合のような上下の穿孔位置ずれが生じることがない。これらにより、絶縁基板1に形成されたスルーホール2内を、めっき導体により完全に充填することができるため、半導体素子Sに安定的に信号を伝送することが可能となり半導体素子Sが安定的に作動するとともに、高密度配線化が可能な配線基板10を提供することができる。なお、スルーホール2を形成する場合には、例えば絶縁基板1を、上層、中層、下層の3層構造とし、上層および下層にはレーザによる穿孔が容易なガラス繊維の密度や厚みの小さい絶縁層を配置するとともに、中層にはレーザによる穿孔が困難なガラス繊維の密度や厚みの大きい絶縁層を配置することで、このような形状の特徴をより顕著なものとすることができる。
配線導体3は、例えば銅めっきから成る。このような配線導体3を形成するには、例えばまず上述のスルーホール導体4を形成する際に同時に絶縁基板1上下面に析出されためっき導体表面に、所定の配線パターンに対応する部分を露出させたエッチングレジストを被着させる。次に、エッチングレジストから露出しためっき導体をエッチング除去した後に、エッチングレジストを剥離することにより形成される。
ソルダーレジスト層5は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を硬化させた電気絶縁材料から成る。ソルダーレジスト層5は、搭載部における配線導体3の一部を露出させる開口部5aを有しているとともに、配線導体3の残余の部分を被覆している。これにより半導体素子接続パッド6に半導体素子Sの電極Tを接続可能とするとともに配線導体3の残余の部分を外部環境より保護している。
1 絶縁基板
2 スルーホール
4 スルーホール導体
10 配線基板

Claims (1)

  1. 上面から下面に貫通するスルーホールを有する絶縁基板と、前記スルーホールを前記上面から下面にかけて充填するめっき導体から成るスルーホール導体とを具備する配線基板であって、前記スルーホールは、前記上面にて最大径を有するとともに該上面から前記絶縁基板の厚み方向の中央部に向かって縮径するテーパー形状であり、かつ前記中央部で最小径を有するとともに該中央部から前記下面までが前記最大径よりも小さい径であることを特徴とする配線基板。
JP2012099520A 2012-04-25 2012-04-25 配線基板 Pending JP2013229421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012099520A JP2013229421A (ja) 2012-04-25 2012-04-25 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012099520A JP2013229421A (ja) 2012-04-25 2012-04-25 配線基板

Publications (1)

Publication Number Publication Date
JP2013229421A true JP2013229421A (ja) 2013-11-07

Family

ID=49676776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012099520A Pending JP2013229421A (ja) 2012-04-25 2012-04-25 配線基板

Country Status (1)

Country Link
JP (1) JP2013229421A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018181932A1 (ja) * 2017-03-31 2018-10-04 京セラ株式会社 弾性波装置、分波器および通信装置
US10980112B2 (en) 2017-06-26 2021-04-13 Murata Manufacturing Co., Ltd. Multilayer wiring board
JP2022037065A (ja) * 2019-12-26 2022-03-08 大日本印刷株式会社 貫通電極基板
US12080637B2 (en) 2013-11-21 2024-09-03 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188146A (ja) * 2008-02-06 2009-08-20 Murata Mfg Co Ltd 配線基板の製造方法
JP2011210794A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188146A (ja) * 2008-02-06 2009-08-20 Murata Mfg Co Ltd 配線基板の製造方法
JP2011210794A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080637B2 (en) 2013-11-21 2024-09-03 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
WO2018181932A1 (ja) * 2017-03-31 2018-10-04 京セラ株式会社 弾性波装置、分波器および通信装置
JPWO2018181932A1 (ja) * 2017-03-31 2020-01-09 京セラ株式会社 弾性波装置、分波器および通信装置
US11031919B2 (en) 2017-03-31 2021-06-08 Kyocera Corporation Elastic wave device, duplexer, and communication device
US10980112B2 (en) 2017-06-26 2021-04-13 Murata Manufacturing Co., Ltd. Multilayer wiring board
JP2022037065A (ja) * 2019-12-26 2022-03-08 大日本印刷株式会社 貫通電極基板
JP7294394B2 (ja) 2019-12-26 2023-06-20 大日本印刷株式会社 貫通電極基板

Similar Documents

Publication Publication Date Title
US8541695B2 (en) Wiring board and method for manufacturing the same
US8586875B2 (en) Wiring board and method for manufacturing the same
US8624127B2 (en) Wiring board and method for manufacturing the same
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2015170770A (ja) プリント配線板
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
WO2013161181A1 (ja) 多層配線基板
JP2001053188A (ja) 多層配線基板の製造方法
JP2013229421A (ja) 配線基板
JP2014150091A (ja) 配線基板およびその製造方法
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
JP2015060981A (ja) プリント配線板
JP2012160559A (ja) 配線基板の製造方法
JP2017123376A (ja) プリント配線板
JP2020057767A (ja) プリント配線基板
JP4219541B2 (ja) 配線基板及び配線基板の製造方法
JP2011216519A (ja) 配線基板の製造方法
JP5565951B2 (ja) 配線基板およびその製造方法
JP5370883B2 (ja) 配線基板
JP2014072311A (ja) 多層配線基板及びその製造方法
JP2009290044A (ja) 配線基板
JP2017228553A (ja) 配線基板の製造方法
JP2017199704A (ja) 配線基板の製造方法
JP2013008895A (ja) 配線板及び配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160311