JP2017123376A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2017123376A
JP2017123376A JP2016000564A JP2016000564A JP2017123376A JP 2017123376 A JP2017123376 A JP 2017123376A JP 2016000564 A JP2016000564 A JP 2016000564A JP 2016000564 A JP2016000564 A JP 2016000564A JP 2017123376 A JP2017123376 A JP 2017123376A
Authority
JP
Japan
Prior art keywords
conductor
layer
conductor layer
circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016000564A
Other languages
English (en)
Inventor
輝幸 石原
Teruyuki Ishihara
輝幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016000564A priority Critical patent/JP2017123376A/ja
Priority to US15/398,778 priority patent/US10219374B2/en
Publication of JP2017123376A publication Critical patent/JP2017123376A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/041Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ビルドアップ多層構造であって、薄いプリント配線板を提供する。
【解決手段】第2導体層58A、第3導体層58Bおよび第4導体層58Cが、それぞれ第2樹脂絶縁層50B、第3樹脂絶縁層50Cを介して積層され、前記第2導体層と前記第3導体層を接続する第2ビア導体36Bと、前記第2導体層と前記第4導体層とを接続する第1スキップビア導体36Cとを有するプリント配線板10であって、前記第2導体層の厚み(t2)は前記第3導体層の厚み(t3)より厚い。
【選択図】図1

Description

本発明は、複数の樹脂絶縁層を貫通するスキップビア導体を有するプリント配線板に関する。
特許文献1は、1つの絶縁層を貫通するビアと複数の絶縁層を貫通するスキップビアを有する多層プリント配線基板を開示している。
特開2007−115954号公報
[特許文献1の課題]
特許文献1の図1に示されるように、特許文献1の多層プリント配線基板は、1つの絶縁層を貫通するビアと複数の絶縁層を貫通するスキップビアを有する。そして、特許文献1の24段落によれば、特許文献1は、レーザの条件を調整することで、配線に至るスキップビア用の開口をレーザで形成している。特許文献1の図1に示されるように、スキップビアビアの深さは、1つの絶縁層を貫通するビアの深さより深い。そのため、レーザの条件を調整することだけで、スキップビアビアを介する接続信頼性と1つの絶縁層を貫通するビアを介する接続信頼性の両方を高くすることは難しいと考えられる。
本発明に係るプリント配線板は、第2導体層と、前記第2導体層上の第2樹脂絶縁層と、前記第2樹脂絶縁層上の第3導体層と、前記第2樹脂絶縁層と前記第3導体層上の第3樹脂絶縁層と、前記第3樹脂絶縁層上の第4導体層と、前記第2樹脂絶縁層を貫通し前記第2導体層内の第1導体回路と前記第3導体層内の第1導体回路を接続する第2ビア導体と、前記第3樹脂絶縁層と前記第3導体層内の第2導体回路と前記第2樹脂絶縁層を貫通し、前記第2導体層内の第2導体回路と前記第4導体層内の第1導体回路とを接続する第1スキップビア導体と、を有する。そして、前記第2導体層の厚み(t2)は前記第3導体層の厚み(t3)より厚い。
本発明の実施形態によれば、1つの樹脂絶縁層を貫通するビア導体を介する接続信頼性と複数の樹脂絶縁層を貫通するスキップビア導体を介する接続信頼性の両方を高くすることができる。工程が簡単になる。プリント配線板の厚みを薄くすることが出来る。樹脂絶縁層の厚みが薄くても、高い絶縁信頼性を有するプリント配線板を提供することができる。
図1(A)と図1(B)は本発明の第1実施形態に係るプリント配線板の断面図であり、図1(C)は本発明の第2実施形態に係るプリント配線板の断面図である。 実施形態のプリント配線板の製造工程図。 実施形態のプリント配線板の製造工程図。 導体回路の平面図。 図5(A)は本発明の第3実施形態に係るプリント配線板の断面図であり、図5(B)は本発明の第4実施形態に係るプリント配線板の断面図であり、図5(C)は開口と開口の周りの第3導体層内の第2導体回路を示す。 図6(A)は本発明の第5実施形態に係るプリント配線板の断面図であり、図6(B)、(C)、(D)はビア導体の説明図である。
[第1実施形態]
図1(A)は、第1実施形態のプリント配線板10の断面図を示す。
図1(A)に示されるようにプリント配線板10は、第2導体層58Aと、第2導体層58A上の第2樹脂絶縁層50Bと、第2樹脂絶縁層50B上の第3導体層58Bと、第2樹脂絶縁層50Bと第3導体層58B上の第3樹脂絶縁層50Cと、第3樹脂絶縁層50C上の第4導体層58Cと、を有する。
第2樹脂絶縁層50Bは第3面F3と第3面F3と反対側の第4面F4を有する。第3樹脂絶縁層50Cは第4面F4と対向する第5面F5と第5面F5と反対側の第6面F6を有する。図1(A)では、第3面F3は外に露出している。
第2導体層58Aは第2樹脂絶縁層50Bの第3面F3上に形成されていて、第2樹脂絶縁層50Bに埋まっている。第2導体層58Aは第2導体層58A内の第1導体回路58A1と第2導体層58A内の第2導体回路58A2を含む複数の導体回路を有する。第2導体層58A内の第1導体回路58A1と第2導体層58A内の第2導体回路58A2は同時に形成されている。第2導体層58Aの下面58ALは第3面F3から露出している。第2導体層58A内の導体回路間に第2樹脂絶縁層50Bが形成されている。
第3導体層58Bは第2樹脂絶縁層50Bの第4面F4上に形成されている。第3導体層58Bは第3樹脂絶縁層50Cの第5面F5上に形成されていて、第3樹脂絶縁層50Cに埋まっている。第3導体層58Bは、第3導体層58B内の第1導体回路58B1と第3導体層58B内の第2導体回路58B2と第3導体層58B内の第1導体回路58B1と第3導体層58B内の第2導体回路58B2を接続する第3導体層58B内の第3導体回路58B3を有する。第3導体層58B内の第1導体回路58B1と第3導体層58B内の第2導体回路58B2と第3導体層58B内の第3導体回路58B3は同時に形成されている。これらは一体的に形成されている。第3導体層58B内の第1導体回路58B1と第3導体層58B内の第2導体回路58B2が、直接、接続されても良い。その場合、第3導体層58B内の第1導体回路58B1と第3導体層58B内の第2導体回路58B2は同時に形成される。それらは、一体的に形成される。
第4導体層58Cは第3樹脂絶縁層50Cの第6面F6上に形成されている。第4導体層58Cは第4導体層58C内の第1導体回路58C1を有する。第4導体層58Cは第4導体層58C内の第1導体回路58C1から延びる第4導体層58C内の第2導体回路58C2を有しても良い。
異なる層に形成されている導体層は樹脂絶縁層50B、50Cを貫通するビア導体36B、36Cで接続されている。ビア導体36Bは第2樹脂絶縁層50Bを貫通し第2導体層58Aと第3導体層58Cを接続している第2ビア導体36Bである。第1実施形態では、第2ビア導体36Bは第2樹脂絶縁層50Bのみを貫通し、第2導体層58A内の第1導体回路58A1と第3導体層58B内の第1導体回路58B1を接続している。ビア導体36Cは複数の樹脂絶縁層を貫通するスキップビア導体36Cである。図1(A)中のスキップビア導体36Cは第1スキップビア導体36C1である。第1実施形態の第1スキップビア導体36C1は、第3樹脂絶縁層50Cと第3導体層58B内の第2導体回路58B2と第2樹脂絶縁層50Bを貫通し、第2導体層58A内の第2導体回路58A2に至っている。第1スキップビア導体36C1は第2導体層58A内の第2導体回路58A2と第4導体層58C内の第1導体回路58C1とを接続している。第1スキップビア導体36C1により、第3導体層58B内の第2導体回路58B2と第4導体層58C内の第1導体回路58C1が接続される。第1スキップビア導体36C1により、第3導体層58B内の第2導体回路58B2と第2導体層58C内の第2導体回路58A2が接続される。
図1(A)に示されるように、プリント配線板10は、第3樹脂絶縁層50Cのみを貫通し、第3導体層58Bに至るビア導体を有していない。プリント配線板10は第3樹脂絶縁層50Cのみを貫通し第3導体層58Bと第4導体層58Cを接続するビア導体を有していない。
各導体層58A、58B、58Cは、厚みt2、t3、t4を有する。厚みt2、t3、t4の例が以下に示される。第2導体層58Aの厚みt2は3.5μm以上、6.5μm以下である。第3導体層58Bの厚みt3は1μm以上、4μm以下である。第4導体層58Cの厚みt4は1μm以上、4μm以下である。第2導体層58Aの厚みt2は第3導体層58Bの厚みt3より厚い。第2導体層58Aの厚みt2は第4導体層58Bの厚みt4より厚い。第2導体層58Aの厚みt2と第3導体層58Bの厚みt3との比(t2/t3)は1.5以上、2.5以下である。第2導体層58Aの厚みt2と第4導体層58Bの厚みt4との比(t2/t4)は1.5以上、2.5以下である。
第3導体層58Bの厚みt3と第4導体層58Cの厚みt4は、ほぼ等しい。比(t3/t4)は0.9以上、1.1以下である。
例えば、第2導体層58Aの厚みt2は5μmであり、第3導体層58Bの厚みt3は2.5μmであり、第4導体層58Cの厚みt4は2.5μmである。
各樹脂絶縁層50A、50Bは厚みd2、d3を有する。
第2樹脂絶縁層50Bの厚みd2は4μm以上、6μm以下であり、第3樹脂絶縁層50Cの厚みd3は4μm以上、6μm以下である。図1(A)に示されるように、樹脂絶縁層50B、50Cの厚みd2、d3は樹脂絶縁層を挟んでいる導体層間の距離である。第1実施形態では、厚みd2、d3は5μmである。
プリント配線板10の厚みTは各樹脂絶縁層50B、50Cの厚みd2、d3と各導体層58A、58B、58Cの厚みt2、t3、t4の和であって、約20μmである。
実施形態のプリント配線板10は、ビア導体とスキップビア導体を有する。ビア導体やスキップビア導体は樹脂絶縁層を貫通する開口内に形成される。ビア導体用の開口とスキップビア導体用の開口はレーザで形成される。ビア導体は1つの樹脂絶縁層のみを貫通する開口内に形成される。スキップビア導体は複数の樹脂絶縁層を貫通する開口内に形成される。スキップビア導体用の開口は複数の樹脂絶縁層を貫通するため、スキップビア導体用の開口を形成するためのレーザのエネルギーはビア導体用の開口を形成するためのレーザのエネルギーより大きくなりやすい。実施形態では、スキップビア導体用の開口は第2導体層58Aに至っている。そのため、スキップビア導体用の開口が第2導体層58Aを貫通するかもしれない。そのリスクを低減するため、実施形態では、第2導体層58Aの厚みt2は第3導体層58Bや第4導体層58Cの厚みt3、t4より厚い。スキップビア導体用の開口が第2導体層58Aを貫通しがたい。また、実施形態では、スキップビア導体36Cは第3導体層58B内の第2導体回路58B2を貫通している。従って、スキップビア導体用の開口は第3導体層内の第2導体回路を貫通する。スキップビア導体用の開口が第3導体層内の第2導体回路を貫通する時、レーザのエネルギーが消費される。そのため、スキップビア導体用の開口が第2導体層58Aを貫通しがたい。実施形態のプリント配線板によれば、第2導体層に至るスキップビア導体が容易に形成される。第3導体層内の第2導体回路にレーザを照射することで、スキップビア導体用の開口は第3導体層内の第2導体回路を貫通する。もしくは、第3導体層内の第2導体回路58B2に開口58Oが形成される。そして、図5(C)に示されるように、開口58Oにより第2樹脂絶縁層50Bの第4面F4が露出する。その開口58Oとその開口の周りの第3導体層内の第2導体回路58B2にレーザを照射することで、スキップビア導体用の開口は第3導体層内の第2導体回路を貫通する。
図4(A)に第3導体層58Bの一部の平面図を示す。図4(A)に第3導体層58B内の第1導体回路58B1と第3導体層58B内の第2導体回路58B2と第3導体層58B内の第3導体回路58B3が示されている。第3導体層58B内の第1導体回路58B1は第2ビア導体36Bの周りに形成されていて、第2ビア導体36Bに直接繋がっている。第3導体層58B内の第1導体回路58B1は第2ビア導体36Bのランドである。第3導体層58B内の第2導体回路58B2は第1スキップビア導体36C1の周りに形成されていて、第1スキップビア導体36C1に直接繋がっている。第2導体回路58B2は第1スキップビア導体36C1のランド(第1ランド)58B2である。第1ランド58B2は第2樹脂絶縁層50Bの第4面F4上に形成されている。図4(A)に示されるように、第3導体層58B内の第1導体回路58B1と第3導体層58B内の第2導体回路58B2は、第3導体層58B内の第3導体回路58B3で接続されている。これらは、同時に形成されている。
図4(E)に第4導体層58Cの一部の平面図を示す。図4(E)に第4導体層58B内の第1導体回路58C1と第4導体層58C内の第2導体回路58C2が示されている。第4導体層58B内の第1導体回路58C1は第1スキップビア導体36C1の周りに形成されていて、第1スキップビア導体36C1に直接繋がっている。第1導体回路58C1は第1スキップビア導体36C1のランド(第2ランド)58C1である。第2ランド58C1は第3樹脂絶縁層50Cの第6面F6上に形成されている。第2ランド58C1に第2導体回路58C2が繋がっている。第1導体回路58C1と第2導体回路58C2は同時に形成されている。
図4(B)に第2導体層58Aの一部の平面図を示す。図4(B)に第2導体層58A内の第2導体回路58A2が示されている。第2導体層58A内の第2導体回路58A2の直上に第1スキップビア導体36C1が形成されている。そして、図4(B)に示されるように、第2導体層58A内の第2導体回路58A2は第2導体層内で独立している。第2導体層58A内の第2導体回路58A2はダミー回路であって、第2導体層58A内の第2導体回路58A2は第2導体層58A内の他の導体回路に繋がっていない。従って、第1スキップビア導体36C1を介し、第3導体層58Bから第4導体層58Cへデータや電源等が伝送される。もしくは、第1スキップビア導体36C1を介し、第4導体層58Cから第3導体層58Bへデータや電源等が伝送される。しかしながら、第1スキップビア導体36C1を介し、第2導体層58Aから第4導体層58Cへデータや電源は伝送されない。第1スキップビア導体36C1を介し、第4導体層58Cから第2導体層58Aへデータや電源は伝送されない。実施形態のプリント配線板10が図4(A)と図4(B)、図4(E)に示される導体回路を有することで、第2導体層58A内のデータや電源等は、第2導体層58A内の第1導体回路58A1と第2ビア導体36Bを通り、第3導体層58Bに至る。そして、それらは、第3導体層58B内の導体回路58B1、58B2、58B3を介し第1スキップビア導体36C1に至る。その後、それらは、第1スキップビア導体36C1を介し第4導体層58C内の導体回路58C1、58C2に至る。実施形態のプリント配線板はスキップビア導体を有しても、データや電源等は次の導体層に順に伝達される。各導体層が効率的に使用される。
実施形態のプリント配線板は第3導体層58Bに至るビア導体を有しない。従って、第3導体層58Bの厚みt3は薄くてもよい。このため、プリント配線板10の厚みを薄くすることができる。
図1(B)に示されるように、実施形態のプリント配線板10は第3樹脂絶縁層50Cと第4導体層58C上にソルダーレジスト層70Fを有しても良い。ソルダーレジスト層70Fは第4導体層58Cに含まれるパッド74を露出する開口72を有する。パッド74上に半田バンプ76Fが形成される(図1(B))。半田バンプ76Fを介して図示されないICチップ等の電子部品がプリント配線板10に実装される。
[第2実施形態]
第2実施形態のプリント配線板10の断面図が図1(C)に示される。図4(C)に第2実施形態の第4導体層58Cの一部の平面図が示されている。図1(C)と図4(C)に示されるように、第2実施形態では、第1実施形態のプリント配線板に第2スキップビア導体36C2と第4導体層58C内の第3導体回路58C3が追加されている。そして、第2ビア導体36Bが存在しない。あるいは、第2スキップビア導体の一部が第2ビア導体と考えられる。
第2スキップビア導体36C2は第3樹脂絶縁層50Cと第3導体層58B内の第1導体回路58B1と第2樹脂絶縁層50Bを貫通し第2導体層58A内の第1導体回路58A1に至っている。
第4導体層58C内の第3導体回路58C3は、第2スキップビア導体36C2の周りに形成されていて、第2スキップビア導体36C2に直接繋がっている。第3導体回路58C3は第2スキップビア導体36C2のランド(第4ランド)58C3である。第2スキップビア導体36C2のランド58C3はダミー回路であって、第2スキップビア導体36C2のランド58C3は第4導体層58C内の他の導体回路に繋がっていない。
第3導体層58B内の第1導体回路58B1は、第2スキップビア導体36C2の周りに形成されていて、第2スキップビア導体36C2に直接繋がっている。第1導体回路58B1は第2スキップビア導体36C2のランド(第3ランド)58B1である。第2スキップビア導体36C2のランド58B1は第3導体層58B内の第3導体回路58B3を介し第1スキップビア導体36C1のランド58B2に繋がっている。
第2スキップビア導体36C2を介し、第2導体層58A内の第1導体回路58A1と第2導体層58B内の第1導体回路58B1は接続される。従って、第2スキップビア導体36C2を介し、第2導体層58Aから第3導体層58Cへデータや電源等が伝送される。あるいは、第2スキップビア導体36C2を介し、第3導体層58Bから第2導体層58Aへデータや電源等が伝送される。例えば、第2導体層58A内の第1導体回路58A1から第2スキップビア導体36C2を介し第3導体層58C内の第1導体回路58C1へデータや電源等が伝送される。その後、それらは第1実施形態と同様に、第1スキップビア導体36C1に至る。その後、それらは、第1スキップビア導体36C1を介し、第4導体層58C内の導体回路58C1、58C2へ至る。第2実施形態では、一つの樹脂絶縁層のみを貫通するビア導体を有しない。あるいは、一つの樹脂絶縁層のみを貫通するビア導体の数が少なくなる。高密度なプリント配線板が提供される。工程が簡単になる。
[第3実施形態]
図5(A)に第3実施形態の断面図が示される。図4(D)に第2導体層58Aの一部が示され、図4(F)に第4導体層58Cの一部が示される。第3実施形態では、第1実施形態のプリント配線板に第3スキップビア導体36C3と第2導体層58A内の第3導体回路58A3と第2導体層58A内の第4導体回路58A4と第4導体層58C内の第4導体回路58C4と第4導体層58C内の第5導体回路58C5が追加されている。図5(A)と図4(F)に示されるように、第3実施形態の第4導体層58C内の第1導体回路58C1は第1スキップビア導体36C1のランド58C1である。第3実施形態では、第1スキップビア導体36C1のランド58C1は、ダミー回路である。第3実施形態の第1スキップビア導体のランド58C1は、第4導体層58C内で独立していて、第4導体層58C内の他の導体回路に繋がっていない。
図5(A)に示されるように、第2導体層58A内の第2導体回路58A2は第1スキップビア導体36C1に直接繋がっている。第2導体層58A内の第2導体回路58A2の直上に第1スキップビア導体36C1が形成されている。そして、図4(D)に示されるように、第2導体層58A内の第2導体回路58A2は、第2導体層58A内の第4導体回路58A4を介し、第2導体層58A内の第3導体回路58A3に繋がっている。そして、図5(A)に示されるように、第2導体層58A内の第3導体回路58A3の直上に第3スキップビア導体36C3が接続されている。第3スキップビア導体36C3を介し、第2導体層58A内の第3導体回路58A3と第4導体層58C内の第4導体回路58C4が接続される。第4導体層58C内の第4導体回路58C4は、第3スキップビア導体36C3のランド58C4である。ランド58C4は第3スキップビア導体36Cの周りに形成されていて、第3スキップビア導体36Cに直接繋がっている。第4導体回路58C4から第4導体層58C内の第5導体回路58C5が延びている。図5(A)に示されるように、第3スキップビア導体36C3は第3導体層に含まれるランドを有していない。しかしながら、第3スキップビア導体36C3は第3導体層58C内で独立しているランド(第3導体層36C内の導体回路)を有しても良い。
データや電源等は、第2ビア導体36Bを介し第2導体層58Aから第3導体層58Bに至る。それから、それらは、第1スキップビア導体36C1を介し、第3導体層58Bから第2導体層58Cに伝送される。その後、第3スキップビア導体36C3を介し、第2導体層58Aから第4導体層58Cに伝送される。第3実施形態では、スキップビア導体を介して、データや電源等が隣の導体層に伝送される。また、第3実施形態によれば、スキップビア導体により、隣の導体層以外の導体層にデータや電源等を伝送することができる。第3実施形態では、複雑な伝送が可能になる。プリント配線板に高機能な電子部品を実装することができる。
[第4実施形態]
第4実施形態のプリント配線板10の断面図が図5(B)に示される。第4実施形態のプリント配線板10は第1実施形態のプリント配線板10に第1導体層34と第1導体層34上の第1樹脂絶縁層50Aが加えられている。第1樹脂絶縁層50Aは第1面F1と第1面と反対側の第2面F2を有している。そして、第1樹脂絶縁層50Aは第2樹脂絶縁層50Bと第2導体層58Aの下に形成されていて、第2面F2と第3面F3が対向している。第2樹脂絶縁層50Bは第1樹脂絶縁層50Aと第2導体層58A上に形成されている。第1導体層34と第2導体層58Aは第1樹脂絶縁層50Aを貫通する第1ビア導体36Aで接続されている。第1導体層34の厚みt1は3.5μm以上、6.5μm以下である。第1樹脂絶縁層を貫通し、第1導体層34に至る第1ビア導体36A用の開口がレーザで形成されても、第1導体層34は第2導体層58Aと同様な厚みを有するので、レーザが第1導体層を貫通しがたい。
第1樹脂絶縁層50Aの厚みd1は第1導体層34と第2導体層58Aとの間の距離であり、4μm以上、6μm以下である。第4実施形態では、厚みt1は5μmであり、厚みd1は5μmである。厚みt1と厚みt2は略等しく、厚みt1は厚みt3や厚みt4より大きい。厚みd1と厚みd2と厚みd3は略等しい。
第4実施形態のプリント配線板10は、第1実施形態のプリント配線板10に第1導体層34と第1樹脂絶縁層50Aと第1ビア導体36Aを追加することで形成される。第4実施形態によれば、高機能な電子部品をプリント配線板上に搭載することができる。
[第5実施形態]
第5実施形態のプリント配線板10の断面図が図6(A)に示される。第5実施形態のプリント配線板10は、第1導体層34の厚みt1を除き、第4実施形態のプリント配線板10と同様である。第5実施形態のプリント配線板10の第1導体層34の厚みt1と厚みt3、t4は略等しく、厚みt1は厚みt2より小さい。厚みt1、t3、t4は1μm以上4μm以下であり、厚みt2は3.5μm以上、6.5μm以下である。第5実施形態のプリント配線板の厚みt1は第4実施形態のプリント配線板の厚みt1より小さいので、第5実施形態のプリント配線板の厚みTは第4実施形態のプリント配線板の厚みTより薄い。第5実施形態のプリント配線板では、第1導体層34に至るスキップビア導体用の開口が形成されない。そのため、レーザでビア導体用の開口が形成されても、開口は第1導体層を貫通しがたい。第4実施形態や第5実施形態では、第1ビア導体36Aは第1樹脂絶縁層50Aのみを貫通する。そして、第1樹脂絶縁層50Aにスキップビア導体は形成されない。
スキップビア導体用の開口は厚い導体層に至ることが好ましい。ビア導体用の開口(1つの樹脂絶縁層のみを貫通する開口)は薄い導体層に至ることが好ましい。
実施形態によれば、薄いプリント配線板を提供することができる。ビア導体やスキップビア導体を介する接続信頼性を高くすることができる。
[第4実施形態や第5実施形態のプリント配線板の製造方法]
図2〜図3は第4実施形態や第5実施形態のプリント配線板の製造方法を示す。図2(A)に示されるように支持板12zが準備される。
支持板の例は、両面銅張積層板である。支持板12zに銅箔16が積層される(図2(A))。銅箔16上にめっきレジストが形成される。めっきレジストから露出する銅箔16上に電解銅めっきにより電解銅めっき膜24が形成される。めっきレジストが除去される。電解銅めっき膜24から成る第1導体層34が形成される(図2(B))。第1導体層34の厚みt1は1μm以上4μm以下である。あるいは、第1導体層34の厚みt1は、3.5μm以上、6.5μm以下である。図2(B)中の第1導体層34の厚みt1は1μm以上4μm以下である。厚みt1の例は2.5μmである。第1導体層34と銅箔16上に第1樹脂絶縁層50Aが形成される(図2(C))。第1導体層34は第1樹脂絶縁層50Aの第1面F1側に埋まっている。
レーザで第1樹脂絶縁層50Aを貫通し第1導体層34に至る第1ビア導体用の開口51Aが形成される(図2(D))。第1導体層34の厚みt1は薄いが、第1導体層34は銅箔16上に形成されている。そのため、銅箔16を介し、熱が逃げるため、レーザが第1導体層34を貫通し難い。もし、レーザが第1導体層34を貫通しても、レーザは銅箔16で止まる。その例が図6(B)に示される。図6(B)に示される開口51Aは第1樹脂絶縁層50Aと第1導体層34を貫通している。無電解銅めっき膜等のシード層52Aが、第1樹脂絶縁層50Aの第2面F2上と第1ビア導体用の開口51A内に形成される。図6(B)に示されるように、開口51Aが第1導体層34を貫通しても、開口51Aは銅箔16で閉じられている。シード層52Aは開口51Aにより露出される銅箔16上に形成されるので、シード層52Aにより、開口51Aの底が閉じられる。開口51Aの底は銅箔16上に位置している。その後、シード層52A上にめっきレジストが形成される。めっきレジストから露出するシード層上に銅等からなる電解めっき膜54Aが形成される。第1ビア導体用の開口51Aは電解めっき膜54Aで充填される。開口51Aにフィルドビア導体からなる第1ビア導体36Aが形成される(図2(D))。図6(B)に示されるように、開口51Aが第1導体層34を貫通しても、開口51Aの底はシード層52Aで閉じられているので、開口51A内にシード層52Aと電解めっき膜54Aとからなる第1ビア導体を形成することができる(図6(C))。めっきレジストが除去される。電解めっき膜54Aから露出するシード層52Aが除去され、第2導体層58Aが形成される(図2(D))。第2導体層58Aの厚みt2は5μmである。
図6(B)の開口51Aに形成される第1ビア導体36Aが図6(C)に示されている。図2(D)の第1ビア導体36Aは第1導体層34に至っている。それに対し、図6(C)の第1ビア導体36Aは第1樹脂絶縁層50Aと第1導体層34を貫通している。そして、図6(C)の第1ビア導体36Aは銅箔16に至っている。図6(C)の第1ビア導体36Aと第1導体層34は、開口51Aから露出する第1導体層の側壁と第1ビア導体36Aの側壁で接続されている。
第1樹脂絶縁層50Aと第2導体層58A上に第2樹脂絶縁層50Bが形成される。第2樹脂絶縁層50Bにレーザにより第2導体層58Aに至る第2ビア導体用の開口51Bが形成される(図3(A))。第2導体層58Aの厚みt2(5μm)が厚いため、レーザが第2導体層58Aを貫通し難い。セミアディティブ法で無電解めっき膜52Bと電解めっき膜54Bとから成る第3導体層58Bと第2ビア導体36Bが形成される(図3(A))。第3導体層58Bの厚みt3は2.5μmである。
第2樹脂絶縁層50Bと第3導体層58B上に第3樹脂絶縁層50Cが形成される。レーザにより、第3樹脂絶縁層50Cと第2樹脂絶縁層50Bを貫通し第2導体層58Aに至る各スキップビア導体用の開口51C1、51C2、51C3が形成される。スキップビア導体用の開口は第3導体層を貫通しても良い。第3導体層58Bの厚みt3は薄いため、レーザが第3導体層58Bを貫通することができる。それに対し、第2導体層58Aの厚みt2は厚いため、レーザが第2導体層58Aを貫通し難い。レーザが第3導体層を貫通すると、レーザのエネルギーが消費されるので、レーザは第2導体層を貫通しがたくなる。
第1スキップビア導体36C1用の開口51C1は、第3導体層58B内の第2導体回路58B2を貫通する。第2スキップビア導体36C2用の開口51C2は、さらに、第3導体層58B内の第1導体回路58B1を貫通する。第3スキップビア導体36C3用の開口51C3は、第3導体層58B内の導体回路を貫通してもよいし、貫通しなくても良い。図3(B)では、開口51C3は第3導体層を貫通していない。
セミアディティブ法で無電解めっき膜52Cと電解めっき膜54Cから成る第4導体層58Cとスキップビア導体36C1、36C2、36C3が形成される(図3(C))。第4導体層58Cの厚みt4は2.5μmである。樹脂絶縁層50A、50B、50Cと導体層34、58A、58B、58Cとビア導体36A、36Bとスキップビア導体36C1、36C2、36C3とを有する中間基板110が銅箔16上に形成される。中間基板110は、スキップビア導体36C1、36C2,36C3の内、第1スキップビア導体36C1のみを有しても良い。中間基板110は、スキップビア導体36C1、36C2,36C3の内、第1スキップビア導体36C1と第2スキップビア導体36C2のみを有しても良い。中間基板110は、スキップビア導体36C1、36C2,36C3の内、第1スキップビア導体36C1と第3スキップビア導体36C3のみを有しても良い。
中間基板110と銅箔16が支持板12zから分離される。銅箔16は中間基板110に接着している。中間基板110から銅箔16がエッチング等で除去される。第1導体層34が露出する。プリント配線板10が形成される(図6(A))。中間基板110が図6(C)の第1ビア導体36Aを有する場合、図6(D)に示されるように、銅箔16を除去することで第1ビア導体36ATの底36Abが露出する。図6(D)に示されるように、プリント配線板10は第1導体層34に至る第1ビア導体36ANと第1導体層34を貫通する第1ビア導体36ATを共に有しても良い。もしくは、全ての第1ビア導体36Aが第1導体層34を貫通する第1ビア導体36ATで形成されても良い。プリント配線板10が第1ビア導体36ATを有すると、外部のマザーボードや電子部品等から第1ビア導体36ATに、直接、データや電源等が伝送される。あるいは、第1ビア導体36ATから外部のマザーボードや電子部品等に、直接、データや電源等が伝送される。伝送の損失が小さくなる。
図1(B)に示されるように、プリント配線板10の第3樹脂絶縁層50Cと第4導体層58C上に第4導体層58Cを露出する開口72を有するソルダーレジスト層70Fを形成することができる。開口72により露出される第4導体層58Cはパッド74として機能する。図1(B)に示されるようにパッド74上に半田バンプ76Fを形成することができる。第1樹脂絶縁層50Aの第1面F1から露出する第1導体層34上に半田バンプ76Sを形成することができる。第1導体層34を貫通する第1ビア導体36ATの底36Ab上に半田バンプ76Sを形成することができる。
[第1や第2、第3実施形態のプリント配線板の製造方法]
図2(B)のプロセスで、銅箔16上に第2導体層58Aが形成される。第2導体層58Aの厚みt2は3.5μm以上、6.5μm以下である。例えば、厚みt2は5μmである。その後、図2(C)と同様な方法により、銅箔16と第2導体層58A上に第2樹脂絶縁層50Bが形成される。それから、図3(A)に示される方法と同様な方法で第3導体層58Bと第2ビア導体36Bが形成される。図3(B)と図3(C)に示される方法と同様な方法が行われる。第2樹脂絶縁層50Bと第3導体層58B上に第3樹脂絶縁層50Cが形成される。第3樹脂絶縁層50C上に第4導体層58Cが形成される。スキップビア導体36C1、36C2、36C3が形成される。樹脂絶縁層50B、50Cと導体層58A、58B、58Cとビア導体36Bとスキップビア導体36C1、36C2、36C3とを有する中間基板110が銅箔16上に形成される。中間基板110は第1スキップビア導体36C1のみを有しても良い。中間基板は第1スキップビア導体36C1と第2スキップビア導体36C2のみを有しても良い。中間基板110は第1スキップビア導体36C1と第3スキップビア導体36C3のみを有しても良い。その後、中間基板110と銅箔16が支持板12zから分離される。銅箔16は中間基板110に接着している。中間基板110から銅箔16がエッチング等で除去される。第2導体層34が露出する。図1(A)に示されるプリント配線板10が形成される。もしくは、図1(C)に示されるプリント配線板10が形成される。または、図5(A)に示されるプリント配線板10が形成される。
樹脂絶縁層や導体層の数は自由である。
10 プリント配線板
34 第1導体層
36A 第1ビア導体
36C1 第1スキップビア導体
50A 第1樹脂絶縁層
50B 第2樹脂絶縁層
50C 第3樹脂絶縁層
34 第1導体層
58A 第2導体層
58B 第3導体層

Claims (16)

  1. 第2導体層と、
    前記第2導体層上の第2樹脂絶縁層と、
    前記第2樹脂絶縁層上の第3導体層と、
    前記第2樹脂絶縁層と前記第3導体層上の第3樹脂絶縁層と、
    前記第3樹脂絶縁層上の第4導体層と、
    前記第2樹脂絶縁層を貫通し前記第2導体層内の第1導体回路と前記第3導体層内の第1導体回路を接続する第2ビア導体と、
    前記第3樹脂絶縁層と前記第3導体層内の第2導体回路と前記第2樹脂絶縁層を貫通し、前記第2導体層内の第2導体回路と前記第4導体層内の第1導体回路とを接続する第1スキップビア導体と、を有するプリント配線板であって、
    前記第2導体層の厚み(t2)は前記第3導体層の厚み(t3)より厚い。
  2. 請求項1のプリント配線板であって、前記第3導体層は第3導体層内の第3導体回路を含み、前記第3導体層内の第1導体回路と前記第3導体層内の第2導体回路は、前記第3導体層内の前記第3導体回路を介し電気的に接続されている。
  3. 請求項2のプリント配線板であって、前記第3導体層内の前記第1導体回路と前記第3導体層内の前記第2導体回路と前記第3導体層内の前記第3導体回路は同時に形成されている。
  4. 請求項2のプリント配線板であって、前記第3導体層内の前記第1導体回路と前記第3導体層内の前記第2導体回路と前記第3導体層内の前記第3導体回路は一体的に形成されている。
  5. 請求項1のプリント配線板であって、前記第3導体層内の前記第1導体回路と前記第3導体層内の前記第2導体回路は、一体的に形成されている。
  6. 請求項1のプリント配線板であって、前記第2導体層内の前記第2導体回路はダミー回路であって、前記第2導体層内の前記第2導体回路は前記第2導体層内の他の導体回路に繋がっていない。
  7. 請求項1のプリント配線板であって、前記第4導体層は前記第4導体層内の第3導体回路を有し、前記第2ビア導体は前記第2樹脂絶縁層と前記第3樹脂絶縁層を貫通し、前記第2導体層と前記第4導体層を接続する第2スキップビア導体の一部であって、前記第2スキップビア導体は前記第4導体層内の前記第3導体回路と前記第2導体層内の前記第1導体回路を接続する。
  8. 請求項1のプリント配線板であって、さらに、前記第2樹脂絶縁層と前記第3樹脂絶縁層を貫通し、前記第2導体層と前記第4導体層を接続する第3スキップビア導体を有し、前記第2導体層は前記第2導体層内の第3導体回路と前記第2導体層内の第4導体回路を有し、前記第4導体層は前記第4導体層内の第4導体回路を有し、前記第3スキップビア導体は前記第2導体層内の前記第3導体回路と前記第4導体層内の前記第4導体回路を接続し、前記第2導体層内の前記第2導体回路と前記第2導体層内の前記第3導体回路は前記第2導体層内の前記第4導体回路で接続されている。
  9. 請求項8のプリント配線板であって、前記第2導体層内の前記第2導体回路と前記第2導体層内の前記第3導体回路と前記第2導体層内の前記第4導体回路は一体的に形成されている。
  10. 請求項1のプリント配線板であって、さらに、第1導体層と第1導体層上の第1樹脂絶縁層と前記第1導体層と前記第2導体層とを接続する第1ビア導体とを有し、前記第2導体層は前記第1樹脂絶縁層上に形成されていて、前記第2樹脂絶縁層は前記第1樹脂絶縁層と前記第2導体層上に形成されている。
  11. 請求項1のプリント配線板であって、前記第3樹脂絶縁層のみを貫通し前記第3導体層と前記第4導体層を接続するビア導体は存在しない。
  12. 請求項1のプリント配線板であって、前記第2導体層の厚み(t2)は前記第4導体層の厚み(t4)より厚い。
  13. 請求項10のプリント配線板であって、前記第2導体層の厚み(t2)は前記第4導体層の厚み(t4)より厚い。
  14. 請求項13のプリント配線板であって、前記第2導体層の厚み(t2)は前記第1導体層の厚み(t1)より厚い。
  15. 請求項1のプリント配線板であって、前記第2導体層の厚み(t2)は3.5μm以上、6.5μm以下であり、前記第3導体層の厚み(t3)は1μm以上4μm以下である。
  16. 請求項1のプリント配線板であって、前記第2導体層の厚み(t2)と前記第3導体層の厚み(t3)との比(t2/t3)は1.5以上、2.5以下である。
JP2016000564A 2016-01-05 2016-01-05 プリント配線板 Pending JP2017123376A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016000564A JP2017123376A (ja) 2016-01-05 2016-01-05 プリント配線板
US15/398,778 US10219374B2 (en) 2016-01-05 2017-01-05 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016000564A JP2017123376A (ja) 2016-01-05 2016-01-05 プリント配線板

Publications (1)

Publication Number Publication Date
JP2017123376A true JP2017123376A (ja) 2017-07-13

Family

ID=59227147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016000564A Pending JP2017123376A (ja) 2016-01-05 2016-01-05 プリント配線板

Country Status (2)

Country Link
US (1) US10219374B2 (ja)
JP (1) JP2017123376A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
US10687419B2 (en) 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR20230097817A (ko) * 2021-12-24 2023-07-03 삼성전기주식회사 인쇄회로기판, 캐리어 부착 인쇄회로기판 및 인쇄회로기판 패키지의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI982568A (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
JP3577421B2 (ja) * 1999-01-25 2004-10-13 新光電気工業株式会社 半導体装置用パッケージ
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
US20050041405A1 (en) * 2003-08-22 2005-02-24 Intel Corporation Stacked via structure that includes a skip via
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
JP4899409B2 (ja) 2005-10-21 2012-03-21 パナソニック株式会社 多層プリント配線基板及びその製造方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method

Also Published As

Publication number Publication date
US20170196084A1 (en) 2017-07-06
US10219374B2 (en) 2019-02-26

Similar Documents

Publication Publication Date Title
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
CN103796451B (zh) 印刷布线板及印刷布线板的制造方法
JP2015005612A (ja) パッケージ基板及びパッケージ基板の製造方法
JP2013214579A (ja) 配線板及びその製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP5259240B2 (ja) 多層フレキシブルプリント配線板およびその製造方法
JP2015170770A (ja) プリント配線板
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
JP2015233041A (ja) パッケージ基板
JP2016063199A (ja) パッケージ基板
US9854669B2 (en) Package substrate
JP2015213138A (ja) パッケージ基板及びパッケージ基板の製造方法
JP2017123376A (ja) プリント配線板
JP2019121626A (ja) 印刷配線板の製造方法
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP2015060981A (ja) プリント配線板
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
TWI511634B (zh) 電路板製作方法
JP2016115823A (ja) プリント配線板
JP2015213124A (ja) パッケージ基板
JP2013229421A (ja) 配線基板
JP2017123377A (ja) プリント配線板及びプリント配線板の製造方法
JP2017135193A (ja) プリント配線板、及び、そのプリント配線板の製造方法
JP2002076636A (ja) 配線基板及び配線基板の製造方法