JP2017199704A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2017199704A JP2017199704A JP2016086667A JP2016086667A JP2017199704A JP 2017199704 A JP2017199704 A JP 2017199704A JP 2016086667 A JP2016086667 A JP 2016086667A JP 2016086667 A JP2016086667 A JP 2016086667A JP 2017199704 A JP2017199704 A JP 2017199704A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- wiring board
- forming region
- insulating substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】半導体素子が安定的に作動できる配線基板の製造方法を提供することを課題とする。【解決手段】キャビティ形成領域Xおよびキャビティ形成領域Xを囲繞するキャビティ周辺領域Yを有する絶縁基板1を準備する工程と、キャビティ周辺領域Yにキャビティ形成領域Xを露出させる導体層Mを形成する工程と、導体層Mから露出するキャビティ形成領域Xをレーザー光の照射により掘削してキャビティ6を形成する工程とを行う配線基板Aの製造方法であって、キャビティ形成領域Xの中央部を大きなエネルギーのレーザー光により掘削し、キャビティ形成領域Xの外周部を小さなエネルギーのレーザー光により掘削する。【選択図】図2
Description
本発明は、半導体集積回路素子等の半導体素子が搭載される電子部品内蔵型の配線基板の製造方法に関するものである。
まず、図4および図5を基に、従来の配線基板Bの製造方法の一例を説明する。なお、図4および図5においては、製造工程毎の要部を概略断面図で示す。
まず、図4(a)に示すように、スルーホール27内および上下面に配線導体24が形成された絶縁基板21を準備する。絶縁基板21は、キャビティ形成領域Xおよびキャビティ形成領域Xを囲繞するキャビティ周辺領域Yを有している。キャビティ周辺領域Yには、キャビティ形成領域Xを露出する導体層Mが配線導体24と同時に形成されている。
次に、図4(b)に示すように、キャビティ形成領域Xにキャビティ26を形成する。キャビティ26は、導体層Mから露出するキャビティ形成領域Xに、小径のレーザー光を少しずつ位置をずらしながら照射して掘削することにより形成される。
このとき、レーザー光は、絶縁基板1を効率的に掘削するために一様で大きなエネルギーを有している。
このとき、レーザー光は、絶縁基板1を効率的に掘削するために一様で大きなエネルギーを有している。
次に、図4(c)に示すように、キャビティ26が形成された絶縁基板21を粘着シートN上に載置する。
次に、図4(d)に示すように、キャビティ26内に電子部品Dを挿入して、キャビティ26内に露出する粘着シートN上に電子部品Dを載置する。
次に、図4(e)に示すように、絶縁基板21の上側に第1絶縁層22を形成する。第1絶縁層22の一部は、キャビティ26内に侵入するとともに電子部品Dに接着する。これにより電子部品Dがキャビティ26内の所定の位置に固定される。
次に、図5(f)に示すように、絶縁基板21を粘着シートNから分離する。
次に、図5(g)に示すように、絶縁基板21の下側に第2絶縁層23を形成する。第2絶縁層23の一部は、キャビティ26内に侵入するとともに電子部品Dに接着する。これにより、電子部品Dがキャビティ26内に封止される。
次に、図5(h)に示すように、第1および第2絶縁層22、23に複数のビアホール28を形成する。一部のビアホール28は、電子部品Dの電極Tを底面としている。また、別のビアホール28は、絶縁基板21上下面の配線導体24を底面としている。
次に、図5(i)に示すように、第1および第2絶縁層22、23の表面およびビアホール28内に配線導体24を被着させる。
最後に、図5(j)に示すように、第1および第2絶縁層22、23の表面に形成された配線導体24の一部を露出させる第1開口部25aおよび第2開口部25bを有するソルダーレジスト層25を、第1絶縁層22の上面および第2絶縁層23の下面に被着することで配線基板Bが形成される。
ところで、従来の配線基板Bの製造方法によると、キャビティ26を形成するためにレーザー光を照射するときに、導体層Mの一部がレーザー光により損傷を受けて破損する場合がある。そして、破損した導体層Mの一部がキャビティ26内に紛れてしまい、例えば電子部品Dの電極T同士の間に接触して短絡不良を引き起こしてしまうという問題がある。
本発明は、短絡不良等の電気的不具合を防止することで、半導体素子が安定的に作動することができる配線基板の製造方法を提供することを課題とする。
本発明の配線基板の製造方法は、キャビティ形成領域およびキャビティ形成領域を囲繞するキャビティ周辺領域を有する絶縁基板を準備する工程と、キャビティ周辺領域にキャビティ形成領域を露出させる導体層を形成する工程と、導体層から露出するキャビティ形成領域をレーザー光の照射により掘削してキャビティを形成する工程とを行う配線基板の製造方法であって、キャビティ形成領域の中央部を大きなエネルギーのレーザー光により掘削し、キャビティ形成領域の外周部を小さなエネルギーのレーザー光により掘削することを特徴とするものである。
本発明の配線基板の製造方法によれば、キャビティ形成領域の中央部を大きなエネルギーのレーザー光により掘削し、キャビティ形成領域の外周部を小さなエネルギーのレーザー光により掘削する。このため、導体層には小さなエネルギーのレーザー光しか照射されることがなく、レーザー光により導体層が破損して導体層の一部がキャビティ内に紛れ込んで短絡不良等を引き起こすことを防止できる。これにより、半導体素子が安定的に作動することができる配線基板の製造方法を提供することができる。
まず、図1を基に、本発明に係る製造方法により製造される配線基板Aの一例を説明する。
配線基板Aは、絶縁基板1と、第1絶縁層2と、第2絶縁層3と、配線導体4と、ソルダーレジスト層5と、電子部品Dとを備えている。
配線基板Aは、絶縁基板1と、第1絶縁層2と、第2絶縁層3と、配線導体4と、ソルダーレジスト層5と、電子部品Dとを備えている。
絶縁基板1には、電子部品Dを収容するキャビティ6が形成されている。そして、キャビティ6内に、電子部品Dが第1絶縁層2および第2絶縁層3により固着された状態で収容されている。
また、絶縁基板1には、複数のスルーホール7が形成されている。そして、絶縁基板1の表面およびスルーホール7内に配線導体4が被着されており、絶縁基板1上下の配線導体4同士がスルーホール7を介して電気的に接続される。
また、絶縁基板1には、複数のスルーホール7が形成されている。そして、絶縁基板1の表面およびスルーホール7内に配線導体4が被着されており、絶縁基板1上下の配線導体4同士がスルーホール7を介して電気的に接続される。
第1絶縁層2は、絶縁基板1の上面に被着されている。第2絶縁層3は、絶縁基板1の下面に被着されている。これらの第1および第2絶縁層2、3には、複数のビアホール8が形成されている。そして、第1および第2の絶縁層2、3の表面およびビアホール8内には、配線導体4が被着されている。
第1絶縁層2上面の配線導体4の一部は、絶縁基板1上面の配線導体4にビアホール8を介して電気的に接続されている。また、第1絶縁層2表面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール8を介して電気的に接続されている。
さらに第1絶縁層2の表面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第1開口部5a内に露出して、半導体素子接続パッド9を形成している。そして、この半導体素子接続パッド9に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Aの上面に半導体素子Sが搭載される。
第1絶縁層2上面の配線導体4の一部は、絶縁基板1上面の配線導体4にビアホール8を介して電気的に接続されている。また、第1絶縁層2表面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール8を介して電気的に接続されている。
さらに第1絶縁層2の表面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第1開口部5a内に露出して、半導体素子接続パッド9を形成している。そして、この半導体素子接続パッド9に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Aの上面に半導体素子Sが搭載される。
第2絶縁層3下面の配線導体4の一部は、絶縁基板1下面の配線導体4にビアホール8を介して電気的に接続されている。また、第2絶縁層3下面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール8を介して電気的に接続されている。
また、第2絶縁層3の下面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第2開口部5b内に露出して、外部の電気回路基板と接続するための外部接続パッド10を形成している。そして、外部接続パッド10と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体4および電子部品Dを介して信号を伝送することにより半導体素子Sが作動する。
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
また、第2絶縁層3の下面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第2開口部5b内に露出して、外部の電気回路基板と接続するための外部接続パッド10を形成している。そして、外部接続パッド10と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体4および電子部品Dを介して信号を伝送することにより半導体素子Sが作動する。
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
次に、図2〜図3を基に、本発明に係る配線基板の製造方法を説明する。図2および図3は製造工程毎の要部を概略断面図で示している。なお、図1を基に説明した配線基板Aと同一の部材には同一の符号を付し、その詳細な説明は省略する。
まず、図2(a)に示すように、スルーホール7内および上下面に配線導体4が形成された絶縁基板1を準備する。絶縁基板1は、キャビティ形成領域Xおよびキャビティ形成領域Xを囲繞するキャビティ周辺領域Yを有している。また、キャビティ周辺領域Yには、キャビティ形成領域Xを露出する導体層Mが配線導体4と同時に形成されている。
絶縁基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板1の厚みは、およそ150〜250μm程度である。
配線導体4は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。
スルーホール7の直径は、例えば70〜150μm程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
絶縁基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板1の厚みは、およそ150〜250μm程度である。
配線導体4は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。
スルーホール7の直径は、例えば70〜150μm程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
次に、図2(b)に示すように、導体層Mから露出するキャビティ形成領域Xの中央部から外周部にかけて、100μm程度のビーム径のレーザー光を少しずつ位置をずらしながら照射する。
このように、キャビティ形成領域Xにおける絶縁基板1を掘削することで図2(c)に示すようなキャビティ6が形成される。
なお、導体層Mにレーザー光の一部が当たるキャビティ形成領域Xの外周部におけるレーザー光のエネルギーの大きさは、キャビティ形成領域Xの中央部におけるエネルギーの大きさよりも小さく設定される。
エネルギーの大きさの調整は、レーザーの照射時間や照射出力等により調整される。
このように、キャビティ形成領域Xにおける絶縁基板1を掘削することで図2(c)に示すようなキャビティ6が形成される。
なお、導体層Mにレーザー光の一部が当たるキャビティ形成領域Xの外周部におけるレーザー光のエネルギーの大きさは、キャビティ形成領域Xの中央部におけるエネルギーの大きさよりも小さく設定される。
エネルギーの大きさの調整は、レーザーの照射時間や照射出力等により調整される。
次に、図2(d)に示すように、絶縁基板1を粘着シートN上に載置する。
次に、図2(e)に示すように、キャビティ6内に電子部品Dを挿入して、キャビティ6内に露出する粘着シートN上に電子部品Dを載置する。
次に、図2(f)に示すように、絶縁基板1の上側に第1絶縁層2を形成する。第1絶縁層2の一部は、キャビティ6内に侵入するとともに電子部品Dに接着する。これにより電子部品Dがキャビティ6内の所定の位置に固定される。
第1絶縁層2を形成するには、絶縁基板1の上面に、第1絶縁層用の未硬化の樹脂シートを積層するとともに、上方からプレスしながら加熱処理する方法が採用される。第1絶縁層2は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ15〜70μm程度である。なお、第1絶縁層2は、ガラスクロスを含有していても構わない。
第1絶縁層2を形成するには、絶縁基板1の上面に、第1絶縁層用の未硬化の樹脂シートを積層するとともに、上方からプレスしながら加熱処理する方法が採用される。第1絶縁層2は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ15〜70μm程度である。なお、第1絶縁層2は、ガラスクロスを含有していても構わない。
次に、図3(g)に示すように、絶縁基板1を粘着シートNから分離する。
次に、図3(h)に示すように、絶縁基板1の下側に第2絶縁層3を形成する。第2絶縁層3の一部は、キャビティ6内に侵入するとともに電子部品Dに接着する。これにより電子部品Dがキャビティ6内に封止される。
第2絶縁層3は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ15〜70μm程度である。
第2絶縁層3は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ15〜70μm程度である。
次に、図3(i)に示すように、第1絶縁層2および第2絶縁層3に複数のビアホール8を形成する。一部のビアホール8は、電子部品Dの電極Tを底面としている。また、別のビアホール8は、絶縁基板1表面の配線導体4を底面としている。
なお、ビアホール8の直径は、20〜100μm程度であり、例えばレーザー加工により形成される。
なお、ビアホール8の直径は、20〜100μm程度であり、例えばレーザー加工により形成される。
次に、図3(j)に示すように、第1絶縁層2および第2絶縁層3の表面およびビアホール8内に配線導体4を被着させる。配線導体4は、例えば周知のセミアディティブ法により、銅等の良導電性金属で形成される。
最後に、図3(k)に示すように、第1および第2絶縁層2、3表面に形成された配線導体4の一部を露出させる第1開口部5aおよび第2開口部5bを有するソルダーレジスト層5を、第1絶縁層2の上面および第2絶縁層3の下面に被着することで配線基板Aが形成される。
ソルダーレジスト層5は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを、第1および第2絶縁層2、3および配線導体4の上に塗布または貼着して熱硬化させることにより形成される。
ソルダーレジスト層5は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを、第1および第2絶縁層2、3および配線導体4の上に塗布または貼着して熱硬化させることにより形成される。
ところで、本発明に係る配線基板の製造方法によると、キャビティ形成領域Xの中央部を大きなエネルギーのレーザー光により掘削し、キャビティ形成領域Yの外周部を小さなエネルギーのレーザー光により掘削する。
このため、導体層Mには小さなエネルギーのレーザー光しか照射されることがなく、レーザー光により導体層Mが破損して導体層Mの一部がキャビティ6内に紛れ込んで短絡不良等を引き起こすことを防止できる。これにより、半導体素子Sが安定的に作動することができる配線基板Aの製造方法を提供することができる。
このため、導体層Mには小さなエネルギーのレーザー光しか照射されることがなく、レーザー光により導体層Mが破損して導体層Mの一部がキャビティ6内に紛れ込んで短絡不良等を引き起こすことを防止できる。これにより、半導体素子Sが安定的に作動することができる配線基板Aの製造方法を提供することができる。
1 絶縁基板
6 キャビティ
A 配線基板
M 導体層
P 導体パターン
X キャビティ形成領域
Y キャビティ周辺領域
6 キャビティ
A 配線基板
M 導体層
P 導体パターン
X キャビティ形成領域
Y キャビティ周辺領域
Claims (1)
- キャビティ形成領域および該キャビティ形成領域を囲繞するキャビティ周辺領域を有する絶縁基板を準備する工程と、
前記キャビティ周辺領域に前記キャビティ形成領域を露出させる導体層を形成する工程と、
前記導体層から露出する前記キャビティ形成領域をレーザー光の照射により掘削してキャビティを形成する工程と、
を行う配線基板の製造方法であって、
前記キャビティ形成領域の中央部を大きなエネルギーのレーザー光により掘削し、前記キャビティ形成領域の外周部を小さなエネルギーのレーザー光により掘削することを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016086667A JP2017199704A (ja) | 2016-04-25 | 2016-04-25 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016086667A JP2017199704A (ja) | 2016-04-25 | 2016-04-25 | 配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017199704A true JP2017199704A (ja) | 2017-11-02 |
Family
ID=60239483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016086667A Pending JP2017199704A (ja) | 2016-04-25 | 2016-04-25 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017199704A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188059A (ja) * | 2019-05-10 | 2020-11-19 | イビデン株式会社 | キャビティ付き配線板の製造方法 |
-
2016
- 2016-04-25 JP JP2016086667A patent/JP2017199704A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188059A (ja) * | 2019-05-10 | 2020-11-19 | イビデン株式会社 | キャビティ付き配線板の製造方法 |
JP7208854B2 (ja) | 2019-05-10 | 2023-01-19 | イビデン株式会社 | キャビティ付き配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012039090A (ja) | 半導体装置及びその製造方法 | |
KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
JP2010219121A (ja) | 半導体装置及び電子装置 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2016100603A (ja) | 素子内蔵型印刷回路基板及びその製造方法 | |
JP2008263188A (ja) | 回路基板の製造方法 | |
JP2006237637A (ja) | プリント配線板及びその製造方法 | |
JP6669330B2 (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
JP2014150091A (ja) | 配線基板およびその製造方法 | |
US20160189979A1 (en) | Method for producing wiring board | |
JP2015050309A (ja) | 配線基板の製造方法 | |
KR100379119B1 (ko) | 다층 프린트배선판과 그의 제조 방법 | |
KR20160019297A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2019047063A (ja) | プリント配線板およびその製造方法 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP2017199704A (ja) | 配線基板の製造方法 | |
JP2013229421A (ja) | 配線基板 | |
JP2019121766A (ja) | プリント配線板およびその製造方法 | |
JP6219787B2 (ja) | 配線基板の製造方法 | |
JP2015204379A (ja) | プリント配線板 | |
US11641720B2 (en) | Circuit board and manufacturing method thereof | |
JP2018195600A (ja) | 配線基板、配線基板の製造方法 | |
US20190013263A1 (en) | Wiring board and semiconductor package | |
TW201532239A (zh) | 嵌入式基板及其製造方法 | |
JP2023047897A (ja) | 配線基板及び配線基板の製造方法 |