KR100379119B1 - 다층 프린트배선판과 그의 제조 방법 - Google Patents

다층 프린트배선판과 그의 제조 방법 Download PDF

Info

Publication number
KR100379119B1
KR100379119B1 KR10-2000-7005254A KR20007005254A KR100379119B1 KR 100379119 B1 KR100379119 B1 KR 100379119B1 KR 20007005254 A KR20007005254 A KR 20007005254A KR 100379119 B1 KR100379119 B1 KR 100379119B1
Authority
KR
South Korea
Prior art keywords
pattern
hole
core
mounting
conductive
Prior art date
Application number
KR10-2000-7005254A
Other languages
English (en)
Other versions
KR20010024616A (ko
Inventor
츠카다기요타카
콘도미츠히로
이시다나오토
아사노코우지
미노우라히사시
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP33637897A external-priority patent/JP3296273B2/ja
Priority claimed from JP33787097A external-priority patent/JP3296274B2/ja
Priority claimed from JP33808697A external-priority patent/JP3334584B2/ja
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20010024616A publication Critical patent/KR20010024616A/ko
Application granted granted Critical
Publication of KR100379119B1 publication Critical patent/KR100379119B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 패턴층 사이의 거리를 짧게 하고, 우수한 접속 신뢰성을 가진 미세 도통용 홀의 형성을 용이하게 하는 다층 프린트 배선판의 제조 방법에 관한 것이다. 코어 패턴(12,13)을 포함하는, 패드(101,111)를 가진 코아 기판(21)을 먼저 준비한 다음, 상기 코어 기판 표면에, 절연층(22)을 적층하여 적층판을 형성한다. 그 다음, 상기 적층판 표면에 표면 패턴(11)을 형성한다. 상기 적층판에, 레이저 빔을 조사함으로써 도통용 홀을(30,31)을 형성한다. 도통용 홀(30,31) 저부의 개구부는, 패드(101,111)로 덮는다.

Description

다층 프린트배선판과 그의 제조 방법{MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME}
최근, 다층 프린트배선판에 있어서, 신호를 빠른 속도로 전송할 수 있도록, 패턴 층의 간격을 짧게 하기 위하여 절연층의 두께를 얇게 하고자 하는 요구가 있어 왔다.
도 1은, 다층 프린트배선판을 제조하는 기존의 방법을 나타내고 있다. 이 방법에서는, 도통용 홀(92)과 도체패턴(93)을 절연기판 위에 형성하고, 복수개의 기판(91)을 함께 적층(laminate)시킨다.
그러나, 상기 방법에 의하면, 절연기판(91)에, 도통용 홀(92)과 도체패턴(93)을 먼저 형성하여야 한다. 이것은 절연 기판(91)을 얇게 만드는 것을 어렵게 한다.
도 2는, 얇은 절연층을 형성하는 기존의 제조 공정을 보여주고 있다. 이러한 제조 공정에서는, 도통용 홀(92)과 도체패턴(93)을 가진 절연기판(91)이 만들어 진다. 기판(91) 위의 표면에, 프리프레그(prepreg) 또는 이와 유사한 것으로 만들어진 절연층(911)을 적층시킨다. 그리고, 도체패턴(931)이 절연층(911)의 표면에 형성된다. 그 다음, 절연층(911)을 자외선으로 조사하고 현상하여, 절연층에(911) 도통용 홀(921)을 형성한다. 도금막(930)이 도통용 홀(921)의 벽에 피복된다. 이러한 방법으로 절연층이 적층되어지기 때문에, 도체패턴(93, 931) 사이의 간격이 감소하고, 신호의 빠른 속도로의 전송이 가능하다.
그러나, 상기의 제조 공정에 있어서, 도통용 홀이 형성된 후에, 절연층(911) 위에 남는 잔여 수지(resin)는 도통용 홀(921)의 만족스럽지 못한 도통를 야기할 수 있다. 따라서, 도통용 홀(921)은 커야 한다. 그러나, 이것은 도통용 홀 사이의 피치를 좁히는 것을 어렵게 만든다.
또한, 도 3 에서 보는 바와 같이, 탑재용 홀(93)을 갖는 다층 프린트배선판에 있어서, 도통용 홀(94)을 형성할 때, 탑재용 홀(94)에 있는 도체패턴(93)의 노출된 부분이 동박(銅箔) 에칭액에 의해 부식되어 질 수 있다. 이는 탑재용 홀(94)에 있는 본딩 패드(942)의 노출된 부분과 본딩 와이어와의 접속을 만족스럽지 못하게 할 수 있다.
본 발명의 첫번째 목적은, 패턴 사이의 간격을 짧게 하고, 우수한 도통 신뢰성(conductive reliability)을 가진 도통용 홀의 형성을 용이하게 하는 다층 프린트배선판과, 이의 제조 방법을 제공하는 데에 있다.
본 발명의 두번째 목적은, 에칭 액에 대해 우수한 내식성(耐蝕性)과, 본딩 와이어에 대해 우수한 접속 신뢰성을 갖는 접속 단자를 가진 다층 전자부품 탑재용 기판과, 이의 제조 방법을 제공하는 데에 있다.
본 발명은, 다층 프린트배선판(multilayer printed circuit board)과 그의 제조 방법에 관한 것으로, 더욱 상세하게는, 얇은 절연층의 형성과 도통용 홀 (conductive holes)의 형성, 그리고, 에칭 액으로부터 배선판의 보호에 관한 것이다.
도 1은, 다층 프린트 배선판의 제조 방법에 대한 첫번째 선행기술을 나타낸 그림이다.
도 2는, 다층 프린트 배선판의 제조 방법에 대한 두번째 선행기술을 나타낸 그림이다.
도 3은, 다층 프린트 배선판의 제조 방법에 대한 두번째 선행기술을 나타낸 그림이다.
도 4는, 본 발명의 첫번째 실시예에 의한 다층 프린트 배선판을 나타내는 단면도이다.
도 5는, 도 4의 다층 프린트 배선판의 코어 기판을 나타내는 단면도이다.
도 6은, 코어 기판과 벽면 패턴을 형성하기 위한 방법을 설명한 단면이다.
도 7은, 벽면 패턴을 가진 코어 기판을 나타낸 사시도이다.
도 8은, 코어 패턴을 형성하기 위해 코어 기판 위에 마스크를 적용시킨 것을 나타낸 사시도이다.
도 9는, 코어 패턴을 가진 코어 기판을 나타낸 사시도이다.
첫번째의 본 발명은, 다층 프린트배선판의 제조방법을 제공한다. 먼저, 도통용 홀 저부의 개구부을 덮기 위한 패드와 코어 패턴을 포함하는, 코아 기판을 준비한다. 그 다음, 코아 기판의 표면 위에 절연 층을 적층하여, 척층판을 형성한다. 그 다음, 상기 적층판 표면에 있어서, 도통용 홀이 형성되지 않을 부분에, 표면 패턴을 형성한다. 그 다음, 상기 적층판의 도통용 홀 형성부분에, 레이저 빔을 조사하여, 상기 피복 패드를 저부로 하는 도통용 홀을 형성한다. 상기 도통용 홀의 내부를 포함하여, 상기 절연층의 표면전체를 얇은 도금 막으로 피복한다. 그 다음, 상기 도통용 홀을 개구시킨 상태로, 상기 얇은 도금 막을 마스크하고, 도통용 홀의 벽에 도전성 피막을 피복한 후, 상기 마스크를 제거한다. 상기 도전성 피막으로 피복되지 않은 상기의 얇은 도금 막을 제거한다.
첫번째 본 발명의 가장 중요한 특징은, 코어 기판의 표면에 절연 층을 적층하는 제조 공정을 실시하고, 패드가 닿은 도통용 홀을, 레이저 빔을 조사함으로써 적층판 위에서 밀링(milling)하는 것이다 .
본 발명에서, 코어 패턴이란, 코어 기판의 표면 또는 내부에 형성되는 1층 또는 2층 이상의 도체패턴을 말한다. 표면 패턴이란, 절연층 표면에 형성된 도체 패턴을 의미한다 .따라서, 이하, 패턴은 코어 패턴 과/또는 표면 패턴을 의미한다.
본 발명에 의하면, 절연층은, 도통용 홀과 표면 패턴을 형성할 때 코아 기판에 의해 강화된다. 이는 더 얇은 절연층의 형성이 가능하게 한다.
랜드(land)가, 도통용 홀 형성 부분의 중간부를 둘러싸는 것이 바람직하다. 랜드와, 도통용 홀의 벽을 피복하는 전도성 피막은 모두 금속으로, 대체로 같은 열팽창 계수를 갖는다. 이는 열적 충격이 있을 때, 전도성 피막이 도통용 홀의 벽에서 떨어져 나오는 것을 방지한다.
또한, 도통용 홀이 비교적 깊더라도, 얇은 도금 막이 도통용 홀의 벽에 균일하게 적용되고, 도통용 홀의 중간 부분에 랜드를 제공함에 의해 도통 신뢰도가 향상된다.
랜드가 단지 도통용 홀을 강화하는데 사용될 때, 같은 층에 위치하는 랜드와 코어 패턴은 서로 절연된다. 그러나, 같은 층에 위치해 있는 랜드와 코어 패턴은 서로 전기적으로 연결되어 있을 수 있다.
얇은 도금 막은 0.01∼5 μm 의 두께를 갖는 것이 바람직하다.
절연 코어(core)기판은, 패턴과 홀을 형성할 수 있을 정도의 기계적 강도를 갖는 것이 바람직하다. 코어 기판은, 유리 섬유와 유리 직물을 충진한 수지 기판을 사용한다. 코어 패턴은, 코아 기판의 표면 또는 내부 중 적어도 하나에 형성된다.
절연층은 30∼150μm 의 두께를 갖는 것이 바람직하다.
절연층은 코어 기판의 한쪽 면 또는 양쪽 면에 형성할 수 있다.
또한, 예를 들면, 절연층은 프린팅하고 프리프레그(prepreg)를 적용하여 형성될 수 있으며, 이것은 유리 섬유나 유리 직물을 함침하는 수지(resin)를 반경화하거나, 프리프레그를 적용하여 프리프레그 안에서 수지를 경화함으로써 형성된다.
도통용 홀은 30∼300μm 의 직경을 갖는 것이 바람직하다.
얇은 도금 막은, 예를 들면, 화학적 도금 막으로 형성하는 것이 바람직하며, 이것은 구리, 주석 도금, 납땜 팔라듐 촉매의 부여, 또는 이러한 물질들의 라미네이션과 같은 도전성 물질로 이루어진다.
두 번째의 본 발명은, 코어 패턴, 코어 기판의 표면을 피복하는 절연층, 절연층 표면에 형성된 표면 패턴, 표면 패턴과 코어 패턴을 전기적으로 접속하는 도통용 홀을 포함하는 다층 프린트배선판을 제공한다. 이때, 코어 패턴은, 도통용 홀 저부의 개구부을 피복하는 패드를 포함한다.
세번째의 본 발명은, 다층 전자부품탑재용 기판의 제조 방법을 제공하는 것이다. 제 1공정에서는, 전자부품탑재용 홀과, 탑재용 홀과 함께 노출된 접속 단자와, 도통용 홀 저부의 개구부를 피복하기 위한 패드를 가진 코어 패턴을 포함하는 코아 기판을 준비한다. 제 2공정에서는, 탑재용 홀과 노출된 상태의 접속 단자를 가진 코아 기판의 표면에, 절연층을 피복하여 적층판을 형성한다. 제 3공정에서는,접속단자의 표면을 무전해 도금막으로 피복한다. 제 4공정에서는, 상기 적층판 표면에 금속층을 형성한다. 제 5공정에서는, 상기 적층판의 도통용 홀의 형성부분에, 레이저 빔을 조사하여, 피복패드를 저부로 하는 도통용 홀을 형성한다. 제 6공정에서는, 상기 도통용 홀의 내부에 도전성 피막을 형성한다. 제 7공정에서는, 상기 금속 층을 에칭하여 표면 패턴을 형성한다. 제 3공정 후와 제 7공정 전에, 상기 적층판을 가열한다.
3번째의 본 발명에 있어서, 탑재용 홀과 함께 노출된 접속 단자는, 무전해 도금 막으로 피복되어 있다. 접속단자는 구리로 만들어지는 것이 바람직하다. 그러나, 접속 단자에 포함된 구리는 무전해 도금 막에 스며들 수 있다. 구리는 에칭 액에 대한 내식성을 저하시키는 원인이 되는 물질이다. 따라서, 본 발명에 있어서는,무전해 도금 막 안에 있던 구리를 막 표면으로 확산시키기 위해 무전해 도금 막을 가열한다. 그 결과, 무전해 도금 막의 자기소결(self-sintering)이 증가하고, 미세 막 구조가 얻어진다. 이것은, 표면 패턴(제 7공정)을 형성하는데 사용되어지는 에칭 액에 대한 도금의 내식성을 향상시킨다. 따라서, 탑재용 홀의 내부에 노출된 접속단자는 에칭 액에 의해 부식되지 않는다. 이는 접속단자에 대한 본딩 와이어, 플립 칩(flip chip), 납땜 접속의 접합 강도(bonding strenth)를 향상시킨다.
4번째의 본 발명은, 다층 전자부품탑재용 기판을 제조하는 방법을 제공하는 것이다. 먼저, 제 1공정에서는, 전자부품탑재용 홀과, 탑재용 홀과 함께 노출된 접속 단자와, 도통용 홀 저부의 개구부를 피복하기 위한 패드를 가진 코어 패턴을 포함하는 코아 기판을 준비한다. 제 2공정에서는, 탑재용 홀과, 노출된 상태의 접속 단자를 가진 코아 기판의 표면에, 절연층을 피복하여 적층판을 형성한다. 제 3공정에서는, 접속단자의 표면을 무전해 도금막으로 피복한다. 제 4공정에서는, 상기 적층판 표면에 금속층을 형성한다. 제 5공정에서는, 상기 금속 층을 에칭하여 표면 패턴을 형성한다. 제 6공정에서는, 상기 적층판의 도통용 홀의 형성부분에, 레이저 빔을 조사하여, 피복패드를 저부로 하는 도통용 홀을 형성한다. 제 7공정에서는, 상기 도통용 홀의 내부에 도전성 피막을 형성한다. 제 3공정 후와 제 5공정 전에, 상기 적층판을 가열한다.
3번째 발명에 있어서는, 표면 패턴의 형성 후에 도통용 홀을 형성하고, 4번째 발명에 있어서는, 도통용 홀의 형성 후에 표면 패턴을 형성한다.
4번째 발명에 있어서, 제 2공정과 제 3공정 중 어느 하나가 먼저 실시될 수 도 있다. 무전해 도금 막을 형성한 후와 표면 패턴을 형성하기 전에, 적층판을 가열하여야 한다.
무전해 도금 막은 무전해 Ni-Au 도금이나, 무전해 Ni-Pd 도금으로 형성되는 것이 바람직한다.
본 발명의 5번째는, 전자 부품물을 탑재하기 위한 탑재용 홀과, 코어 패턴을 포함하는 코어 기판과, 상기 코어 기판의 표면에 형성된 절연층과, 상기 절연층 위에 적층된 표면 패턴과, 상기 코어 패턴을 표면 패턴과 전기적으로 접속시키기 위한 도통용 홀과, 탑재용 홀과 함께 노출된 접속 단자를 포함하는 다층 전자부품탑재용 기판을 제공하는 것이다. 이때, 상기의 접속단자는, 무전해 Ni-Au 도금 또는 무전해 Ni-Pd 도금으로 형성된 무전해 도금 막에 의해 피복되는 것을 특징으로 하고, 코어 패턴은, 도통용 홀 저부의 개구부을 피복하는 패드를 포함한다.
6번째의 본발명은, 다층 전자부품탑재용 기판의 제조 방법을 제공하는 것이다. 먼저, 코어 기판에, 코어 패턴과 전자부품탑재용 홀을 형성한다. 그 다음, 상기 코어 기판의 표면에, 탑재용 홀을 개구시킨 상태로 절연층을 적층하여, 적층판을 형성한다. 탑재용 홀을 덮기 위하여, 적층판의 표면을 금속박(箔)으로 피복한다. 상기 적층판에 도통용 홀을 형성하고, 도통용 홀의 내벽을 도전성 피막으로 피복한다. 상기 금속박에 패턴닝(patterning)을 행하여 표면 패턴을 형성하고, 탑재용 홀 및 그 주변의 절연층 부분을 피복하는 덮개를 형성한다. 상기 탑재용 홀 주변의 절연층 부분을 밀링(milling)하여 상기 덮개를 제거함으로써, 상기 탑재용 홀을 노출시킨다.
본 발명의 가장 큰 특징은, 코어 기판의 표면 위에 절연층을 적층하는 제조 공정을 실시하고, 금속박으로 코팅된 상태의 탑재용 홀과 함께, 도통용 홀을 형성하고, 도전상 피막으로 도통용 홀을 코팅하고, 표면 패턴을 형성한다는 데에 있다.
7번째의 본 발명은, 코어 패턴을 포함하는 코어 기판과, 상기 코어 기판 표면을 피복하는 절연층과, 상기 절연층 표면에 형성된 표면 패턴과, 상기 코어 패턴과 표면 패턴을 전기적으로 접속하는 도통용 홀과, 상기 코어 기판에 형성된 탑재용 홀을 포함하는 다층 전자부품탑재용 기판을 제공하는 것이다. 이때, 상기 절연층은, 탑재용 홀을 개구시키는 개구부와 개구부을 둘러싸고 있는 리세스(recess)를 포함한다.
(실시예 1)
본 발명의 첫번째 실시예에 따른 다층프린트배선판의 제조방법을 도 4 내지 도 18을 참조하여 설명하도록 한다.
도 4 에서 나타난 바와 같이, 다층프린트배선판(50)은 코어패턴(12, 13, 16)을 포함하는 코어기판(21)과, 코어기판(21)의 표면위에 적층된 절연층(22)과, 절연층의 상부에 형성된 표면패턴(11) 및 도통용 홀(30, 31)을 포함하고 있다.
도통용 홀(30)은, 전기적으로, 코어패턴(13) 및 표면 패턴(11)과 접속되어 있다. 도통용 홀(31)은 전기적으로 코어패턴(12) 및 표면패턴(11)과 연결되어 있다. 도통용 홀(30)의 중앙부는 원형의 보강된 랜드(land)에 의하여 둘러싸여 있다.
코어패턴(13, 11)은, 각각 도통용 홀(30, 31)의 노출된 바닥(110)부분을 덮고 있는 피복패드(101, 111)를 포함하고 있다. 표면 패턴(11)은, 도통용 홀(30, 31)의 개구부를 둘러싸고 있는 랜드(120, 121)을 포함한다.
표면패턴(11)은, 솔더볼(solder ball)(63)과 외부커넥션을 연결하는 패드(125) 를 포함하고 있다.
전자부품을 탑재하기 위하여 사용되는 탑재용 홀(29)은, 일반적으로 다층프린트배선판의 중앙부에 위치되어 있다.
다수의 노출형 벽면패턴(15)은, 도 9 에서 보이는 바와 같이 탑재용홀(29)의 벽면에 배열되어 있다. 벽면패턴(15)은, 전기적으로 코어패턴(13)과 연결되어 있다. 탑재용 홀(29)은 본딩패드(116, 126, 117)에 의하여 둘러싸여 있고, 상기 본딩패드는, 전기적으로 코어패턴(12)과 표면패턴(11) 및 벽면패턴(15)과 접속되어 있다.
도 4 에서 보이는 바와 같이, 탑재용 홀(29)의 한쪽 말단부는 방열판(59)에 의하여 덮여 있다. 다층프린트배선판(50)의 표면은 솔더 레지스트(25)로 피복되어 있다.
다층프린트배선판의 제조방법을 이하에서 묘사하기로 한다.
(1) 코어기판의 제조
도 5 에서 보이는 바와 같이, 절연층(211, 212)이 포함된 절연기판을 우선제조한다. 절연층(211, 212)은 에폭시, 폴리이미드 또는 비스말이미드트리아진 수지로 이루어지는 것이 바람직하며, 상기 수지는 유리섬유 또는 유리직물로 이루어진 보강된 재료로 함침되는 것이 바람직하다. 구리박(薄)(1)이 절연층(211, 212)의 표면에 부착된다. 이후에, 현상 및 에칭과정이 실시하여, 절연층(212) 표면에 구리박(1)의 패턴을 형성하고, 또한 코어패턴을 형성한다. 이후, 구리박(1)이 남아있는 부분 중, 탑재용 홀이 형성될 부분(290)의 절연층(211, 212)에 개구부(100)가 형성된다.
절연층(212, 211)은 코어기판(21)을 형성하기 위하여 프리프레그와 같은 접착제를 사용하여 부착하는 것이 바람직하다. 탑재용홀의 형성부분(290)은 라우터(router)와 같은 수단을 사용하여 형성한다.
그 이후, 도 6 에 나타난 바와 같이, 탑재용 홀(29)의 벽면을 포함하여 코어기판(21)의 표면에 화학도금과 전기도금에 의한 금속도금(130)이 행해진다. 이후, 네가티브형 감광수지로 만든 레지스트막(71)을 코어기판에 피복한다.
벽면패턴형성용 마스크(40)를 코어기판(21)의 상하부 표면에 적용한다. 마스크(40)에는 각각, 탑재용홀(29)을 피복하는 레지스트막(71)(벽표면의 패턴이 형성되지 않은 부분)의 노출부분을 위한 슬릿(41)이 있다.
코어기판(21)은 이후 산란광(4)에 의하여 조사(照射)되며, 이는 패턴이 형성되지 않는 부분의 벽면에 있는 레지스트막을 감광화한다.
이후, 마스크(40)는 제거되고, 레지스트막(71)은 현상되어, 패턴이 형성되지 않는 부분의 벽면과 패드가 형성되지 않는 부분의 벽면이 제거된다. 레지스트막(71)에 의해 노출된 금속도금(130)과 구리박(1)은 에칭되고 제거된다. 결과적으로, 도 7 에 나타난 바와 같이, 코어기판(21)의 노출된 표면(291)부분은 탑재용홀의 벽면에 형성되고, 벽면패턴(15)은 노출된 표면 사이에 형성된다. 또한 노출된 표면(292)은 탑재용홀(29)의 말단에 형성된다.
코어기판(21)의 표면의 잔여 레지스트막(71)은 알칼리 용매로 제거한다. 이로써 도 7에서 보인 바와 같이, 벽면패턴(15)과 구리박(1)이 노출된다.
도 8에서와 같이, 패턴형성용 마스크(42)가 코어기판(21)의 표면에 부가된다. 탑재용홀(29)은 마스크(42)로 막아지고, 이어서, 코어기판(21)표면상의 구리막(1)이 에칭된다. 이 부분이 도 9 및 도 10 에서 보이는 바와 같이, 벽면패드 (118), 본딩패드(116, 117), 코어패턴(12, 16)을 형성한다. 도 11을 참조하면, 코어기판(2)의 표면상에, 원형의 보강된 랜드(110)가 전도성홀형성부분(300)의 주변에 형성되고, 라운드 피복패드(111)가 도통용 홀 형성부분(310)에 형성된다.
(2) 적층막의 형성
도 12 에서와 같이, 절연층(22)이 코어기판(21)의 표면에 형성(바람직하게는 프린팅 프리프래그에 의해서) 형성된다. 프리프래그는 수지가 유리직물에 함침되어 반경화된 상태에 있다. 절연층(22)은 아라미드 부직포가 함침된 에폭시 수지를 사용할 수 있다. 절연층(21)은 페이스트타입의 솔더레지스트를 인쇄하여 형성할 수도 있다. 이후, 탑재용 홀(29)과, 본딩 패드(116,117)를 노출시키는 개구부(229)가 절연층(22)에 형성된다. 절연층(22)의 두께는, 30 내지 150㎛인 것이 바람직하다.절연층 22 의 두께가 30㎛보다 적으면, 코어패턴과 표면패턴 사이가 절연되기 어렵고, 150㎛보다 크면, 코어패턴과 표면패턴간의 간격이 증가하는데, 이것은 전기적 신호의 고속전달을 방해한다.
이후, 구리박(1)이, 절연층(22)의 표면에 적층판을 얻기 위하여 부착된다. 절연층(22)의 개구부(109)와 거의 동일한 면적을 갖는 개구부(109)가 구리박(1)에 형성된다.
(3) 표면패턴의 형성
도 13 에서와 같이, 구리박(1) 부분은 에칭되어, 절연층(22) 위에 본딩패턴 (126)과 표면패턴(11)을 형성하기 위하여 제거된다. 원형모양의 랜드(120, 121)는, 도통용 홀 형성부분(300, 310)의 주위에 형성된다. 솔더볼 접합패드(125)도 형성된다. 랜드(!20, 121)는, 표면패턴(11)과 전기적으로 접속된다.
(4) 도통용 홀의 밀링
도 13 과 같이, 레이저 발진장치(46)를 사용하여, 적층판(20)의 도통용 홀 형성부분(300, 310)에 레이저빔(45)을 조사한다. 레이저빔(45)은 도통용 홀 형성부에 국부적으로 조사된다. 비교적 고출력을 갖는 이산화탄소레이저, 기판에 작은 열적효과를 나타내는 엑시머레이저, 또는, 이와 유사한 것을, 레이저빔(45)의 발진장치로 사용하는 것이 바람직하다.
레이저 빔(45)에 의한 조사는, 절연층(22) 와/또는 코어기판(21)을 부분적으로 태우고, 점차 내부적으로 홀을 형성한다. 도통용 홀의 형성부분 (300, 310)에 형성된 홀 저부의 개구부를 덮고 있는 피복패드에 다다르면, 레이저빔(45)은, 패드(101, 111)에 의하여 반사된다.
따라서, 패드(101, 111)는 홀 형성을 멈춘다. 도 14 에 나타난 바와 같이, 이러한 방법으로, 직경 30㎛ 내지 300㎛ 의 도통용 홀(30, 31)을 형성하는 것이 바람직하다. 잔류된 수지는, 레이저 빔에 의하여 절연층(22)로 부터 제거될 것이다. 도통용 홀(30, 31)의 직경이 30 ㎛ 보다 작으면, 도금액이 전도성홀의 내부로 흘러들어가기 어렵다. 이것은 뒤에서 설명되는 것처럼, 도금박막(60)의 불균일한 형성의 결과를 만들며, 수직방향의 전도성을 방해한다. 직경이 300㎛를 초과하면, 고밀도를 갖는 패턴(11, 12)과 도통용 홀에 부품을 배열하거나, 도통용 홀(30, 31)의 피치를 좁히는 것이 어려워진다.
(5) 도금박막의 형성
탑재용 홀(29)과 도통용 홀(30, 31)의 벽면을 포함하는, 적층판(20) 표면에 구리화학도금 또는 주석화학도금을 행한다. 팔라듐 촉매가, 다층막으로 이루어진 도금박막(60)의 형성을 위해 표면에 부가된다. 도금박막(60)은, 0.01 내지 5 ㎛의 두께 것이 바람직하다. 도금박막의 두께가 0.01㎛ 보다 작으면, 상기 도금박막 (60)이, 각 도통용 홀(30, 31)의 벽면 전체에 형성될 수 없을 것이며, 두께가 5㎛를 초과하면, 전도성 막의 적용 이후에 에칭을 통한 제거가 어려울 것이다.
(6) 도통용 홀 내의 도전성 피막의 형성
이후, 도 16 에 도시된 바와 같이, 도통용 홀(30, 31)과 일치하는 개구부 (430, 431)를 포함하는 마스크(43)를, 적층판(20) 표면에 적용하여, 전기도금 또는 화학도금을 행하는 것이 바람직하다. 이는, 도통용 홀(30, 31)의 내부벽면에 도전성 피막(67)을 형성한다.
(7) 마스크의 제거
이후, 용매를 사용하여 마스크(43)를 용해시켜 제거한다.
(8) 도금박막의 제거
이후, 도 17 에서 나타난 바와 같이, 약한 에칭을 수행하여 도금박막(60) 부분, 또는 도전성 피막(67)으로 피복되지 않은 부분을 제거하여, 도전성 피막(67) 의 부분만이 남도록 한다.
(9) 적층판의 후처리 표면
이후, 도 18에 나타난 바와 같이, 적층판(20)의 표면은, 솔더레지스트(25)에 의해 피복된다. 이러한 경우, 솔더볼 접속패드(125)와 본딩패드(126, 116, 117) 및 벽면패턴(15)은 솔더레지스트(25)로 피복되어 있지 않다.
이후, Ni/Au 합금으로 이루어진 접속용 금속피막(61)을, 솔더볼 접합용 패드 (125), 본딩 패드(126, 116, 177), 벽면패턴(15) 및 벽면패드(118)의 표면에 형성한다.
이후, 도 4 에서 보여지는 바와 같이, 접합패드(125)의 표면에 솔더볼(63)을접합한다. 또한, 적층판(20)의 하부면에, 탑재용 홀(29)을 피복할 수 있도록, 금속제의 방열판(59)을 부착한다.
다층프린트배선판(50)은 이러한 방법으로 얻어진다.
이하, 상기 실시예 1 의 작용 및 효과를 설명한다.
도 12에서 보여지는 바와 같이, 코어 기판(21)의 표면에 절연층(22)을 적층한 후에, 도 14에서 보여지는 바와 같이, 도통용 홀(30, 31) 및 표면패턴(11)을 형성한다. 코어기판(21)은 절연층(22)을 강화한다. 따라서, 절연층(22)은, 도통용홀(30, 31) 및 표면패턴(11, 19)을 가공할 때 발생되는 충격을 막아낼 수 있게 된다.
따라서, 절연층(22)은, 선행기술과 비교하여 더 얇아 지며, 따라서, 패턴 상하층의 간격이 감소하여, 신호전달속도는 증가하게 된다.
절연층의 상부에 적층된 코어기판(21)은 상대적으로 두꺼운데, 이것은 표면패턴(11)과 도통용 홀(30, 31)을 형성할 때 기판(2)의 조절을 용이하게 한다.
또한, 도통용 홀 형성부분(300, 310)에의 도통용 홀(30, 31)의 형성은, 레이저빔(45)이 피복패드(101, 111)에 도달할 때까지 진행된다. 그 결과, 서로 다른 수직 위치에 피복패드(101, 111)을 배열함으로써, 다른 깊이를 갖는 도통용 홀(30, 31)의 형성이 가능해 진다.
레이저 빔(45)을 조사하므로써, 미세한 도통용 홀을 만들 수 있다. 특히, 절연물질의 잔유물을 남지 않는다. 따라서, 피복패드(101, 111)와 도전성 피막(67) 간의 전기적 접속 신뢰도가 높아진다.
실시예 1 은, 미세한 도통용 홀을 쉽게 만들 수 있도록 한다. 또한, 도통용 홀의 축소된 치수는 도통용 홀의 피치를 좁히고, 고밀도 실장을 가능하게 한다.
더구나, 도 12 내지 도 17 에서 나타난 바와 같은 방법의 반복에 의하여, 새로운 표면패턴(11)과 부가적인 도통용 홀을 만들 수도 있다. 이것은 프린트배선판의 제조를 용이하게 한다.
또한, 도 11에서 나타난 바와 같이, 랜드(110)는 도통용 홀(30)의 중앙부를 에워싸고 있다. 따라서, 도금박막(60)과 도전성 피막(67)은 도통용 홀이 비교적 깊다고 하더라도 도통용 홀(30)의 내부벽면에 균일하게 형성된다. 이는 도통 신뢰도를 향상시킨다. 보강랜드(110), 도금박막(60), 도전성 피막(67)은 각각 금속으로 이루어져 있으며, 이들은 각각 실질적으로 동일한 열팽창계수를 갖는다. 따라서, 보강랜드(110)는 열적충격에 의한 전도성 피막(67)의 박리현상을 방지한다.
절연층은, 아라미드섬유 부직포 또는 이와 유사한 것을 함침한 에폭시 수지로 이루어진 것을 사용하는 것이 바람직하다. 그로 인하여, 레이저가 조사되는 동안, 절연층이 경화되지 않고, 절연층의 레이저 가공성이 향상된다.
실시예 1 에서, 벽면패턴(15)은 도 5 내지 도 9 에 나타난 바와 같이, 탑재용 홀(29)의 벽면에 형성된다. 그러나, 코어기판(22)의 상하부는, 벽면 패턴 (15) 대신, 도통용 홀을 통하여 서로 연결될 수 있다.
이러한 예에서, 절연층은 코어기판의 양쪽면에 모두 형성될 것이고, 표면패턴은 양쪽 절연층 모두에 형성될 것이다.
코어기판 위에 전자부품을 탑재하기 위한 탑재용 홀(29)은, 코아 기판을 관통하고 있어도 좋고, 리세스형(凹)의 비관통 홀이어도 좋다.
(실시예 2)
본 발명의 실시예 2에 따른 다층 전자부품탑재용 기판을, 도 19 내지 도 31을 참조로 하여 설명하기로 한다.
도 19 에서 나타나듯이, 다층 전자부품탑재용 기판(55)은, 전자 부품를 탑재하기 위한 탑재용 홀(29)과, 코어패턴(12, 13)을 가진 코어기판(21), 상기 코어기판(21)에 피복되어 있는 절연층(22, 23)의 상부에 적층된 표면 패턴(11, 14)을 포함하고 있다.
다층 전자부품탑재용 기판(55)은 도통용 홀(31, 32, 33)을 포함하고 있으며, 상기 도통용 홀은, 코어기판(12, 13)과 표면패턴(11, 14) 및 탑재용 홀(29)의 주변과 내부에 노출되어 있는 접속단자(119, 121, 122, 141)를 전기적으로 접속시킨다.
접속단자(121, 122)는, 무전해 Ni-Au 도금 또는 무전해 Ni-Pd 도금 으로 이루어진 무전해 도금막(5)으로 피복되어 있다. 벽면 패턴(15)은 도통용 홀(29)의 내부벽면에 형성되어 있다. 벽면패턴(15)의 상하부는 코어기판의 상하부에 형성된 벽패드(123, 131)와 연결되어 있다. 벽면 패턴(15)과 벽 패드(123, 131) 또한, 무전해 Ni-Au 도금 또는 Ni-Pd 도금으로 이루어진 무전해 도금막으로 피복되어 있다.
도통용 홀( 31, 32, 33)의 저부도, 피복패드(129, 138, 139)에 의해 덮여 있다. 도 19 및 도 21 에서 나타난 바와 같이, 표면패턴(11)은, 외부접속용 솔더볼 (63)을 접합하기 위한 접합패드(115)를 포함한다. 탑재용 홀(29)을 덮고 있는 방열판(81)은, 다층 전자부품탑재용 기판(55)의 하부표면에 부착된다.
다층 전자부품탑재용 기판(55)은, 솔더레지스트(25)로 피복된다.
도 19 및 도 20 을 참고하면, 코어패턴(12)은, 도통용 홀(31) 저부의 개구부를 덮고있는 코팅패드(129)와, 도통용 홀(33)의 중앙부를 둘러싸고 있는 보강랜드 (128)와, 접속단자(121, 122) 및 접속단자(122)와 접속되어 있는 벽면패드(123)를 포함한다.
이하, 다층 전자부품탑재용 기판의 제조방법에 대하여 설명한다.
(제 1 공정)
우선, 코어기판으로서의 절연기판을 준비한다.
도 22 에서 보이는 바와 같이, 코어기판(21)의 양면에 구리박을 붙인다. 그 다음, 탑재용 홀(29)은 루터를 사용하여 만든다. 탑재용 홀(29)의 내벽을 포함하여, 코아기판의 표면에 화학구리도금 또는 전기구리도금에 의해 금속도금막을 형성한다.
상기 금속도금 막(130) 표면에, 레지스트 막(7)을 형성한다. 슬릿(41)이 있는 마스크(40)를 사용하여, 산란광(4)을 코어기판(21)에 조사한다. 이후, 마스크 (40)를 제거하고, 레지스트 막(7)을 선택적으로 제거한다. 그 다음, 레지스트막(7)으로 피복되지 않은 금속도금(130)과 구리박(1)을 에칭하여 제거하므로써, 도 23에서 보는 바와 같이, 벽면패턴(15)과 노출표면(292)이 형성된다.
그 다음, 레지스트 막(7)을 알칼리 용매에 의하여 제거하여, 구리박(1)을 노출시킨다.
이후, 도 24에 보여지는 바와 같이, 탑재용 홀(29)을 덮고 있는 마스크 42 를 사용하여, 구리박을 에칭한다. 도 25 및 도 21에 나타난 바와 같이, 코어기판 (21)의 상부표면에 접속단자(121, 122), 벽면패드(123), 피복패드(129) 및 보강랜드(128)를 포함하는 코어패턴(12)을 형성한다.
도 21에 나타난 바와 같이, 피복패드(129)는 원형이며, 도통용 홀(31) 저부의 개구부를 덮는다. 상기 보강랜드(128)는 고리모양이며, 도통용 홀(33)의 측벽을 둘러싸고 있다. 도 25 및 도 19 에서와 같이, 원형의 피복패드(138, 139)와 벽면패드(131)를 포함하는 코어패턴(13)를 코어기판(21)의 하부표면에 형성한다.
(제 2 공정)
도 26 에서 보는 바와 같이, 코아 기판(21)의 표면에, 프리프레그를 적층하여 절연층(22,23)을 형성하여, 적층판(20)을 얻는다. 상면측의 절연층(22)을 구성하는 프리프레그에는, 탑재용 홀(29)보다 큰 면적을 갖는 개구공를 형성하고, 하면측의 절연층(23)을 구성하는 프리프레그에는에는, 탑재용 홀(29) 보다 작은 면적을 갖는 개구공을 형성한다.
(제 3 공정)
도 27 에 나타난 바와 같이, 탑재용 홀(29) 내부에 노출된 접속단자(121, 122)와 벽면패턴(15) 및 벽면패드(123, 131)의 표면에, 무전해 Ni-Au 도금 또는 무전해 Ni-Pd 도금을 실시하여, 무전해 도금막을 형성한다.
무전해 Ni-Au 도금은, 무전해도금을 통하여 형성된 니켈도금막과 금도금막을 뜻한다. 무전해 Ni-Pd 도금이란, 무전해도금을 통하여 이루어진 니켈도금막과 팔라듐도금막을 뜻한다.
(제 4 공정)
이후에, 도 28 에서 보이는 바와 같이, 적층판(20)의 상면과 하면에, 프리프래그로 이루어진 접착쉬트(24)를 끼워 구리박(1)을 부착한다. 이 때, 구리박(1)에 의해 탑재용 홀(29)을 피복한다.
이후, 도 29 에 도시한 바와 같이, 에칭을 행하여, 도통용 홀 형성부분(310, 320, 330)에 개구공(10)을 형성한다.
(제 5 공정)
이후, 도통용 홀(30-33)을 형성하기 위하여, 절연판(20)의 도통용 홀의 형성부분(310, 320, 330)에 레이져 빔(45)를 조사한다. 도통용 홀 형성부분(310, 320, 330)을 제외한 적층판(20)의 전체표면은 구리박(1)로 덮여있어, 레이져빔(45)은 적층판(20)을 손상시키지 않는다.
(제 6 공정)
이후, 도 30(a) 에 도시한 바와 같이, 도통용 홀(31 내지 33) 내벽을 포함하여, 적층판(20)표면에, 화학구리도금, 팔라듐 촉매 부여 및 전기구리도금을 행하여, 도전성 피막(67)을 형성한다. 비교적 깊은 도통용 홀(33)의 중앙부를 둘려싸고 있는 보강랜드(128)는, 화학도금의 석출을 쉽게하여, 도통용 홀(33) 내벽에 도전성 피막(67)이 균일하게 형성된다. 이것은, 보강랜드(128)와 표면 패턴(11) 사이의 거리와, 보강랜드(128)와 도체 패턴(13) 사이의 거리가 짧아져, 도전부재의 간격이 단축화되었기 때문이다.
도 30(b)에 보이는 바와 같이, 적층판(20)을 150℃ 에서 60 분간 이상,또는, 160℃ 에서 30분간 이상 가열한다.
(제 7 공정)
도 31 에서 보는 바와 같이, 구리박(1)에 에칭을 실시하여, 접속 단자(119) , 솔더 볼(solder ball)접합용 접합패드(115)를 포함하는 표면 패턴과, 접속 단자 (141)을 포함하는 표면 패턴(14)을 형성한다.
도 19 에서 보는 바와 같이, 적층판의 표면(20)에 솔더 레지스트(25))로 피복한다. 접합패드(115), 접속 단자(119, 141,121,122), 벽면 패드(123,131), 벽면 패턴(15)의 표면에, 니켈/금 도금막을 형성한다. 접합패드(115)의 표면에, 솔더 볼(63)을 접합한다. 적층판(20) 하면에, 탑재용 홀(29)을 피복하는 금속제 방열판(81)을, 에폭시 절연 수지 등과 같은 것으로 이루어진 접착제(85)로 접착한다. 방열 판(81) 표면은, 탑재용 홀(29) 저부를 구성하게 된다. 방열판(81) 표면에는, 은 페이스트(siver paste) 등의 접착제에 의해 전자부품(82)이 접착된다.
이상에 의해, 다층 전자부품탑재용 기판(55)이 얻어진다.
본 발명의 작용과 효과를 설명하면 다음과 같다.
도 27에서 보는 바와 같이, 탑재용 홀(29)의 내부에 노출되어 있는 접속 단자(121,122)는, 무전해 도금 막(5)으로 피복한 후, 가열한다. 가열에 의해, 무전해 도금 막(5) 중에 함유되어 있는 구리가, 막 표면에 확산된다. 따라서, 무전해 도금 막(5)의 자기소결(self-sintering)이 증가하여, 미세한 막 구조가 얻어진다. 이는, 표면 패턴 형성시에 사용하는 에칭 액에 대한, 무전해 도금 막(5)의 내식성을 향상시킨다. 따라서, 탑재용 홀(29)의 내부에 노출되어 있는 접속 단자(121,122)의 표면이 부식되지 않는다. 따라서, 접속 단자에 대한 본딩 와이어(84)의 접합 강도가 향상된다.
접속 단자(121,122)의 표면은 무전해 도금 막(5)으로 코팅한다. 따라서, 우수한 내식성을 갖는 것 외에도, 납 도금이 요구되지 않는다.
적층판(20)은, 150∼250℃ 의 온도로 가열하는 것이 바람직하다. 이것은 접속 단자(121, 122)의 내식성을 향상시킨다. 가열온도가 150℃ 보다 낮은 경우에는, 무전해 도금 막에서의 금(gold)의 확산이 충분하지 않아, 접속 단자가 에칭 액에의해 부식될 수 있다. 가열 온도가 250℃를 초과하는 경우에는, 열이 절연층 (22,23)에 영향을 미칠 수 있는 가능성이 커지게 된다. 따라서, 가열 처리는 짧은 시간 안에 실시되어야 한다.
벽면 패턴(15)과 벽면 패드(123, 131)는, 필요치 않을 때에는 형성되지 않아도 좋다. 코어 패턴의 단지 한쪽 면에 절연층을 적층하여 표면 패턴을 형성하여도 좋다.
제 2 공정과 제 3 공정 중 어느 하나가 먼저 실시될 수 있다. 다만, 무전해 도금 막(5)의 형성 후와, 표면 패턴(11,14)의 형성 전에, 적층판(20)을 가열하여야 한다.
(실시예 3)
실시예 3 에서는, 도 32 에서 보이는 바와 같이, 적층판(20)에 도통용 홀(31,32,33)을 만드는 제 5 공정 실시 후에, 도금처리로 금속 층(300)을 형성하는 제 4 공정을, 도 33에서 보는 바와 같이 실시한다.
환언하면, 실시예 2의 제 1∼3 공정을 실시한 후에, 제 5 공정을 실시하고, 그 후, 제 4 공정을 실시한다. 제 4 공정 전과, 제 5 공정 전 또는 후에 적층판을 가열한다. 가열 조건은, 150℃ 에서 60 분 또는 그 이상이나, 160℃ 에서 30분 또는 그 이상으로 한다.
그 다음, 실시예 2의 제 6 공정와 제 7 공정을 실시한다. 다른 방법은 실시예 2와 동일하다.
실시예 3 에서는, 표면 패턴(11) 형성 전, 에칭 공정 중에, 무전해 도금 막 (5)을 가열한다. 이것은, 에칭 액이 접속 단자(119, 121, 122, 141)를 부식시키는 것을 방지한다.
무전해 도금 막(5)의 표면을, 표면 패턴(11, 14)를 형성하기 전에, 그라인딩 시키는 것이 바람직하다. 이는, 무전해 도금 막(5)에 포함되어 있는 구리를 제거시킨다. 따라서, 에칭액에 의한 접속 단자(121, 122)의 부식을 효과적으로 방지한다. 접속 단자는, 아르곤 플라즈마(plasma) 또는 연마분 등을 사용하는 기계적 연마에 의해 그라인딩 될 수 있다.
(실시예 4)
도 34에서와 같이, 실시예 4 에 의한 다층 전자부품탑재용 기판(56)은, 코어 기판(21)의 내부에 코어 패턴이 제공되어 진다는 것을 제외하고, 실시예 2의 구조와 유사하다.
도 34 에 의하면, 다층 전자부품탑재용 기판(56)은, 코어 패턴(12, 13, 19)을 갖는 코어 기판, 코어 기판(21)의 상하부 면에 피복된 절연층(22, 23), 절연층( 22, 23)의 표면에 형성된 표면 패턴(11, 14), 탑재용 홀(29)로 부터 그 내부에 노출된 접속 단자(119, 121 122, 141)를 포함한다.
코어 기판(21)에 있는 코어 패턴(19) 은, 도통용 홀(301, 33) 저부의 개구부을 덮기 위한 피복패드(198)를 포함한다. 코어 패턴(19)은, 벽면 패턴(15)과 벽면 패드(123)를 통하여, 접속 단자(122)와 전기적으로 접속되어 있다(도 20 참조).
표면 패턴(11)은, 외부 접속용 솔더볼(63)을 접합하기 위한 접합 패드(115) 를 포함한다. 코어 패턴(12)은, 도통용 홀(33)의 중앙부를 둘러싸고 있는 링(ring) 모양의 보강 랜드(128)와, 도통용 홀(31)의 저부를 피복하는 피복 패드(129)와, 접속 단자(121)를 벽면 패턴(15)에 접속시키는 벽면 패드(123)와, 접속 단자(122)를 포함한다(도 20참조). 실시예 4 의 다층 전자부품탑재용 기판은, 실시예 2 에서와 동일한 평면 구조를 갖는다.
접속 단자(121, 122)는, 본딩 와이어(84)에 의해, 전자 부품(82)과 전기적으로 접속하기 위한 것으로, 접속 단자(121, 122)의 표면은, 무전해 Ni-Au 도금, 또는 무전해 Ni-Pd 도금을 실시, 가열한 무전해 도금 막(5)으로 피복되어 있다.
이하, 상기의 다층 전자부품탑재용 기판의 제조방법을 설명한다.
제 1 공정
도 35 에서와 같이, 먼저, 코어 패턴(19)을, 절연층(210) 사이에 형성한다. 실시예 2 에서와 같은 방법으로, 코어 패턴(12, 13) 과 코어 기판(21)을 형성한다.
그 다음, 코어 기판(21)에 레이져를 조사하여, 도통용 홀(301)을 만들고, 그 내벽을 도전성 피막(67)으로 피복한다.
제 2 공정
도 36(a) 에서 보는 바와 같이, 코어 기판(21)의 탑재용 홀(29)을 개구시킨 상태로, 코어 기판(21)의 상면 및 하면에 절연층(22)을 피복한다.
제 3 공정
그 다음, 절연층(22, 23)의 표면에, 프리프레그로 이루어진 접착시트(24)로 구리박(1)을 접착한다. 접착 시트(24)와 구리박(1)에는, 적층전에 미리, 탑재용 홀 (29)을 노출시키기 위한 개구공(10)을 열어둔다.
제 4 공정
탑재용 홀(29)의 내부에 노출된 접속단자(121,122)와, 벽면 패턴(15)과 벽면 패드(123, 131)의 표면에, 무전해 도금 막을 적용시키 위해, 무전해 Ni-Au 도금, 또는 무전해 Ni-Pd 도금을 실시하여 무전해 도금 막(5)을 형성한다.
그 다음, 도 36(b) 에서와 같이, 150℃에서 60분간 이상, 또는, 160℃ 에서 30분간 이상, 적층판을 가열한다.
제 5 공정
도 37 에서 보이는 바와 같이, 구리박(1)을 에칭하여, 표면 패턴(11, 14)을 형성한다.
제 6 공정
그 다음, 도 38 에서 보이는 바와 같이, 적층판(20)에 레이져 빔을 조사하여, 도통용 홀(31-33)을 만든다. 탑제용 홀(29)의 내벽을 포함하여, 코어 기판(21)의 표면에 화학구리 도금 막을 피복한다.
제 7 공정
도 39 에서 보이는 바와 같이, 도통용 홀(31-33)을 제외한 적층판(20)의 전표면을 마스크로 덮는다. 도통용 홀(31-33)의 내벽에, 전기도금 처리를 실시하여,도전성 피막(67)을 형성한다. 그 다음, 마스크를 제거하고, 화학구리 도금 막(8)을 제거하기 위해 에칭을 실시한다.
그 다음, 도 34에서 보이는 바와 같이, 솔더 레지스트(25)를 형성하고, 방열판(81) 접착시키고, 솔더 볼(63)을 접합하여, 다층 전자부품탑재용 기판(56)을 얻는다.
본 실시예의 작용과 효과는 다음과 같다.
실시예 4 에서는, 무전해 도금 막으로 피복되어진 접속 단자(121, 123, 141) 를 가열한 후, 구리 박을 에칭하여 표면 패턴(11, 14)를 형성한다. 이는, 접속단자가 에칭 액에 의해 부식되는 것을 방지한다.
실시예 4 에서는, 도 36(a) 에서 보이는 바와 같이, 구리 박(1)을 에칭하여 표면 패턴(11, 14)를 형성할 수 있으나, 적층판(20)의 표면 전체를 구리 도금 막으로 피복한 것을 에칭하여 표면 패턴(11, 14)을 형성할 수도 있다.
(실시예 5)
본 발명의 실시예 5 에 의한 다층 전자부품탑재용 기판을, 도 40-49 를 참조하여 설명하고자 한다.
실시예 5 에 의한 다층 전자부품탑재용 기판(56)은, 코어 기판(21)의 상하부면에 형성된 절연층(21)을 포함한다. 절연층(22,23)은, 凹상의 절삭(切削) 표시(296a, 297a)를 가진 개구공(296, 297)을 포함한다. 탑재용 홀(29)의 내부에 있는 패턴을 보호하기 위한 덮개(218, 219)를 제거할 때, 절삭표시(296a, 296b)를 남긴다.
(1) 코어 기판의 형성
도 41 에서 보이는 바와 같이, 실시예 1과 같은 방법으로, 동일한 코어 패턴(12, 13)을 가진 코어 기판(21)을 형성한다.
(2) 적층판의 형성
도 42 에서 보이는 바와 같이, 코어 기판(21)의 상하부 면에 절연층(22, 23) 을 형성하여, 절연판(20)을 얻는다. 절연층(22)에는, 탑재용 홀(29)보다 더 큰 면적을 가진 개구공(296)을 형성하고, 절연층(23)에는, 탑재용 홀(29) 보다 작은 면적을 가진 개구공(297)을 형성한다.
(3) 금속 박의 접착
구리 박(1)을, 접착 시트로 적층판의 상하부 면에 접착시킨다. 실시예 5 의접착 시트는, 도면에서는 보이지 않는다. 이런 형태로 하여, 구리박(1)으로 탑재용 홀(29)을 피복한다.
도 43 에서 보이는 바와 같이, 도통용 홀 형성 부분(310, 320, 330)에, 구리 박(1)에 개구공(10)를 형성하기 위해, 마스크를 이용하여 에칭처리를 실시한다.
(4) 도통용 홀의 형성
도 44 에서와 같이, 레이저 발진장치를 사용하여, 적층판(20)의 도통용 홀 형성 부분에 레이져 빔(45)을 조사하여, 30∼300μm 의 직경을 가진 도통용 홀(31-33)을 형성한다.
도 45에서 보이는 바와 같이, 도통용 홀(31-33)의 내벽을 포함하여, 적층판( 20)의 표면에, 화학구리도금, 팔라듐 촉매 부여, 전기구리도금을 실시하여, 도전성 피막(67)을 형성한다.
(5) 표면 패턴과 덮개의 형성
도 46 과 47 에서 보이는 바와 같이, 구리 박(1)과 도전성 피막(67) 위에서 패턴닝(patterning)을 실시하여, 표면 패턴(11, 14)을 형성한다. 표면 패턴(11, 14)은, 접속 패드(115)와 접속 단자(119)를 포함한다. 구리 박(1)과 도전성 피막 (67)위에서 패턴닝을 실시하므로써, 적층판의 상하부 면에, 탑재용 홀(29)을 피복하는 덮개(218, 219)를 형성한다.
(6) 덮개의 제거
그 다음, 도 48 과 49 에서 점선으로 표시된 A 에서 보는 바와 같이, 덮개 (218, 219)의 외측에 있어서, 탑재용 홀(29) 주변의 절연층(22, 23)을, 스팟 페이싱(spot facing)에 의해 제거한다. 이로 인하여, 탑재용 홀(29) 주변의 절연층(22, 23)의 부분(22a, 23a)과 함께 덮개(218, 219)를 제거하고, 탑재용 홀(29)을 개구시킨다. 이 때, 절연층(22,23)에는, 탑재용 홀(29)의 내부측에 노출되는 凹상의 절삭표시(296a, 297a)가 형성된다.
(7) 적층판의 표면 후처리
도 40 에서 보이는 바와 같이, 적층판(20) 표면에, 솔더 레지스트(25)를 피복한 후에, Ni/Au 도금으로 이루어진 도전성 금속피막(61)을 형성하고, 솔더 볼(63)을 접합하고, 방열판(59)을 부착하여, 다층 전자부품탑재용 기판(56)을 얻는다.
본 실시예의 작용과 효과는 다음과 같다.
도 45-47에서 보이는 바와 같이, 구리 박(1)으로 피복된 탑재용 홀(29)을 가진 적층판(20) 표면에, 표면 패턴(11, 14)을 형성한다. 표면 패턴(11, 14)이 형성될 때, 에칭액이 탑재용 홀(29)의 내부에는 침투하지 않는다. 따라서, 복잡한 패턴을 포함하고 있는 탑재용 홀(29)이 손상되는 것을 방지한다.
덮개(218, 219)는, 탑재용 홀(29) 주변의 절연층(22)의 부분(22a, 23a)과 함께 제거된다. 따라서, 탑재용 홀(29) 주위에 덮개(218, 219)가 남지 않는다. 또한, 구리박(1)의 버(burrs) 현상도 발생하지 않는다. 이는, 본딩 패드(121, 122)와 본딩와이어 사이의 접속 신뢰도를 높인다.
도 49(a) 와 (b) 에서 보는 바와 같이, 표면 패턴(11, 14)을, 절연층(22, 23)의 개구공(269, 297)의 외측에 형성한다. 따라서, 코어 기판(21)의 탑재용 홀 (29)의 벽면(295)보다도 외측에 있어서, 탑재용 홀(29) 주변의 절연층(22,23)의 부분을(22a, 22b) 제거함으로써, 덮개(218, 219)를 표면 패턴(11, 14)의 손상 없이 제거한다. 이러한 경우, 절연층(22, 23)은, 코어 기판(21)에 의해 지지된다. 일정 수준의 기계적 강도를 유지하면서 밀링을 실시한다.
실시예 5 에서는, 레이져를 사용, 현상(developement)하지 않고도, 자외선을 조사함으로써, 도통용 홀을 형성하는 일반적인 제조 공정이 채택될 수도 있다.
본 발명에 의하면, 패턴층의 간격을 좁게할 수 있고, 또한, 도통 신뢰성이 우수한 미세 도통용 홀을 용이하게 형성할 수 있는 다층 프린트배선판 및 이의 제조 방법을 제공한다.
또한, 본 발명에 의하면, 패턴층 간격을 좁게할 수 있고, 또한 도통 신뢰성이 우수한 미세 도통용 홀을 용이하게 형성할 수 있으며, 또한, 에칭 액에 대한 내식성 및 본딩와이어에 대한 접속 신뢰성이 우수한 접속단자를 가진 다층 전자부품탑재용 기판 및 이의 제조방법을 제공할 수 있다.
또한, 본 발명에 의하면, 탑재용 홀의 내부에 노출된 코아 패턴의, 에칭액과 도금액에 의한 부식을 억제할 수 있는 다층 전자부품탑재용 기판 및 이의 제조방법을 제공할 수 있다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 다층 프린트배선판에 있어서,
    코어 패턴을 포함하는 코어 기판과;
    상기 코어 기판의 표면을 피복하는 절연층과;
    상기 절연층 표면에 형성된 표면 패턴과;
    상기 표면 패턴과 코어 패턴을 전기적으로 접속하는 도통용 홀로 이루어지며;
    상기 코어 패턴은, 도통용 홀 저부의 개구부를 피복하는 패드와; 전자부품을 탑재하기 위한 탑재용 홀과; 탑재용 홀과 함께 노출된 접속 단자와; 탑재용 홀의 벽면에 형성되어, 접속 단자와 전기적으로 접속되어 있는 벽면 패턴을 포함하는 것을 특징으로 하는 다층 프린트배선판.
  7. 제 6 항에 있어서, 코어 패턴은, 도통용 홀의 중간부를 둘러싸고 있는 랜드(land)를 포함하는 것을 특징으로 하는 다층 프린트배선판.
  8. 제 6 항에 있어서, 절연층의 두께는, 30∼150μm 인 것을 특징으로 하는 다층 프린트배선판.
  9. 제 6항 내지 제 8항 중 어느 하나의 항이 있어서, 도통용 홀의 직경은, 30∼300μm 인 것을 특징으로 하는 다층 프린트배선판.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 다층 전자부품탑재용 기판의 제조 방법에 있어서,
    전자부품탑재용 홀과, 탑재용 홀과 함께 노출된 접속 단자와, 도통용 홀 저부의 개구부를 피복하기 위한 패드를 가진 코어 패턴을 포함하는 코아 기판을 준비하는 제 1공정과;
    탑재용 홀과, 노출된 상태의 접속 단자를 가진 코아 기판의 표면에, 절연층을 피복하여 적층판을 형성하는 제 2공정과;
    접속단자의 표면을 무전해 도금막으로 피복하는 제 3공정과; 상기 적층판 표면에 금속층을 형성하는 제 4공정과;
    상기 적층판의 도통용 홀의 형성부분에, 레이저 빔을 조사하여, 피복패드를 저부로 하는 도통용 홀을 형성하는 제 5공정과;
    상기 도통용 홀의 내부에 도전성 피막을 형성하는 제 6공정과;
    상기 금속 층을 에칭하여 표면 패턴을 형성하는 제 7공정으로 이루어지며;
    상기 무전해 도금 막은 무전해 Ni-Au 도금 또는 무전해 Ni-Pd 도금으로 형성되어 지고, 무전해 도금막으로 상기 접속 단자의 표면을 코팅하는 제 3공정 후와, 상기 표면 패턴을 형성하는 제 7공정 전에, 상기 적층판을 가열하는 단계와, 적층판을 가열한 후, 표면 패턴을 형성하기 전에 무전해 도금막의 표면을 그라인딩 하는 단계를 포함하는 것을 특징으로 하는 다층 전자부품탑재용 기판의 제조방법.
  15. 다층 전자부품탑재용 기판의 제조 방법에 있어서,
    전자부품탑재용 홀과, 탑재용 홀과 함께 노출된 접속 단자와, 도통용 홀 저부의 개구부를 피복하기 위한 패드를 가진 코어 패턴을 포함하는 코아 기판을 준비하는 제 1공정과;
    탑재용 홀과, 노출된 상태의 접속 단자를 가진 코아 기판의 표면에, 절연층을 피복하여 적층판을 형성하는 제 2공정과;
    상기 적층판 표면에 금속층을 형성하는 제 3공정과;
    접속단자의 표면을 무전해 도금막으로 피복하는 제 4공정과;
    상기 금속 층을 에칭하여 표면 패턴을 형성하는 제 5공정과;
    상기 적층판의 도통용 홀의 형성부분에, 레이저 빔을 조사하여, 피복패드를 저부로 하는 도통용 홀을 형성하는 제 6공정과;
    상기 도통용 홀의 내부에 도전성 피막을 형성하는 제 7공정으로 이루어지며; 상기 무전해 도금 막은 무전해 Ni-Au 도금 또는 무전해 Ni-Pd 도금으로 형성 되어지고, 무전해 도금막으로 상기 접속 단자의 표면을 코팅하는 제 4공정 후와, 상기 표면 패턴을 형성하는 제 5공정 전에, 상기 적층판을 가열하는 단계와, 적층판을 가열한 후, 표면 패턴을 형성하기 전에 무전해 도금막의 표면을 그라인딩 하는 단계를 포함하는 것을 특징으로 하는 다층 전자부품탑재용 기판의 제조방법.
  16. 삭제
  17. 제 14항 또는 제 15항에 있어서, 상기 접속단자는 동박(銅箔)으로 이루어진 것을 특징으로 하는 다층 전자부품탑재용 기판의 제조 방법.
  18. 다층 전자부품탑재용 기판에 있어서,
    전자 부품물을 탑재하기 위한 탑재용 홀과;
    코어 패턴을 포함하는 코어 기판과;
    상기 코어 기판의 표면에 형성된 절연층과;
    상기 절연층 위에 적층된 표면 패턴과;
    상기 코어 패턴을 표면 패턴과 전기적으로 접속시키기 위한 도통용 홀과;
    탑재용 홀과 함께 노출된 접속 단자와;
    탑재용 홀의 벽면에 형성되어, 접속 단자와 전기적으로 접속되어 있는 벽면 패턴을 포함하며,
    상기의 접속단자와 상기의 벽면 패턴은, 무전해 Ni-Au 도금 또는 무전해 Ni-Pd 도금으로 형성된 무전해 도금 막에 의해 피복되고, 상기 코어 패턴은, 도통용 홀 저부의 개구부을 피복하는 패드를 포함하는 것을 특징으로 하는 다층 전자부품탑재용 기판.
  19. 제 18항에 있어서, 상기 접속단자와 벽면 패턴은, 동박(銅箔)으로 이루어진 것을 특징으로 하는 다층 전자부품탑재용 기판.
  20. 코어 기판에, 코어 패턴과 전자부품탑재용 홀을 형성하는 공정과;
    상기 코어 기판의 표면에, 탑재용 홀을 개구시킨 상태로 절연층을 적층하여, 적층판을 형성하는 공정과;
    탑재용 홀을 덮기 위하여, 적층판의 표면을 금속박(箔)으로 피복하는 공정과;
    상기 적층판에 도통용 홀을 형성하고, 도통용 홀의 내벽을 도전성 피막으로 피복하는 공정과;
    상기 금속박에 패턴닝(patterning)을 행하여 표면 패턴을 형성하고, 탑재용 홀 및 그 주변의 절연층 부분을 피복하는 덮개를 형성하는 공정과;
    상기 탑재용 홀 주변의 절연층 부분을 밀링(milling)하여 상기 덮개를 제거함으로써, 상기 탑재용 홀을 노출시키는 공정으로 이루어지는 다층 전자부품탑재용 기판의 제조 방법.
  21. 제 20항에 있어서, 표면 패턴은, 절연층의 개구부의 외측에 형성되는 것을 특징으로 하는 다층 전자부품탑재용 기판의 제조 방법.
  22. 다층 전자부품탑재용 기판에 있어서,
    코어 패턴을 포함하는 코어 기판과;
    상기 코어 기판 표면을 피복하는 절연층과;
    상기 절연층 표면에 형성된 표면 패턴과;
    상기 코어 패턴과 표면 패턴을 전기적으로 접속하는 도통용 홀과;
    상기 코어 기판에 형성된 탑재용 홀과;
    탑재용 홀의 벽면에 형성되어, 접속 단자와 전기적으로 접속되어 있는 벽면 패턴을 포함하고;
    상기 절연층은 탑재용 홀을 개구시키는 개구부와 개구부을 둘러싸고 있는 리세스(recess)를 포함하는 것을 특징으로 하는 다층 전자부품탑재용 기판.
  23. 제 14항 또는 제 15항에 있어서, 상기 적층판의 도통용 홀 형성부분에 레이저 빔을 조사하기 전에, 금속 층의 도통용 홀의 형성부분에 개구부을 형성하는 것를 특징으로 하는 다층 전자부품탑재용 기판의 제조 방법.
KR10-2000-7005254A 1997-11-19 1998-11-19 다층 프린트배선판과 그의 제조 방법 KR100379119B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP?9-336378 1997-11-19
JP33637897A JP3296273B2 (ja) 1997-11-19 1997-11-19 多層プリント配線板及びその製造方法
JP?9-337870 1997-11-20
JP33787097A JP3296274B2 (ja) 1997-11-20 1997-11-20 多層電子部品搭載用基板及びその製造方法
JP?9-338086 1997-11-21
JP33808697A JP3334584B2 (ja) 1997-11-21 1997-11-21 多層電子部品搭載用基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7009773A Division KR100393271B1 (ko) 1997-11-19 1998-11-19 다층 전자부품탑재용 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010024616A KR20010024616A (ko) 2001-03-26
KR100379119B1 true KR100379119B1 (ko) 2003-04-07

Family

ID=27340778

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2002-7009773A KR100393271B1 (ko) 1997-11-19 1998-11-19 다층 전자부품탑재용 기판의 제조 방법
KR10-2000-7005254A KR100379119B1 (ko) 1997-11-19 1998-11-19 다층 프린트배선판과 그의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2002-7009773A KR100393271B1 (ko) 1997-11-19 1998-11-19 다층 전자부품탑재용 기판의 제조 방법

Country Status (4)

Country Link
US (1) US6455783B1 (ko)
EP (1) EP1043921A4 (ko)
KR (2) KR100393271B1 (ko)
WO (1) WO1999026458A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030088195A1 (en) * 2001-11-02 2003-05-08 Vardi Gil M Guidewire having measurement indicia
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
CA2616621C (en) * 2005-07-29 2012-07-10 Foster-Miller, Inc. Dual function composite system and method of making same
JP4171499B2 (ja) * 2006-04-10 2008-10-22 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
KR101374770B1 (ko) * 2013-11-22 2014-03-17 실리콘밸리(주) 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법
JP6862087B2 (ja) 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
CN110726765B (zh) * 2019-12-17 2020-05-05 深圳市刷新智能电子有限公司 一种石墨烯生物传感器电极

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246724A (ja) * 1996-03-04 1997-09-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775573A (en) * 1987-04-03 1988-10-04 West-Tronics, Inc. Multilayer PC board using polymer thick films
US5235211A (en) * 1990-06-22 1993-08-10 Digital Equipment Corporation Semiconductor package having wraparound metallization
EP0549791B1 (de) * 1991-04-01 1997-07-16 Aktsionernoe obschestvo otkrytogo tipa VNIIETO Mehrlagenleiterplatte und verfahren zu ihrer herstellung
US5339217A (en) * 1993-04-20 1994-08-16 Lambda Electronics, Inc. Composite printed circuit board and manufacturing method thereof
US5382759A (en) * 1993-09-28 1995-01-17 Trw Inc. Massive parallel interconnection attachment using flexible circuit
JPH07106769A (ja) * 1993-10-08 1995-04-21 Ibiden Co Ltd 電子部品搭載用多層基板の製造方法
JPH07312476A (ja) * 1994-05-18 1995-11-28 Sumitomo Metal Mining Co Ltd プリント配線板の製造方法
JPH0837378A (ja) * 1994-07-21 1996-02-06 Hitachi Chem Co Ltd キャビティ付多層配線板の製造法
JPH0897563A (ja) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP4000609B2 (ja) * 1995-12-22 2007-10-31 イビデン株式会社 電子部品搭載用基板及びその製造方法
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
JPH10275966A (ja) * 1997-01-30 1998-10-13 Ibiden Co Ltd プリント配線板及びその製造方法
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246724A (ja) * 1996-03-04 1997-09-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20010024616A (ko) 2001-03-26
KR20020073517A (ko) 2002-09-26
EP1043921A1 (en) 2000-10-11
KR100393271B1 (ko) 2003-07-31
EP1043921A4 (en) 2007-02-21
WO1999026458A1 (fr) 1999-05-27
US6455783B1 (en) 2002-09-24

Similar Documents

Publication Publication Date Title
JPH10308576A (ja) プリント配線板及びその製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20040006001A (ko) 프린트배선판
KR100379119B1 (ko) 다층 프린트배선판과 그의 제조 방법
US20120152606A1 (en) Printed wiring board
US6538209B1 (en) Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin
JP2014150091A (ja) 配線基板およびその製造方法
JP2019047063A (ja) プリント配線板およびその製造方法
KR100691297B1 (ko) 프린트배선판및 그 제조방법
JP2009212160A (ja) 配線基板およびその製造方法
JP2021141287A (ja) 配線基板、部品内蔵配線基板、配線基板の製造方法、及び部品内蔵配線基板の製造方法
JP3334584B2 (ja) 多層電子部品搭載用基板及びその製造方法
JP3296274B2 (ja) 多層電子部品搭載用基板及びその製造方法
JP3296273B2 (ja) 多層プリント配線板及びその製造方法
JP2007208298A (ja) プリント配線板
JP2005057298A (ja) プリント配線板及びその製造方法
JP2022167591A (ja) 配線基板の製造方法
JP2021002538A (ja) 配線基板及び配線基板の製造方法
JP3801934B2 (ja) 配線基板
JP2021168349A (ja) 部品内蔵配線基板
JP2008251869A (ja) 配線基板およびその製造方法
JP2005209847A (ja) 配線基板の製造方法
JP2018164022A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee