JPH0897563A - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法Info
- Publication number
- JPH0897563A JPH0897563A JP6231925A JP23192594A JPH0897563A JP H0897563 A JPH0897563 A JP H0897563A JP 6231925 A JP6231925 A JP 6231925A JP 23192594 A JP23192594 A JP 23192594A JP H0897563 A JPH0897563 A JP H0897563A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- printed wiring
- resist
- wiring board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 得られた多層プリント配線板の外部接続部と
なる金めっきの表面に残留物が付着せず、接続端子の接
続信頼性の向上を図るとともに、内層回路に損傷を与え
ることなく外層回路を形成することができる多層プリン
ト配線板の製造方法を提供することにある。 【構成】 本発明の多層プリント配線板の製造方法によ
ると、回路パターンを形成した回路基板を重ね合わせ
て、積層体を得たのち、回路形成をする工程において、
電着レジストをめっきレジストととして用い、表面に露
出した部分の全てに電着レジストを塗布して、回路形成
における様々な処理から先に形成された回路パターンを
確実に保護することを特徴とする。
なる金めっきの表面に残留物が付着せず、接続端子の接
続信頼性の向上を図るとともに、内層回路に損傷を与え
ることなく外層回路を形成することができる多層プリン
ト配線板の製造方法を提供することにある。 【構成】 本発明の多層プリント配線板の製造方法によ
ると、回路パターンを形成した回路基板を重ね合わせ
て、積層体を得たのち、回路形成をする工程において、
電着レジストをめっきレジストととして用い、表面に露
出した部分の全てに電着レジストを塗布して、回路形成
における様々な処理から先に形成された回路パターンを
確実に保護することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＧＡのような半導体
チップやチップ部品を搭載するために用いられる多層プ
リント配線板の製造方法に関するものである。
チップやチップ部品を搭載するために用いられる多層プ
リント配線板の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体チップやチップ部品等の電
子部品を搭載する半導体パッケージは、ダウンサイジン
グ化により電子部品の集積度が非常に高くなり、高密度
化の要求が強くなった。また、この半導体パッケージ
は、電子部品を搭載するために放熱性が良いものを使用
する必要があり、従来はセラミック素材のものが使用さ
れていた。しかし、セラミック素材の半導体パッケージ
は高価なため、高密度化が可能で低価格化を実現できる
多層プリント配線板が用いられるようになった。
子部品を搭載する半導体パッケージは、ダウンサイジン
グ化により電子部品の集積度が非常に高くなり、高密度
化の要求が強くなった。また、この半導体パッケージ
は、電子部品を搭載するために放熱性が良いものを使用
する必要があり、従来はセラミック素材のものが使用さ
れていた。しかし、セラミック素材の半導体パッケージ
は高価なため、高密度化が可能で低価格化を実現できる
多層プリント配線板が用いられるようになった。
【０００３】以下に、従来の多層プリント配線板及びそ
の製法について説明する。この多層プリント配線板より
なる半導体パッケージは、複数の回路基板を接着用シー
トを介して重ね合わせた構成からなり、例えば、図２に
示す如く、下側の第１の回路基板１には貼着された銅箔
をエッチングして回路パターン２１が形成され、この回
路パターン２１の上には、金めっき１７ｂが施されてい
る。
の製法について説明する。この多層プリント配線板より
なる半導体パッケージは、複数の回路基板を接着用シー
トを介して重ね合わせた構成からなり、例えば、図２に
示す如く、下側の第１の回路基板１には貼着された銅箔
をエッチングして回路パターン２１が形成され、この回
路パターン２１の上には、金めっき１７ｂが施されてい
る。
【０００４】さらに、上側の第２の回路基板２には、半
導体部品を搭載するための開口部４が形成され、この開
口部４の周囲には、各層を貫くスルーホール８・・・が
穿設されている。さらに、上記回路パターン２１で接着
材５と密接せず外部に露出している回路パターン２１ａ
およびスルーホール８・・・には、電気銅めっき２３が
被着されている。そして、回路パターン２１ａ、２４お
よびスルーホール８・・・の表面には金めっき１７ａが
被着している。
導体部品を搭載するための開口部４が形成され、この開
口部４の周囲には、各層を貫くスルーホール８・・・が
穿設されている。さらに、上記回路パターン２１で接着
材５と密接せず外部に露出している回路パターン２１ａ
およびスルーホール８・・・には、電気銅めっき２３が
被着されている。そして、回路パターン２１ａ、２４お
よびスルーホール８・・・の表面には金めっき１７ａが
被着している。
【０００５】上述の多層プリント配線板の製法を、図３
を参照して説明する。まず上面に回路パターンが形成さ
れた回路基板を用意する。この回路基板は第１の回路基
板１として表面に形成された回路パターン２１には、所
要の金属からなる保護膜（ニッケルめっきが下地となっ
た金めっき１７ｂ）が施され、裏面には、金属箔９が貼
着されている。また、他の回路基板は第２の回路基板２
として、表面に金属箔９が貼着され、半導体チップを搭
載するための開口部４が穿設されている。次に、この回
路基板間に接着材５として接着用シートを介して、開口
部４と上記回路パターン２１が一致するように第１及び
第２の回路基板１、２を積層して被圧体とし、加熱加圧
成形を行うことにより互いに粘着して積層体７を得る。
この積層体７の最外層となる第２の回路基板２の上面、
及び、第１の回路基板１の下面には銅箔が貼着されてい
る。次に、該積層体７に複数のスルーホール８・・・を
穿設し、各スルーホール８・・・の内壁にパラジウム１
８を核付けして、無電解銅めっき等の電気銅めっき２３
を施し、さらに、第２の回路基板２の上面、及び、第１
の回路基板１の下面の銅箔にドライフィルムを貼着し
て、露光、現像、エッチングを行い、所要の回路パター
ン２４を形成する。その後、上記回路パターン２４、２
１ａ、及び、スルーホール８・・・に所要の金属からな
る保護膜（例えば、金めっき１７ａ）を施して多層プリ
ント配線板を形成する。
を参照して説明する。まず上面に回路パターンが形成さ
れた回路基板を用意する。この回路基板は第１の回路基
板１として表面に形成された回路パターン２１には、所
要の金属からなる保護膜（ニッケルめっきが下地となっ
た金めっき１７ｂ）が施され、裏面には、金属箔９が貼
着されている。また、他の回路基板は第２の回路基板２
として、表面に金属箔９が貼着され、半導体チップを搭
載するための開口部４が穿設されている。次に、この回
路基板間に接着材５として接着用シートを介して、開口
部４と上記回路パターン２１が一致するように第１及び
第２の回路基板１、２を積層して被圧体とし、加熱加圧
成形を行うことにより互いに粘着して積層体７を得る。
この積層体７の最外層となる第２の回路基板２の上面、
及び、第１の回路基板１の下面には銅箔が貼着されてい
る。次に、該積層体７に複数のスルーホール８・・・を
穿設し、各スルーホール８・・・の内壁にパラジウム１
８を核付けして、無電解銅めっき等の電気銅めっき２３
を施し、さらに、第２の回路基板２の上面、及び、第１
の回路基板１の下面の銅箔にドライフィルムを貼着し
て、露光、現像、エッチングを行い、所要の回路パター
ン２４を形成する。その後、上記回路パターン２４、２
１ａ、及び、スルーホール８・・・に所要の金属からな
る保護膜（例えば、金めっき１７ａ）を施して多層プリ
ント配線板を形成する。
【０００６】このような方法では、スルーホールの内壁
に無電解銅めっき等の電気めっきを施す際に、先に金め
っきが施された回路パターンにも無電解銅めっきを施す
こととなり、無電解銅めっきを除去して金めっきを露出
するための工程を必要とした。ところが、無電解銅めっ
きのみを除去することは非常に難しく、回路パターンの
一部を除去してしまい、回路パターンを細らせることが
あった。
に無電解銅めっき等の電気めっきを施す際に、先に金め
っきが施された回路パターンにも無電解銅めっきを施す
こととなり、無電解銅めっきを除去して金めっきを露出
するための工程を必要とした。ところが、無電解銅めっ
きのみを除去することは非常に難しく、回路パターンの
一部を除去してしまい、回路パターンを細らせることが
あった。
【０００７】また、金めっきを露出することができて
も、無電解銅めっきを剥離するために使用する溶液の残
留物が金めっきの表面に付着するため、有機物等により
ワイヤボンディングの接続特性が悪くなる問題があっ
た。
も、無電解銅めっきを剥離するために使用する溶液の残
留物が金めっきの表面に付着するため、有機物等により
ワイヤボンディングの接続特性が悪くなる問題があっ
た。
【０００８】また上記の方法は、予め、積層体を構成す
る回路基板の回路パターンに金めっきを施すため、積層
体となってから形成される第２の回路パターンに金めっ
きを施すときに、先に金めっきされた回路パターンにま
で金めっきが施され、金めっきの浪費は避けられなかっ
た。また、各層を構成するプリント配線板を形成する工
程と最後の工程とで金めっきを２度行うため、工程が重
複し作業効率が悪いという問題があった。
る回路基板の回路パターンに金めっきを施すため、積層
体となってから形成される第２の回路パターンに金めっ
きを施すときに、先に金めっきされた回路パターンにま
で金めっきが施され、金めっきの浪費は避けられなかっ
た。また、各層を構成するプリント配線板を形成する工
程と最後の工程とで金めっきを２度行うため、工程が重
複し作業効率が悪いという問題があった。
【０００９】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
得られた多層プリント配線板の外部接続部となる金めっ
きの表面に残留物が付着せず、接続端子の接続信頼性の
向上を図るとともに、内層回路に損傷を与えることなく
外層回路を形成することができる多層プリント配線板の
製造方法を提供することにある。
鑑みてなされたものであり、その目的とするところは、
得られた多層プリント配線板の外部接続部となる金めっ
きの表面に残留物が付着せず、接続端子の接続信頼性の
向上を図るとともに、内層回路に損傷を与えることなく
外層回路を形成することができる多層プリント配線板の
製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の請求項１に係る
多層プリント配線板の製造方法は、 上面に第１の回路パターン３と絶縁回路パターン１
０が形成され、裏面に金属箔９が貼着された第１の回路
基板１、及び、上面に金属箔９が貼着され、開口部４を
有する第２の回路基板２とを接着材５を介在して被圧体
とし、この被圧体を加熱加圧成形して上記開口部４内に
第１の回路パターン３が露出した積層体７を形成し、こ
の積層体７に、スルーホール８を穿設した後、第１の回
路パターン３及び絶縁回路パターン１０及び第２の回路
基板２に貼着した金属箔９及びスルーホール８に貴金属
の触媒１１を付着し、さらに、その上に電着レジストを
被着して表面に電着レジスト膜１２を形成する工程； 上記電着レジスト膜１２のスルーホール８に被覆し
た部分を露光現像して取り除き、このスルーホール８に
電気めっき１３を施して、積層体７の表面に露出した電
着レジスト膜１２を取り除いたのちに、表面に露出した
貴金属の触媒１１を取り除いて、さらに、この積層体７
の表面にレジスト１４を被着する工程； 上記レジスト１４を露光及び現像により所定のパタ
ーンに形成し、金属箔９に第２の回路パターン１５を描
写し、積層体７の表面に露出した第１の回路パターン３
と第２の回路パターン１５及びスルーホール８に金属か
らなる保護膜１７を形成し、積層体７のレジスト１４を
取り除いたのちに、金属箔９が露出している部分をエッ
チングする工程；からなることを特徴とする。
多層プリント配線板の製造方法は、 上面に第１の回路パターン３と絶縁回路パターン１
０が形成され、裏面に金属箔９が貼着された第１の回路
基板１、及び、上面に金属箔９が貼着され、開口部４を
有する第２の回路基板２とを接着材５を介在して被圧体
とし、この被圧体を加熱加圧成形して上記開口部４内に
第１の回路パターン３が露出した積層体７を形成し、こ
の積層体７に、スルーホール８を穿設した後、第１の回
路パターン３及び絶縁回路パターン１０及び第２の回路
基板２に貼着した金属箔９及びスルーホール８に貴金属
の触媒１１を付着し、さらに、その上に電着レジストを
被着して表面に電着レジスト膜１２を形成する工程； 上記電着レジスト膜１２のスルーホール８に被覆し
た部分を露光現像して取り除き、このスルーホール８に
電気めっき１３を施して、積層体７の表面に露出した電
着レジスト膜１２を取り除いたのちに、表面に露出した
貴金属の触媒１１を取り除いて、さらに、この積層体７
の表面にレジスト１４を被着する工程； 上記レジスト１４を露光及び現像により所定のパタ
ーンに形成し、金属箔９に第２の回路パターン１５を描
写し、積層体７の表面に露出した第１の回路パターン３
と第２の回路パターン１５及びスルーホール８に金属か
らなる保護膜１７を形成し、積層体７のレジスト１４を
取り除いたのちに、金属箔９が露出している部分をエッ
チングする工程；からなることを特徴とする。
【００１１】本発明の請求項２に係る多層プリント配線
板の製造方法は、貴金属の触媒として、パラジウムの核
付けを行った後、化学銅めっきを行うことを特徴とす
る。
板の製造方法は、貴金属の触媒として、パラジウムの核
付けを行った後、化学銅めっきを行うことを特徴とす
る。
【００１２】本発明の請求項３に係る多層プリント配線
板の製造方法は、貴金属の触媒として、硫化パラジウム
を被着することを特徴とする。
板の製造方法は、貴金属の触媒として、硫化パラジウム
を被着することを特徴とする。
【００１３】
【作用】本発明に係る多層プリント配線板の製造方法に
よると、回路パターンを形成した回路基板を重ね合わせ
て、積層体を得たのち、回路形成をする工程において、
電着レジストをめっきレジストととして用いるので、表
面に露出した部分の全てに電着レジストを塗布すること
ができ、回路形成における様々な処理から先に形成され
た回路パターンを確実に保護することができる。
よると、回路パターンを形成した回路基板を重ね合わせ
て、積層体を得たのち、回路形成をする工程において、
電着レジストをめっきレジストととして用いるので、表
面に露出した部分の全てに電着レジストを塗布すること
ができ、回路形成における様々な処理から先に形成され
た回路パターンを確実に保護することができる。
【００１４】また、第１及び第２の回路パターンに、一
度の工程で金めっき１７を被着することができる。
度の工程で金めっき１７を被着することができる。
【００１５】図１は、本実施例で製造される多層プリン
ト配線板を用いた開口部を有する半導体パッケージの製
造工程を説明する断面図である。
ト配線板を用いた開口部を有する半導体パッケージの製
造工程を説明する断面図である。
【００１６】この図１に示す多層プリント配線板は、従
来例で説明した、図２の多層プリント配線板とほぼ同じ
構成であるが、接着材５として使用した接着用シートに
密接する回路パターン３の上面には金めっき１７が存在
せず、外部に露出している部分の回路パターン３、１５
にのみ金めっき１７が被着されている点が異なる。
来例で説明した、図２の多層プリント配線板とほぼ同じ
構成であるが、接着材５として使用した接着用シートに
密接する回路パターン３の上面には金めっき１７が存在
せず、外部に露出している部分の回路パターン３、１５
にのみ金めっき１７が被着されている点が異なる。
【００１７】この多層プリント配線板を構成する回路基
板は、従来より一般に使用されている回路基板であれ
ば、特に限定はしないが、ガラスエポキシ回路基板、ガ
ラスポリイミドプリント回路基板、ガラスフッ素樹脂回
路基板、ガラス熱硬ＰＰＯ回路基板等が使用される。
板は、従来より一般に使用されている回路基板であれ
ば、特に限定はしないが、ガラスエポキシ回路基板、ガ
ラスポリイミドプリント回路基板、ガラスフッ素樹脂回
路基板、ガラス熱硬ＰＰＯ回路基板等が使用される。
【００１８】また、上記回路基板を形成する方法として
は特に限定することはなく、回路パターンの形成、開口
部の形成等、従来使用している方法をそのまま使用する
ことができる。加えて、接着材も、特に限定する必要は
なく、接着剤や上記のような接着用シートでもよく、例
えば、接着用シートとして、ガラスクロスにエポキシ樹
脂を含浸させたもの、ガラスクロスにポリイミド樹脂を
含浸させたもの、その他接着フィルム等、回路基板の裏
面に接着材を塗布したものでもよい。
は特に限定することはなく、回路パターンの形成、開口
部の形成等、従来使用している方法をそのまま使用する
ことができる。加えて、接着材も、特に限定する必要は
なく、接着剤や上記のような接着用シートでもよく、例
えば、接着用シートとして、ガラスクロスにエポキシ樹
脂を含浸させたもの、ガラスクロスにポリイミド樹脂を
含浸させたもの、その他接着フィルム等、回路基板の裏
面に接着材を塗布したものでもよい。
【００１９】以下、本発明を添付した図面を参照して詳
細に説明する。
細に説明する。
【００２０】
【実施例】図１は、本発明の多層プリント配線板の製造
方法を示す各工程での多層プリント配線板の断面図であ
る。まず、第１の回路基板１、及び、第２の回路基板２
として、ガラスエポキシ銅張プリント配線板を用意す
る。これらの回路基板１、２は、基材としてガラスクロ
ス、含浸させる樹脂として、エポキシ樹脂を使用したガ
ラスエポキシプリント配線板である。この第１の回路基
板１の表面には、金属箔９として貼着された銅箔をエッ
チングして第１の回路パターン３が形成され、裏面には
金属箔９が貼着されている。また、第２の回路基板２の
表面には金属箔９が貼着され、半導体部品を搭載する開
口部４が形成されている。
方法を示す各工程での多層プリント配線板の断面図であ
る。まず、第１の回路基板１、及び、第２の回路基板２
として、ガラスエポキシ銅張プリント配線板を用意す
る。これらの回路基板１、２は、基材としてガラスクロ
ス、含浸させる樹脂として、エポキシ樹脂を使用したガ
ラスエポキシプリント配線板である。この第１の回路基
板１の表面には、金属箔９として貼着された銅箔をエッ
チングして第１の回路パターン３が形成され、裏面には
金属箔９が貼着されている。また、第２の回路基板２の
表面には金属箔９が貼着され、半導体部品を搭載する開
口部４が形成されている。
【００２１】上記第１の回路基板１、及び、第２の回路
基板２の間に接着材５としてガラスクロスにエポキシ樹
脂を含浸させた接着用シートを介して、開口部４と第１
の回路パターン３の位置が一致するように重ね合わせて
被圧体とし、加熱加圧成形を行って、貼着することによ
り積層体を得る。
基板２の間に接着材５としてガラスクロスにエポキシ樹
脂を含浸させた接着用シートを介して、開口部４と第１
の回路パターン３の位置が一致するように重ね合わせて
被圧体とし、加熱加圧成形を行って、貼着することによ
り積層体を得る。
【００２２】次に、上記で得られた積層体７に各回路基
板を貫くスルーホール８・・・を穿設した後に、電着レ
ジストを被着するための貴金属の触媒１１として、硫化
パラジウム１８を被着する。この硫化パラジウム１８
は、第２の回路基板２の表面に貼着された銅箔、開口部
４により表面に露出した第１の回路パターン３、第１の
回路基板１の裏面に貼着された金属箔９、スルーホール
８・・・の内壁、および、その他の絶縁回路パターンに
施される。
板を貫くスルーホール８・・・を穿設した後に、電着レ
ジストを被着するための貴金属の触媒１１として、硫化
パラジウム１８を被着する。この硫化パラジウム１８
は、第２の回路基板２の表面に貼着された銅箔、開口部
４により表面に露出した第１の回路パターン３、第１の
回路基板１の裏面に貼着された金属箔９、スルーホール
８・・・の内壁、および、その他の絶縁回路パターンに
施される。
【００２３】ここで、貴金属の触媒１１として、上記の
他に、パラジウムの核付けを行った後に化学銅めっきを
行ってもよい。
他に、パラジウムの核付けを行った後に化学銅めっきを
行ってもよい。
【００２４】次に、上記硫化パラジウム１８が被着した
積層体７に電着レジストを被着して電着レジスト膜１２
を形成する。この電着レジスト膜１２は、電気的に金属
部に被着するもので、上記積層体７の表面に露出した部
分全て、つまり、硫化パラジウム１８を覆うように形成
される。（図１） そして、この電着レジスト膜１２のスルーホール８・・
・とスルーホールランド２０を除去するパターンで露
光、現像を行って、スルーホール８・・・とスルーホー
ルランド２０になる部分の電着レジスト膜１２を除去し
たのち、スルーホール８・・・の内壁とスルーホールラ
ンド２０に電気めっき１３（電気銅めっき）を施す。
積層体７に電着レジストを被着して電着レジスト膜１２
を形成する。この電着レジスト膜１２は、電気的に金属
部に被着するもので、上記積層体７の表面に露出した部
分全て、つまり、硫化パラジウム１８を覆うように形成
される。（図１） そして、この電着レジスト膜１２のスルーホール８・・
・とスルーホールランド２０を除去するパターンで露
光、現像を行って、スルーホール８・・・とスルーホー
ルランド２０になる部分の電着レジスト膜１２を除去し
たのち、スルーホール８・・・の内壁とスルーホールラ
ンド２０に電気めっき１３（電気銅めっき）を施す。
【００２５】そして、電着レジスト膜１２を溶媒により
溶解除去して、積層体７の表面に硫化パラジウム１８を
露出させる。この露出した硫化パラジウム１８を、ソフ
トエッチング処理により除去する。ただし、第１の回路
パターン３は、表面の一部がエッチングされるが、回路
パターンを除去するまでには至らない。
溶解除去して、積層体７の表面に硫化パラジウム１８を
露出させる。この露出した硫化パラジウム１８を、ソフ
トエッチング処理により除去する。ただし、第１の回路
パターン３は、表面の一部がエッチングされるが、回路
パターンを除去するまでには至らない。
【００２６】ここで、先の工程で表面処理として化学銅
めっきを行った場合は、この化学銅めっきを硫酸溶液で
ソフトエッチングし、さらに、上述の工程で核付けし、
表面に付着しているパラジウムを過マンガン酸処理液で
除去する。このパラジウムを除去するには、他にプラズ
マ処理やエキシマレーザ等を用いることができる。
めっきを行った場合は、この化学銅めっきを硫酸溶液で
ソフトエッチングし、さらに、上述の工程で核付けし、
表面に付着しているパラジウムを過マンガン酸処理液で
除去する。このパラジウムを除去するには、他にプラズ
マ処理やエキシマレーザ等を用いることができる。
【００２７】そして、積層体７の表面、及び、裏面の銅
箔、第１の回路パターン３、スルーホール８・・・とス
ルーホールランド２０にレジスト１４として電着レジス
トを被着して、第２の電着レジスト膜１６を形成する。
（図１） そして、上記第２の電着レジスト膜１６を露光、現像に
より所望のパターンに形成する。この時、電着レジスト
の代わりにドライフィルムを使用しても良いが、ドライ
フィルムを使用すると、積層体７の表面の回路パターン
により凹凸が発生し、開口部４周辺や、スルーホールラ
ンド２０周辺で空隙が発生し易く、電着レジストを使用
するのが好ましい。
箔、第１の回路パターン３、スルーホール８・・・とス
ルーホールランド２０にレジスト１４として電着レジス
トを被着して、第２の電着レジスト膜１６を形成する。
（図１） そして、上記第２の電着レジスト膜１６を露光、現像に
より所望のパターンに形成する。この時、電着レジスト
の代わりにドライフィルムを使用しても良いが、ドライ
フィルムを使用すると、積層体７の表面の回路パターン
により凹凸が発生し、開口部４周辺や、スルーホールラ
ンド２０周辺で空隙が発生し易く、電着レジストを使用
するのが好ましい。
【００２８】さらに、この第２の電着レジスト膜１６に
より形成された回路パターンに、残りの電着レジスト膜
１６をめっきレジストとして、金属からなる保護膜１７
として、ニッケルを下地として金めっきを施す。そし
て、残りの電着レジスト膜１２を溶媒により溶解除去し
て、上記金めっきをレジストとして使用してエッチング
を行い、表面に露出した銅箔を取り除き、外層回路パタ
ーン１５を形成する。（図１） 本実施例では、第１の回路基板１を構成するプリント配
線板を１枚使用し、第２の回路基板２を構成するプリン
ト配線板を１枚使用した多層プリント配線板を一例とし
て述べたが、本発明において、この第１及び第２のプリ
ント配線板を構成するプリント配線板の使用枚数は、特
に限定はせず、開口部４を有するプリント配線板を複数
枚使用し、開口部４の内壁が階段状に形成されたもので
もよい。
より形成された回路パターンに、残りの電着レジスト膜
１６をめっきレジストとして、金属からなる保護膜１７
として、ニッケルを下地として金めっきを施す。そし
て、残りの電着レジスト膜１２を溶媒により溶解除去し
て、上記金めっきをレジストとして使用してエッチング
を行い、表面に露出した銅箔を取り除き、外層回路パタ
ーン１５を形成する。（図１） 本実施例では、第１の回路基板１を構成するプリント配
線板を１枚使用し、第２の回路基板２を構成するプリン
ト配線板を１枚使用した多層プリント配線板を一例とし
て述べたが、本発明において、この第１及び第２のプリ
ント配線板を構成するプリント配線板の使用枚数は、特
に限定はせず、開口部４を有するプリント配線板を複数
枚使用し、開口部４の内壁が階段状に形成されたもので
もよい。
【００２９】また、第１のプリント配線板として、搭載
する半導体部品が支持されやすいように第１の回路パタ
ーン３が形成される表面に凹部７を穿設したものを使用
したが、凹部７がなく、平らなものでもよい。
する半導体部品が支持されやすいように第１の回路パタ
ーン３が形成される表面に凹部７を穿設したものを使用
したが、凹部７がなく、平らなものでもよい。
【００３０】上述のごとく、本発明に係る多層プリント
配線板の製造方法は、第１の回路基板と第２の回路基板
を用いて構成され、スルーホール・・・とスルーホール
ランドのめっきを形成する際に、電着レジストを使用し
て他の回路パターンを被覆してスルーホールめっきが行
え、回路パターンの表面を有機物で侵すこと無く、金属
からなる保護膜を施す工程を一度で行うことができるも
のである。
配線板の製造方法は、第１の回路基板と第２の回路基板
を用いて構成され、スルーホール・・・とスルーホール
ランドのめっきを形成する際に、電着レジストを使用し
て他の回路パターンを被覆してスルーホールめっきが行
え、回路パターンの表面を有機物で侵すこと無く、金属
からなる保護膜を施す工程を一度で行うことができるも
のである。
【００３１】
【発明の効果】以上、述べたように、本発明の多層プリ
ント配線板の製造方法によると、電着レジストで第１の
回路パターンを被着して第２の回路パターンを形成する
ので、回路形成の途中で第１の回路パターンを浸食する
こと無く、第２の回路パターンを形成することができ
る。また、従来の多層プリント配線板の製造方法に比
べ、金属からなる保護膜の形成を一度で行うことが可能
となり、工程の短縮を図ることができ、作業コストを削
減することが可能となる。さらに、金属からなる保護膜
を被着したのちにプリント配線板を加工することがない
ので、金めっきの表面に化学処理等の残留物により有機
物が付着したりすることがなく、高い信頼性を確保する
ことができる。
ント配線板の製造方法によると、電着レジストで第１の
回路パターンを被着して第２の回路パターンを形成する
ので、回路形成の途中で第１の回路パターンを浸食する
こと無く、第２の回路パターンを形成することができ
る。また、従来の多層プリント配線板の製造方法に比
べ、金属からなる保護膜の形成を一度で行うことが可能
となり、工程の短縮を図ることができ、作業コストを削
減することが可能となる。さらに、金属からなる保護膜
を被着したのちにプリント配線板を加工することがない
ので、金めっきの表面に化学処理等の残留物により有機
物が付着したりすることがなく、高い信頼性を確保する
ことができる。
【図１】本発明に係る多層プリント配線板の製造工程を
説明する断面図である。
説明する断面図である。
【図２】従来のプリント配線板の製造方法で得た一実施
例のプリント配線板の断面図である。
例のプリント配線板の断面図である。
【図３】従来の上記プリント配線板の製造方法の実施例
を示す説明図である。
を示す説明図である。
１ 第１の回路基板 ２ 第２の回路基板 ３ 第１の回路パターン ４ 開口部 ５ 接着材 ７ 積層体 ８ スルーホール ９ 金属箔 １０ 絶縁回路パターン １２ 電着レジスト膜 １３ 電気めっき １４ レジスト １５ 第２の回路パターン
Claims (3)
- 【請求項１】 次の各工程からなる開口部を有する多層
プリント配線板の製造方法。 上面に第１の回路パターン（３）と絶縁回路パター
ン（１０）が形成され、裏面に金属箔（９）が貼着され
た第１の回路基板（１）、及び、上面に金属箔（９）が
貼着され、開口部（４）を有する第２の回路基板（２）
とを接着材（５）を介在して被圧体とし、この被圧体を
加熱加圧成形して上記開口部（４）内に第１の回路パタ
ーン（３）が露出した積層体（７）を形成し、この積層
体（７）に、スルーホール（８）を穿設した後、第１の
回路パターン（３）及び絶縁回路パターン（１０）及び
第２の回路基板（２）に貼着した金属箔（９）及びスル
ーホール（８）に貴金属の触媒（１１）を付着し、さら
に、その上に電着レジストを被着して表面に電着レジス
ト膜（１２）を形成する工程； 上記電着レジスト膜（１２）のスルーホール（８）
に被覆した部分を露光現像して取り除き、このスルーホ
ール（８）に電気めっき（１３）を施して、積層体
（７）の表面に露出した電着レジスト膜（１２）を取り
除いたのちに、表面に露出した貴金属の触媒（１１）を
取り除いて、さらに、この積層体（７）の表面にレジス
ト（１４）を被着する工程； 上記レジスト（１４）を露光及び現像により所定の
パターンに形成し、金属箔（９）に第２の回路パターン
（１５）を描写し、積層体（７）の表面に露出した第１
の回路パターン（３）と第２の回路パターン（１５）及
びスルーホール（８）に金属からなる保護膜（１７）を
形成し、積層体（７）のレジスト（１４）を取り除いた
のちに、金属箔（９）が露出している部分をエッチング
する工程。 - 【請求項２】 貴金属の触媒として、パラジウムの核付
けを行った後、化学銅めっきを行うことを特徴とする請
求項１記載の多層プリント配線板の製造方法。 - 【請求項３】 貴金属の触媒として、硫化パラジウムを
被着することを特徴とする請求項１記載の多層プリント
配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231925A JPH0897563A (ja) | 1994-09-27 | 1994-09-27 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231925A JPH0897563A (ja) | 1994-09-27 | 1994-09-27 | 多層プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897563A true JPH0897563A (ja) | 1996-04-12 |
Family
ID=16931219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6231925A Withdrawn JPH0897563A (ja) | 1994-09-27 | 1994-09-27 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897563A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999026458A1 (fr) * | 1997-11-19 | 1999-05-27 | Ibiden Co., Ltd. | Carte de cablage imprime multicouche et son procede de fabrication |
-
1994
- 1994-09-27 JP JP6231925A patent/JPH0897563A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999026458A1 (fr) * | 1997-11-19 | 1999-05-27 | Ibiden Co., Ltd. | Carte de cablage imprime multicouche et son procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| US6706564B2 (en) | Method for fabricating semiconductor package and semiconductor package | |
| US20090242238A1 (en) | Buried pattern substrate | |
| KR100857165B1 (ko) | 회로기판 제조방법 | |
| CN117156730B (zh) | 嵌入式封装基板及其制作方法、堆叠封装结构 | |
| WO2014125567A1 (ja) | 部品内蔵基板及びその製造方法 | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| CN105321896B (zh) | 嵌入式芯片封装技术 | |
| JPS61288489A (ja) | 成形回路基板の製造方法 | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4840628B2 (ja) | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ | |
| JP2011003562A (ja) | プリント配線板とその製造方法 | |
| JP2001156453A (ja) | プリント配線板における埋め込みヴィアの形成方法 | |
| JP4491159B2 (ja) | 多層配線基板の製造方法 | |
| JPH0897563A (ja) | 多層プリント配線板の製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| CN114900994B (zh) | 一种埋入线路式电路板及其制备方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JPH09260840A (ja) | 多層プリント配線板の製造方法 | |
| JP2003188532A (ja) | プリント配線板の製造方法およびそれを用いて製造されたプリント配線板 | |
| JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
| JPH08186192A (ja) | 多層プリント配線板の製造方法 | |
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| JPH1013037A (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| JPH08255870A (ja) | 電子部品実装板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |