JPH10275966A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法

Info

Publication number
JPH10275966A
JPH10275966A JP9340723A JP34072397A JPH10275966A JP H10275966 A JPH10275966 A JP H10275966A JP 9340723 A JP9340723 A JP 9340723A JP 34072397 A JP34072397 A JP 34072397A JP H10275966 A JPH10275966 A JP H10275966A
Authority
JP
Japan
Prior art keywords
hole
wiring board
printed wiring
bonding
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9340723A
Other languages
English (en)
Inventor
Naoto Ishida
直人 石田
Koji Asano
浩二 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP9340723A priority Critical patent/JPH10275966A/ja
Priority to DE69837319T priority patent/DE69837319T2/de
Priority to EP98900160A priority patent/EP0959648B1/en
Priority to EP07100813A priority patent/EP1776001B1/en
Priority to KR1019997006763A priority patent/KR20000070519A/ko
Priority to DE69842175T priority patent/DE69842175D1/de
Priority to PCT/JP1998/000006 priority patent/WO1998034443A1/ja
Publication of JPH10275966A publication Critical patent/JPH10275966A/ja
Priority to US09/359,981 priority patent/US6444924B1/en
Priority to US10/195,865 priority patent/US6784374B2/en
Priority to US10/927,413 priority patent/US7222776B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10871—Leads having an integral insert stop
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 基板表面における高密度配線が可能で，相手
部材に対して平行に接合でき，かつ接合強度に優れた，
プリント配線板及びその製造方法を提供する。 【解決手段】 導体回路５及びスルーホール６０を有す
る回路基板６と，スルーホールに挿入された接合ピン１
とを有する。接合ピンは，相手方パッド８１に接合する
際の加熱温度では溶融しない材料を用いて作製されてお
り，スルーホールの開口直径よりも大きく且つ相手方パ
ッドとの接合部となる接合頭部１１と，スルーホールの
内部に挿入可能な大きさを有する脚部１２とからなる。
脚部は，スルーホールの内部に挿入されて半田材料２０
等の導電性材料によりスルーホールに接合されている。
接合ピンに代えて，略球状の接合ボールを導電性材料に
より接合することもできる。

Description

【発明の詳細な説明】
【０００１】
【技術分野】プリント配線板及びその製造方法に関し，
特にプリント配線板とマザーボードとの接合に関する。
【０００２】
【従来技術】従来，プリント配線板としては，例えば，
図２７に示すごとく，電子部品９７０を搭載するための
搭載部９７を設けた回路基板９６と，回路基板９６の表
面及び内部に設けた導体回路９５と，回路基板９６を貫
通するスルーホール９３とを有するものがある。電子部
品９７０は，ボンディングワイヤー９７１により導体回
路９５と電気的に接続している。また，図２７，図２８
に示すごとく，回路基板９６の裏面側には，導体回路９
５の先端にボール搭載用パッド９２を設けて，その表面
に半田ボール９１を接合してある。
【０００３】上記従来のプリント配線板９は，上記半田
ボール９１を加熱溶融させることにより，マザーボード
９８の表面に設けた相手方パッド９８１と接合される。
以上の構造により，プリント配線板は，電子部品の電気
情報をマザーボード等の相手部材に伝達する役目を果た
す。
【０００４】
【解決しようとする課題】しかしながら，上記従来のプ
リント配線板においては，以下の問題がある。即ち，図
２７，図２８に示すごとく，プリント配線板９は，半田
ボール９１によりマザーボード９８の上に接合，固定さ
れている。そのため，プリント配線板９には，半田ボー
ル搭載用のボール搭載用パッド９２を設けなければなら
ない。
【０００５】また，ボール搭載用パッド９２とスルーホ
ール９３との間に導体回路９５を設けて，両者の間を電
気的に接続する必要がある。そのため，図２８に示すご
とく，回路基板９６の裏面側は，スルーホール９３だけ
ではなく，スルーホール９３と接続する導体回路９５及
びボール搭載用パッド９２で占有される。そのため，回
路基板９６の裏面側に，他の導体回路を設けるに十分な
スペースを確保することが困難であり，高密度配線化が
妨げられていた。
【０００６】また，半田ボール９１を，相手方パッド９
８１に接合する場合に，半田ボール９１の溶融状態の制
御が困難である。即ち，半田ボール９１は，加熱によ
り，マザーボード９８上の相手方パッド９８１に溶融接
合する。このとき，半田ボール９１の溶融状態は，加熱
温度，加圧力，半田の組成等の諸要素で相違する。その
ため，図２７に示すごとく，プリント配線板９の一方側
（例えば図２７の右側）の半田ボール９１の溶融度合い
が大きく，他方側（例えば図２７の左側）の半田ボール
９１の溶融度合いが小さくなる場合がある。この場合に
は，プリント配線板９が，マザーボード９８に対して傾
斜して接合されることになる。従って，従来のプリント
配線板９は，マザーボード９８に対して平行に接合する
ことが困難である。
【０００７】更に，図２９に示すごとく，一般に，半田
ボール９１が接合されているボール搭載用パッド９２
は，金めっき膜９２１により被覆されている。金めっき
膜９２１の金成分は，半田ボール９１の加熱溶融の際
に，半田ボール９１の内部に浸透して，金属めっき膜９
２１と半田ボール９１との間に中間層９０を形成する。
この中間層９０は，熱により劣化する性質を有する。そ
のため，中間層９０が形成されると，ボール搭載用パッ
ド９２と半田ボール９１との接合強度が１．０〜１．４
ｋｇ／ｃｍ2 まで低下する。
【０００８】また，中間層９０は，ボール搭載用パッド
９２を被覆する金めっき膜９２１の厚みが大きければ大
きいほど，厚く形成される。そのため，金めっき膜９２
１の膜厚が大きくなると，ボール搭載用パッド９２と半
田ボール９１との接合強度は更に低下し，１．０ｋｇ／
ｃｍ2 以下にまで接合強度が低下することもある。
【０００９】本発明はかかる従来の問題点に鑑み，基板
表面における高密度配線が可能で，相手部材に対して平
行に接合でき，かつ接合強度に優れたプリント配線板及
びその製造方法を提供しようとするものである。
【００１０】
【課題の解決手段】本発明は，請求項１記載のように，
導体回路及びスルーホールを有する回路基板と，上記ス
ルーホールに挿入された接合ピンとを有するプリント配
線板において，上記接合ピンは，相手方パッドに接合す
る際の加熱温度では溶融しない材料を用いて作製されて
いると共に，上記スルーホールの開口直径よりも大きく
上記相手方パッドとの接合部となる接合頭部と，上記ス
ルーホールの内部に挿入可能な大きさを有する脚部とか
らなり，該脚部は，上記スルーホールの内部に挿入され
て導電性材料によりスルーホールに接合されていること
を特徴とするプリント配線板である。
【００１１】本発明の作用及び効果について説明する。
本発明のプリント配線板においては，スルーホールの内
部に接合ピンが挿入されている。接合ピンは，相手方パ
ッドと接合するための接合頭部を有している。そのた
め，接合頭部を相手方パッドと接合することにより，ス
ルーホールと相手方パッドとの間を接合ピンにより電気
的に接続することができる。
【００１２】また，接合ピンによりスルーホールと相手
方パッドとを対面させた状態で接続できるため，従来の
ようにスルーホールの他に半田ボールを搭載するための
ボール搭載用パッドを設ける必要はない。また，従来の
ようにスルーホールとボール搭載用パッドとの間を接続
する導体回路を形成する必要もない。このため，回路基
板の表面に，スルーホールの開口部分を除く部分に，余
剰のスペースが形成される。従って，このスペースに他
の多くの導体回路を形成することによって，基板表面に
おける高密度配線構造を実現することができる。
【００１３】また，接合ピンは，相手方パッドに接合す
る際の加熱温度では溶融しない材料を用いて作製されて
いる。そのため，上記接合する際に，接合頭部は，溶融
変形せずに，一定の高さを維持する。このため，接合頭
部は，接合時にプリント配線板の支柱の役割を果たす。
【００１４】また，このように支柱の役目を果たす接合
頭部は，スルーホールの開口直径よりも大きい。そのた
め，接合ピンの脚部をスルーホール内に挿入したとき，
接合頭部はスルーホールの開口部に係止されて，スルー
ホールの内部に入り込まない。従って，回路基板の表面
から同一高さ分だけの接合頭部を突出させることができ
る。
【００１５】このため，接合頭部と相手方パッドとを接
合すると，上記相手方パッドを設けたマザーボード等の
相手部材とプリント配線板との間は上記接合頭部により
一定の間隔が確保されることになる。従って，プリント
配線板は，相手部材に対して，平行に配置した状態で接
合することができる。
【００１６】また，接合ピンは接合する際の加熱温度で
は溶融変形しないため，接合用の導電性材料の溶融状態
を制御する必要はない。従って，接合ピンと相手方パッ
ドとの接合を容易に行うことができる。
【００１７】また，本発明においては，スルーホールの
内部に接合ピンの脚部を挿入し，該脚部とスルーホール
との間を導電性材料により接合している。また，本発明
のプリント配線板は，従来例のような半田ボールをボー
ル搭載用パッドに接合する構造を有しないため，半田ボ
ールとボール搭載用パッドとの間に接合強度を低下させ
る中間層が形成されるおそれは全くない。従って，接合
ピンをスルーホールに対して強く固定することができ
る。
【００１８】請求項２記載のように，上記接合ピンの接
合頭部は，導電性材料により被覆されていることが好ま
しい。この接合頭部を，相手部材上の相手方パッドに対
して載置し，加熱すると，接合頭部の表面を被覆する導
電性材料が溶融し，接合頭部と相手方パッドとが接合さ
れる。従って，両者を確実に接合することができ，プリ
ント配線板の相手部材への搭載が容易である。
【００１９】請求項３記載のように，上記脚部は，複数
方向に突出した突起部を有することが好ましい。これに
より，スルーホールの内部において，脚部における複数
の突起部の間に，横断面形状が波状の間隙が形成され
る。そして，導電性材料は，この波状間隙において，脚
部をスルーホール内壁に対して確実に接合する。従っ
て，接合ピンをスルーホールに対して強固に固定するこ
とができる。
【００２０】請求項４記載のように，上記接合頭部は，
球状体であることが好ましい。これにより，接合ピンの
接合頭部を，相手方パッドに対して安定に接合すること
ができる。
【００２１】上記接合ピンを有するプリント配線板を製
造する方法としては，例えば，請求項５記載のように，
導体回路及びスルーホールを有する回路基板を準備する
工程と，相手方パッドに接合する際の加熱温度では溶融
しない材料よりなると共に上記スルーホールの開口直径
よりも大きく且つ相手方パッドとの接合部となるべき接
合頭部と，脚部とからなる接合ピンを作製する工程と，
上記スルーホールの内部に上記接合ピンの脚部を挿入す
る工程と，上記スルーホール内に導電性材料を充填し
て，上記スルーホールと上記脚部との間を導電性材料に
より接合する工程とからなることを特徴とするプリント
配線板の製造方法がある。
【００２２】本発明においては，接合ピンの脚部をスル
ーホールの内部に挿入している。接合ピンは，相手方パ
ッドに接合するための接合頭部を有している。そのた
め，本発明の製造方法によれば，接合ピンにより，スル
ーホールと相手方パッドとの間を電気的に接続するプリ
ント配線板を得ることができる。それ故，従来のような
ボール搭載用パッド等が不要となる。従って，回路基板
の表面に形成された余剰のスペースに，更に他の導体回
路を形成することができ，高密度配線が可能となる。
【００２３】また，接合ピンは，相手方パッドに接合す
る際に溶融しない材料を用いて作製されている。そのた
め，相手部材等に対して平行に接合することができるプ
リント配線板を得ることができる。更に，接合ピンは，
その接合頭部をスルーホールの内部に挿入させて導電性
材料により接合しているため，相手方パッドに対する接
合強度も高い。
【００２４】請求項６記載のように，上記接合ピンの接
合頭部には，スルーホールに挿入する前に，予め導電性
材料を被覆しておくことが好ましい。これにより，請求
項２の発明と同様に，プリント配線板の相手部材への搭
載を確実かつ容易に行うことができる。
【００２５】請求項１３，１５記載のように，上記導電
性材料は，半田材料であることが好ましい。これによ
り，接合ピンの脚部をスルーホールに対して確実に接合
でき，また両者間の電気的導通性も良い。また，請求項
１４，１６の発明のように，上記導電性材料は，銀フィ
ラー含浸エポキシ樹脂でもよい。これにより，接合ピン
の脚部をスルーホールに対して確実に接合でき，また両
者間の電気的導通性も良い。
【００２６】次に，上記接合ピンに代えて，接合ボール
をスルーホールに接合したプリント配線板の発明につい
て説明する。かかる発明は，請求項７記載のように，導
体回路及びスルーホールを有する回路基板と，上記スル
ーホールに接合された接合ボールとを有するプリント配
線板であって，上記接合ボールは，相手方パッドに接合
する際の加熱温度では溶融しない材料を用いて作製され
ていると共に，上記スルーホールの開口部よりも大きく
上記相手方パッドとの接合部となる接合頭部と，上記ス
ルーホールの開口部に対面している底部とからなり，該
底部は，上記スルーホールの開口部に配置されて，スル
ーホール内に充填された導電性材料によりスルーホール
に接合されていることを特徴とするプリント配線板であ
る。
【００２７】本発明において最も注目すべきことは，ス
ルーホールに接合頭部を有する接合ボールが接合されて
いること，接合ボールの底部はスルーホール内に充填し
た導電性材料によりスルーホールに接合されていること
である。
【００２８】上記接合ボールは，相手方パッドと接合す
るための接合頭部と，スルーホールの開口部に対面して
いる底部とを有している。接合頭部は，スルーホールの
開口部の直径よりも大きく，スルーホールより突出して
いる部分である。また，底部は，開口部に対面して導電
性材料によりスルーホールに接合されている部分であ
る。
【００２９】本発明の作用及び効果について説明する。
本発明のプリント配線板においては，スルーホールに接
合ボールが接合されている。接合ボールは，相手方パッ
ドと接合するための接合頭部を有している。そのため，
接合頭部を相手方パッドと接合することにより，スルー
ホールと相手方パッドとの間を接合ボールにより電気的
に接続することができる。
【００３０】また，接合ボールは，スルーホールの開口
部に対して接合されている。そのため，スルーホールと
相手方パッドとは，互いに対面させた状態で電気的に接
続でき，従来のようにスルーホールの他に半田ボールを
搭載するためのボール搭載用パッドを設ける必要はな
い。
【００３１】また，従来のようにスルーホールとボール
搭載用パッドとの間を接続する導体回路を形成する必要
もない。このため，回路基板の表面に，スルーホールの
開口部を除く部分に，余剰のスペースが形成される。従
って，このスペースに他の多くの導体回路を形成するこ
とができ，基板表面における高密度配線構造を実現する
ことができる。
【００３２】また，接合ボールは，相手方パッドに接合
する際の加熱温度では溶融しない材料を用いて作製され
ている。そのため，上記接合する際に，接合ボールは，
溶融変形せずに，一定の高さを維持する。このため，接
合ボールは，接合時にプリント配線板の支柱の役割を果
たす。
【００３３】また，このように支柱の役目を果たす接合
ボールの接合頭部は，スルーホールの開口部よりも大き
い。そのため，従来例のように接合ボールをスルーホー
ルに接合したとき，接合頭部はスルーホールの開口部に
係止されて，スルーホールの内部に入り込まない。従っ
て，回路基板の表面から同一高さ分だけの接合頭部を突
出させることができる。
【００３４】このため，接合頭部と相手方パッドとを接
合すると，上記相手方パッドを設けたマザーボード等の
相手部材とプリント配線板との間の間隙は，上記接合頭
部により一定の間隔が確保されることになる。従って，
プリント配線板は，相手部材に対して，平行に配置した
状態で接合することができる。
【００３５】また，接合ボールは接合する際の加熱温度
では溶融変形しないため，接合用の導電性材料の溶融状
態を制御する必要はない。従って，接合ボールと相手方
パッドとの接合を容易に行うことができる。
【００３６】また，本発明においては，スルーホールの
開口部に接合ボールを配置し，接合ボールとスルーホー
ルとの間を導電性材料により接合している。また，本発
明のプリント配線板は，従来例のような半田ボールをボ
ール搭載用パッドに接合する構造を有しないため，半田
ボールとボール搭載用パッドとの間に接合強度を低下さ
せる中間層が形成されるおそれは全くない。従って，接
合ボールをスルーホールに対して強く固定することがで
きる。
【００３７】請求項８記載のように，上記接合ボールの
接合頭部は，導電性材料により被覆されていることが好
ましい。この場合には，接合頭部を，マザーボード上の
相手方パッドに対して載置し，加熱すると，接合頭部の
表面を被覆する導電性材料が溶融し，接合頭部と相手方
パッドとが容易に接合される。従って，両者を確実に接
合することができ，プリント配線板の相手部材等への搭
載が容易である。
【００３８】請求項９記載のように，上記接合頭部は，
球状体であることが好ましい。これにより，接合ボール
の接合頭部を，マザーボード上の相手方パッドに対して
安定に接合することができる。
【００３９】また，接合ボールの底部は，平面である
か，球面の一部又は凸形状であってもよい。これらのう
ち，平面が，実装の容易さの点で好ましい。
【００４０】上記接合ボールを有するプリント配線板の
製造方法としては，例えば，請求項１０記載のように，
導体回路及びスルーホールを有する回路基板を準備する
工程と，相手方パッドに接合する際の加熱温度では溶融
しない材料よりなると共に，上記スルーホールの開口部
よりも大きく且つ相手方パッドとの接合部となるべき接
合頭部と底部とからなる接合ボールを作製する工程と，
上記スルーホールの開口部に，上記底部を対面させた状
態で上記接合ボールを配置する工程と，上記スルーホー
ル内に導電性材料を充填して，上記スルーホールと上記
底部との間を導電性材料により接合する工程とからなる
ことを特徴とするプリント配線板の製造方法がある。
【００４１】本発明においては，スルーホールの開口部
に接合頭部を有する接合ボールを配置して，スルーホー
ル内に導電性材料を充填することにより，接合ボールを
スルーホールに接合している。そのため，本発明の製造
方法によれば，接合ボールにより，スルーホールと相手
方パッドとを電気的に接続するプリント配線板を得るこ
とができる。それ故，従来のようなボール搭載用パッド
等が不要となる。従って，回路基板の表面に形成された
余剰のスペースに，更に他の導体回路を形成することが
でき，高密度配線が可能となる。
【００４２】また，接合ボールは，相手方パッドに接合
する際に溶融しない材料を用いて作製されている。その
ため，相手部材等に対して平行に接合することができる
プリント配線板を得ることができる。更に，接合ボール
は，その底部をスルーホールの開口部に対面させて導電
性材料により接合しているため，相手方パッドに対する
接合強度も高い。
【００４３】請求項１１記載のように，上記接合ボール
の接合頭部は，スルーホールに配置する前に，予め導電
性材料を被覆しておくことが好ましい。これにより，請
求項８の発明と同様に，プリント配線板の相手部材への
搭載を確実かつ容易に行うことができる。
【００４４】請求項１２記載のように，上記接合ボール
を配置する工程及び上記導電性材料を充填する工程は，
上記接合ボールの接合頭部を吸引器の吸引口に吸着させ
た状態で行うことが好ましい。これにより，容易に接合
ボールをスルーホールに接合することができる。
【００４５】また，上記スルーホール内に導電性材料を
充填するにあたっては，接合ボールを載置した側の開口
部から導電性材料を充填してもよいし，当該開口部と反
対側の開口部から充填してもよい。また，開口部に接合
ボールを載置する前にスルーホール内に導電性材料を充
填してもよいし，接合ボールを載置した後に充填しても
よい。また，スルーホール内への導電性材料の充填方法
としては，例えば，ペースト状の導電性材料をスルーホ
ールの開口部に印刷し加熱リフローする方法，溶融した
導電性材料の中へスルーホールの開口部を浸漬する方
法，フローソルダリング法等がある。
【００４６】また，接合ボールに関する本発明において
も，上記接合ピンに関する発明と同様に，上記導電性材
料として半田材料，銀フィラー含浸エポキシ樹脂等を用
いることが好ましいが，これらに限定されるものではな
い。また，スルーホール内に導電性材料を充填するにあ
たっても，上記接合ピンに関する発明の場合と同様の方
法が用いられる。
【００４７】
【発明の実施の形態】
実施形態例１ 本発明の実施形態例にかかるプリント配線板について，
図１〜図１０を用いて説明する。本例のプリント配線板
１００は，図１に示すごとく，導体回路５及びスルーホ
ール６０を有する回路基板６と，スルーホール６０に挿
入された接合ピン１とを有する。
【００４８】接合ピン１は，マザーボード８上の相手方
パッド８１に半田接合する際の加熱温度では溶融しない
材料，例えばコバール，リン青銅等を用いて作製されて
いる。接合ピン１は，スルーホール６０の開口直径より
も大きく且つ相手方パッド８１との接合部となる接合頭
部１１と，スルーホール６０の内部に挿入可能な大きさ
を有する脚部１２とからなる。脚部１２は，スルーホー
ル６０の内部に挿入されて半田材料２０によりスルーホ
ール６０の壁面に接合されている。
【００４９】図２に示すごとく，接合ピン１の接合頭部
１１及び脚部１２は，膜厚１０μｍの半田２により被覆
されている。接合頭部１１は，直径０．７５ｍｍの球状
体であり，その高さは０．６ｍｍである。接合頭部１１
の下部１１１，即ち接合頭部１１における回路基板６と
対面する部分は，平面を形成している。脚部１２の中央
部１２２は，脚部１２の先端部１２１よりも細い。脚部
１２の先端部１２１における最大直径は０．３５ｍｍで
あり，脚部１２の中央部１２２における最小直径は０．
２ｍｍである。脚部１２の長さは１．６ｍｍである。ス
ルーホール６０の開口直径は０．３２ｍｍである。スル
ーホール６０の長さは１．８ｍｍである。
【００５０】また，図１に示すごとく，回路基板６は，
複数の樹脂基板６１を接着剤４３を介して積層，圧着し
たものである。各樹脂基板６１の表面はレジスト膜６９
により被覆されている。回路基板６には，電子部品７０
を搭載するための凹状の搭載部７が設けられている。搭
載部７の底面は，回路基板６に接着された放熱板４によ
り形成されている。放熱板４は，回路基板６に対して接
着剤４１により接着されている。
【００５１】図１，図１０に示すごとく，回路基板６の
表面及び内部には導体回路５が設けられている。導体回
路５は，搭載部７の近傍においてボンディングパッド部
５１を有している。ボンディングパッド部５１には，電
子部品７０と接続するボンディングワイヤー７１が半田
により接合される。本例のプリント配線板１００は，フ
ェースダウン型の電子部品搭載用基板であり，電子部品
７０を搭載するための搭載部７が，マザーボード８に対
面して配置される。
【００５２】次に，上記プリント配線板を製造するに当
たっては，回路基板６の形成（図３），接合ピン１の挿
入（図５），半田材料２０による接合ピン１の接合（図
６）を行う。以下，その製造方法を詳細に説明する。
【００５３】まず，複数の樹脂基板に銅箔を貼着し，搭
載部形成用の貫通穴を穿設する。銅箔をエッチングし
て，図３に示すごとく，樹脂基板６１の表面に導体回路
５を形成する。次いで，めっき法により，貫通穴７９の
内壁にも導体回路５を形成する。
【００５４】次いで，樹脂基板６１の表面に，貫通穴７
９及びスルーホール形成部分付近を除いて，レジスト膜
６９を被覆する。次いで，これらの樹脂基板６１を，エ
ポキシ系の接着剤４３を介して積層し，熱圧着する。こ
れにより，多層の導体回路５を有する回路基板６を得
る。
【００５５】次いで，図４に示すごとく，回路基板６を
貫通するスルーホール６０を穿設する。次いで，無電解
めっき法及び電解めっき法により，スルーホール６０の
壁面に，銅からなる金属めっき膜６００を形成する。
【００５６】次いで，図５に示すごとく，スルーホール
６０の一方の開口部６０１から，上述した接合ピン１を
圧入する。接合ピン１の表面は半田２により被覆してあ
る。このとき，図２に示すごとく，接合ピン１の脚部１
２の先端部１２１は，スルーホール６０の直径よりも若
干大きいため，スルーホール６０の壁面を押圧しながら
挿入される。そして，脚部１２がほぼ完全にスルーホー
ル６０内に挿入されると，接合頭部１１の下面１１１が
スルーホール６０の開口部６０１に係止されて，接合ピ
ン１の挿入が停止する。
【００５７】次いで，図６に示すごとく，スルーホール
６０における接合ピン１の挿入方向と反対側の開口部６
０２に，ペースト状の半田材料２０を載置する。次い
で，図７に示すごとく，ＩＲリフロー，熱風リフロー等
の方法により半田材料２０を溶融させて，スルーホール
６０の内部に半田材料２０を充填する。これにより，半
田材料２０により，接合ピン１の脚部１２がスルーホー
ル６０に対して接合される。
【００５８】次いで，図８に示すごとく，回路基板６に
エポキシ樹脂からなる接着剤４１により放熱板４を接着
する。放熱板４は，最表面の樹脂基板６１に形成した貫
通穴７９の開口部を覆うようにして，回路基板６に接着
する。なお，上記接着剤４１による接着の後には，放熱
板４の側面と回路基板６の表面との間を，半田からなる
接着剤４２で接合する場合もある。以上により，上記プ
リント配線板１００が得られる。
【００５９】上記プリント配線板１００には，図８に示
すごとく，その搭載部７に，電子部品７０を接着剤４４
により接着する。電子部品７０と，導体回路５のボンデ
ィングパッド部５１との間をボンディングワイヤー７１
により電気的に接続する。電子部品７０及びボンディン
グワイヤー７１を樹脂封止する。
【００６０】次いで，プリント配線板１００の接合ピン
１を，マザーボード８上の相手方パッド８１の表面に載
置する。次いで，図９に示すごとく，これを加熱して，
接合ピン１を被覆する半田２を溶融させる。これによ
り，半田２により接合ピン１の接合頭部１１と相手方パ
ッド８１とが半田接合される。
【００６１】次に，本例の作用及び効果を説明する。本
例のプリント配線板１００においては，図１に示すごと
く，スルーホール６０の内部に接合ピン１が挿入されて
いる。接合ピン１は，相手方パッド８１と接合するため
の接合頭部１１を有している。そのため，接合頭部１１
を相手方パッド８１と接合することにより，スルーホー
ル６０と相手方パッド８１との間を，接合ピン１により
電気的に接続することができる。
【００６２】また，接合ピン１によりスルーホール６０
と相手方パッド８１とを対面させた状態で接続できるた
め，従来のようなスルーホール６０の他に半田ボールを
搭載するためのボール搭載用パッドを設ける必要がな
い。また，従来のようにスルーホール６０とボール搭載
用パッドとの間を接続する導体回路を形成する必要もな
い。このため，図１０に示すごとく，回路基板６の表面
に，スルーホール６０の開口部分を除く部分に，余剰の
スペースが形成されることになる。このスペースに，他
の導体回路５０を形成することができ，高密度配線構造
を実現することができる。
【００６３】特に，本例のプリント配線板１００におい
ては，図９に示すごとく，搭載部７が，マザーボード８
に対面する側，即ち接合ピン１が突出している側に開口
している。図１０に示すごとく，搭載部７の開口部近傍
には，ボンディングパッド部５１が多数配列しているた
め，該ボンディングパッド部５１とスルーホール６０と
の間を接続するための多数の導体回路５０を形成する必
要がある。それ故，本例のように，回路基板６の表面の
上記余剰スペースに多数の導体回路５０が形成される
と，ボンディングパッド部５１とスルーホール６０との
間を高密度に接続配線することができる。
【００６４】従って，本例のようなフェースダウン型の
プリント配線板１００においては，スルーホール６０内
に接合ピン１を挿入してその接合頭部１１によりマザー
ボード８と接合する構造は，非常に有意義であるといえ
る。
【００６５】また，接合ピン１は，相手方パッド８１に
半田接合する際の加熱温度では溶融しない材料を用いて
作製されている。そのため，半田接合する際に，接合頭
部１１は，溶融変形せずに，一定の高さを維持する。こ
のため，接合頭部１１は，半田接合時にプリント配線板
の支柱の役割を果たす。
【００６６】また，図２に示すごとく，このように支柱
の役目を果たす接合頭部１１は，スルーホール６０の開
口直径よりも大きい。そのため，接合ピン１の脚部１２
をスルーホール６０内に挿入したとき，接合頭部１１は
スルーホール６０の開口部６０１に係止されて，スルー
ホール６０の内部に入り込まない。従って，回路基板６
の表面から同一高さ分だけの接合頭部１１を突出させる
ことができる。
【００６７】このため，図９に示すごとく，接合頭部１
１と相手方パッド８１とを半田接合すると，マザーボー
ド８とプリント配線板１００との間は接合頭部１１によ
り一定の間隔が確保されることになる。従って，プリン
ト配線板１００は，マザーボード８に対して，平行に配
置した状態で接合することができる。
【００６８】また，接合ピン１は，半田接合する際の加
熱温度では溶融変形しないため，接合用の半田の溶融状
態を制御する必要はない。従って，接合ピン１と相手方
パッド８１との半田接合を容易に行うことができる。
【００６９】また，スルーホール６０の内部に接合ピン
１の脚部１２を挿入し，脚部１２とスルーホール６０と
の間を半田材料２０により接合している。そのため，本
例のプリント配線板１００は，従来例のように半田ボー
ルをボール搭載用パッドに接合する構造（図２９参照）
を回避することができ，半田ボールとボール搭載用パッ
ドとの間に中間層が形成されるおそれは全くない。従っ
て，接合ピン１をスルーホール６０に対して強く固定す
ることができる。
【００７０】また，図２に示すごとく，接合ピン１の脚
部１２の先端部１２１は，スルーホール６０の直径より
も若干大きい。そのため，脚部１２は，スルーホール６
０の壁面を押圧して歪めながら挿入される。それ故，接
合ピン１はスルーホール６０に固定され，スルーホール
６０内への半田充填前に接合ピン１が抜け落ちることは
ない。また，半田材料２０の充填操作を容易に行うこと
ができる。
【００７１】実施形態例２ 本例においては，図１１，図１２に示すごとく，接合ピ
ン１の接合頭部１１の下部１１１に，空気抜け用の溝１
１２を設けている。溝１１２は，図１２に示すごとく，
下部１１１の中心部から外方に向かって放射状に４本形
成されている。溝１１２は，その幅が０．１ｍｍであ
り，深さは０．０５ｍｍである。本例の接合ピンの表面
には，図示しない半田が被覆してある。その他は，実施
形態例１と同様である。
【００７２】本例においては，図１１に示すごとく，ス
ルーホール６０の内部に，溶融した半田材料２０を流入
する際に，スルーホール６０の内部に存在する空気は，
上記スルーホール６０の開口部６０１と溝１１２との間
を通って，外方に排出される。そのため，スルーホール
６０の内部には，空気が封入されることはない。従っ
て，スルーホール６０の内部全体に空隙なく半田材料２
０を充填することができる。その他，本例においても，
実施形態例１と同様の効果を得ることができる。
【００７３】なお，本例においては，スルーホール６０
内に，接合ピン１の挿入方向と反対側の開口部６０２か
ら半田材料２０を充填したが，その逆方向，即ち接合ピ
ン１の挿入方向と同じ側の開口部６０１から半田材料２
０を充填することもできる。この場合，具体的には，上
記回路基板を溶融半田槽に浸漬する方法により行う。
【００７４】実施形態例３ 本例においては，図１３，図１４に示すごとく，接合ピ
ン１の脚部１２が，放射状に広がる複数の突起部１２５
を設けている。突起部１２５の最大直径は０．３５ｍｍ
であり，スルーホール６０の直径よりも若干大きい。ま
た，接合ピン１の接合頭部１１には，実施形態例２と同
様に溝１１２が形成されている。接合ピン１の表面は，
図１５，図１６に示すごとく，半田２により被覆されて
いる。その他は，実施形態例１と同様である。
【００７５】本例においては，図１３，図１４に示すご
とく，接合ピン１の脚部１２が，複数の突起部１２５を
設けている。そのため，図１５，図１６に示すごとく，
これをスルーホール６０の内部に挿入すると，突起部１
２５はスルーホール６０の直径よりも若干大きいため，
突起部１２５の両端がスルーホール６０の壁面を局部的
に押圧しながら挿入される。それ故，スルーホール６０
の内壁全体が押圧される実施形態例１の接合ピンより
も，小さい押圧力で接合ピン１を挿入することができ
る。
【００７６】また，図１６に示すごとく，接合ピン１を
スルーホール６０の内部に挿入した後，挿入方向と反対
側の開口部６０２から溶融した半田材料２０を流入さ
せ，スルーホール６０の内部に半田材料２０を充填す
る。このとき，図１４，図１６に示すごとく，スルーホ
ール６０の内部に存在する空気は，スルーホール６０と
接合ピン１の脚部１２との間の間隙６０６を通って，溝
１１２を通じて外方に排出される。そのため，スルーホ
ール６０の内部には，空気を封入することなく，半田材
料２０を充填することができる。
【００７７】実施形態例４ 本例のプリント配線板においては，図１７に示すごと
く，電子部品７０を搭載するための凹状の搭載部７が，
マザーボード８と反対側に開口しているフェースアップ
型の電子部品搭載用基板である。また，回路基板６にお
けるマザーボード８と対面する側には，接合ピン１の接
合頭部１１がスルーホール６０から突出していている。
その他は，実施形態例１と同様である。本例において
は，実施形態例１と同様に回路基板６の表面高密度配線
化ができ，マザーボード８に対して平行に接合でき，か
つ接合強度に優れている。
【００７８】実施形態例５ 本発明の実施形態例にかかるプリント配線板について，
図１８〜図２４を用いて説明する。本例のプリント配線
板１００は，図１８に示すごとく，導体回路５及びスル
ーホール６０を有する回路基板６と，スルーホール６０
に接合された接合ボール３とを有する。
【００７９】接合ボール３は，マザーボード８上の相手
方パッド８１に半田接合する際の加熱温度では溶融しな
い材料，例えばコバール，リン青銅等を用いて作製され
ている。接合ボール３は，スルーホール６０の開口部６
０１の直径よりも大きく且つ相手方パッド８１との接合
部となる接合頭部３１と，スルーホール６０の開口部６
０１に対面している底部３２とからなる。底部３２は，
スルーホール６０の開口部６０１に配置されて，スルー
ホール６０内に充填した半田材料２０によりスルーホー
ル６０に接合されている。
【００８０】接合ボール３の接合頭部３１及び底部３２
は，膜厚０．０１〜０．０１５ｍｍの半田２により被覆
されている。図１９に示すごとく，接合ボール３の接合
頭部３１は，直径０．７５ｍｍの球状体である。底部３
２は平面形状であり，その形状は直径０．６ｍｍの円形
である。スルーホール６０の開口部６０１の直径は０．
３２ｍｍである。本例のプリント配線板１００は，上記
接合ボール３の他の点については，実施形態例１と同様
の構造である。
【００８１】次に，上記プリント配線板の製造方法を詳
細に説明する。まず，実施形態例１と同様に，スルーホ
ール６０を有する多層の回路基板６を形成する（図３，
図４参照）。次いで，図２０に示すごとく，平面台３９
０の上に接合ボール３を載置する。このとき，平面台３
９０に僅かな振動を与えて接合ボール３の底部３２を平
面台３９０に対面させて，接合頭部３１を上方に向け
る。次いで，吸引器３９の吸引口３９１を平面台３９０
に近づけて，接合ボール３の接合頭部３１を吸引口３９
１に吸着，保持する。
【００８２】次いで，図２１に示すごとく，接合ボール
３を吸着保持したまま吸引器３９を上記回路基板６の上
方に移動させ，両者を位置合わせする。次いで，吸引器
３９を回路基板６に近づけて，回路基板６に設けたスル
ーホール６０の開口部６０１に接合ボール３を配置す
る。このとき，吸引口３９１には，接合ボール３の接合
頭部３１が吸着保持されているため，接合ボール３の底
部３２は，開口部６０１に対面することとなる。
【００８３】次いで，図２２に示すごとく，吸引器３９
と回路基板６とを固定した状態で，接合ボール３が配置
されていない側の開口部６０２からスルーホール６０の
内部に半田材料２０を充填する。なお，このとき，開口
部６０１を，接合ボール３の底部３２が密閉していると
半田材料２０が入り難いため，半田材料２０の充填方法
は，回路基板を半田浴に浸漬する方法，回路基板を浸漬
した半田浴に超音波をかける方法等により行う。
【００８４】次いで，半田材料２０を冷却固化，凝固さ
せる。これにより，半田材料２０により接合ボール３が
スルーホール６０に接合される。その後，吸引器３９の
吸引力を弱めて，接合ボール３から吸引口３９１を取り
外す。
【００８５】次いで，図２３に示すごとく，回路基板６
にエポキシ樹脂からなる接着剤４１により放熱板４を接
着する。放熱板４は，最表面の樹脂基板６１に形成した
貫通穴７９の開口部を覆うようにして，回路基板６に接
着する。なお，接着剤４１による接着の後には，放熱板
４の側面と回路基板６の表面との間を，半田からなる接
着剤４２で接合する場合もある。以上により，上記プリ
ント配線板１００が得られる。
【００８６】上記プリント配線板１００には，図２３に
示すごとく，搭載部７に対して，電子部品７０を接着剤
４４により接着する。電子部品７０と，導体回路５のボ
ンディングパッド部５１との間をボンディングワイヤー
７１により電気的に接続する。そして電子部品７０及び
ボンディングワイヤー７１を樹脂封止する。
【００８７】次いで，プリント配線板１００の接合ボー
ル３を，マザーボード８上の相手方パッド８１の表面に
載置する。次いで，図２４に示すごとく，これを加熱し
て，接合ボール１を被覆している半田２を溶融させる。
これにより，半田２により接合ボール３の接合頭部３１
と相手方パッド８１とが半田接合される。
【００８８】次に，本例の作用及び効果を説明する。本
例のプリント配線板１００においては，図１８に示すご
とく，スルーホール６０に接合ボール３が接合されてい
る。接合ボール３は，相手方パッド８１と接合するため
の接合頭部３１を有している。そのため，接合頭部３１
を相手方パッド８１と接合することにより，スルーホー
ル６０と相手方パッド８１との間を，接合ボール３によ
り電気的に接続することができる。
【００８９】また，接合ボール３は，スルーホール６０
の開口部６０１に対して接合されている。そのため，ス
ルーホール６０と相手方パッド８１とを対面させた状態
で電気的に接続でき，従来のようなスルーホール６０の
他に半田ボールを搭載するためのボール搭載用パッドを
設ける必要がない。また，従来のようにスルーホール６
０とボール搭載用パッドとの間を接続する導体回路を形
成する必要もない。このため，回路基板６の表面に，ス
ルーホール６０を除く部分に，余剰のスペースが形成さ
れることになる（図１０参照）。このスペースに，他の
導体回路５０を形成することができ，高密度配線構造を
実現することができる。
【００９０】特に，本例のプリント配線板１００は，図
２４に示すごとく，実施形態例１と同様にフェースダウ
ン型であるため，スルーホール６０に接合ボール３を接
合固定してその接合頭部３１によりマザーボード８と接
合する構造は，多数のボンディングパッド部５１とスル
ーホール６０との間の高密度配線化を実現させるという
点で，非常に有意義であるといえる。
【００９１】また，接合ボール３は，相手方パッド８１
に半田接合する際の加熱温度では溶融しない材料を用い
て作製されている。そのため，半田接合する際に，接合
ボール３は，溶融変形せずに，一定の高さを維持する。
このため，接合ボール３は，半田接合時にプリント配線
板１００の支柱の役割を果たす。
【００９２】また，このように支柱の役目を果たす接合
ボール３の接合頭部３１は，スルーホール６０の開口部
６０１よりも大きい。そのため，接合ボール３をスルー
ホール６０に接合したとき，接合頭部３１はスルーホー
ル６０の開口部６０１に係止されて，スルーホール６０
の内部に入り込まない。従って，回路基板６の表面から
同一高さ分だけの接合頭部３１を突出させることができ
る。
【００９３】このため，図２４に示すごとく，接合頭部
３１と相手方パッド８１とを半田接合すると，マザーボ
ード８とプリント配線板１００との間は接合頭部３１に
より一定の間隔が確保されることになる。従って，プリ
ント配線板１００は，マザーボード８に対して，平行に
配置した状態で接合することができる。
【００９４】また，接合ボール３は，半田接合する際の
加熱温度では溶融変形しないため，接合用の半田の溶融
状態を制御する必要はない。従って，接合ボール３と相
手方パッド８１との半田接合を容易に行うことができ
る。
【００９５】また，スルーホール６０の開口部６０１に
接合ボール３の底部３２を半田材料２０により接合して
いる。そのため，実施形態例１と同様に接合強度を弱め
る原因となる中間層が形成されるおそれは全くない。従
って，接合ボール３をスルーホール６０に対して強く固
定することができる。
【００９６】実施形態例６ 本例においては，図２５に示すごとく，接合ボール３の
底部３２１が球面の一部を構成している。即ち，接合ボ
ール３は，接合頭部３１及び底部３２１を含めて，その
全体形状が直径０．７５ｍｍの球体である。そのため，
スルーホール６０の内壁と半田材料２０との接合面積が
大きくなる。それ故，接合ボール３の接合がより確実と
なる。その他は，実施形態例５と同様であり，また実施
形態例５と同様の効果を得ることができる。
【００９７】実施形態例７ 本例のプリント配線板１００は，図２６に示すごとく，
電子部品７０を搭載するための凹状の搭載部７が，マザ
ーボード８と反対側に開口しているフェースアップ型の
電子部品搭載用基板である。また，回路基板６における
マザーボード８と対面する側には，接合ボール３の接合
頭部３１がスルーホール６０から突出していている。そ
の他は，実施形態例５と同様である。本例においては，
実施形態例５と同様に回路基板表面における高密度配線
が可能で，マザーボードに対して平行に接合でき，かつ
接合強度に優れている。
【００９８】
【発明の効果】本発明によれば，基板表面における高密
度配線が可能で，相手部材に対して平行に接合でき，か
つ接合強度に優れたプリント配線板及びその製造方法を
提供することができる。
【図面の簡単な説明】
【図１】実施形態例１における，プリント配線板の部分
断面図。
【図２】実施形態例１における，接合ピンの断面図。
【図３】実施形態例１における，複数の樹脂基板を積
層，圧着した回路基板の説明図。
【図４】実施形態例１における，スルーホールを形成し
た回路基板の説明図。
【図５】実施形態例１における，スルーホール内に接合
ピンを挿入する方法を示す説明図。
【図６】実施形態例１における，スルーホールの開口部
に半田材料を載置した状態を示す説明図。
【図７】実施形態例１における，スルーホールと接合ピ
ンとを半田接合した状態を示す説明図。
【図８】実施形態例１における，マザーボード上にプリ
ント配線板を載置した状態を示す説明図。
【図９】実施形態例１における，マザーボードにプリン
ト配線板を固定した状態を示す説明図。
【図１０】実施形態例１における，プリント配線板の平
面説明図。
【図１１】実施形態例２における，プリント配線板の断
面説明図。
【図１２】図１１のＣ−Ｃ線矢視断面図。
【図１３】実施形態例３における，接合ピンの正面図。
【図１４】実施形態例３における，接合ピンの脚部を挿
入したスルーホールの断面説明図。
【図１５】実施形態例３における，図１４のＡ−Ａ線矢
視断面図。
【図１６】実施形態例３における，図１４のＢ−Ｂ線矢
視断面図。
【図１７】実施形態例４における，プリント配線板の断
面図。
【図１８】実施形態例５における，プリント配線板の部
分断面図。
【図１９】実施形態例５における，接合ボールの底部斜
視図。
【図２０】実施形態例５における，接合ボールを吸引器
に吸着する方法を示す説明図。
【図２１】実施形態例５における，接合ボールをスルー
ホールの開口部に載置する方法を示す説明図。
【図２２】実施形態例５における，スルーホール内に半
田材料を充填する方法を示す説明図。
【図２３】実施形態例５における，マザーボード上にプ
リント配線板を載置した状態を示す説明図。
【図２４】実施形態例５における，マザーボードにプリ
ント配線板を固定した状態を示す説明図。
【図２５】実施形態例６における，プリント配線板の断
面説明図。
【図２６】実施形態例７における，プリント配線板の断
面説明図。
【図２７】従来例における，プリント配線板の断面図。
【図２８】従来例における，プリント配線板の裏面図。
【図２９】従来例における，半田ボールの問題点を示す
説明図。
【符号の説明】
１．．．接合ピン， １１．．．接合頭部， １２．．．脚部， １１１．．．下部， １１２．．．溝， １２１．．．先端部， １２２．．．中央部， １２５．．．突起部． ２．．．半田， ２０．．．半田材料， １００．．．プリント配線板， ３．．．接合ボール， ３１．．．接合頭部， ３２．．．底部， ３９．．．吸引器， ４．．．放熱板， ５．．．導体回路， ６．．．回路基板， ６０．．．スルーホール， ６１．．．樹脂基板， ７．．．搭載部， ８．．．マザーボード， ８１．．．相手方パッド，
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｌ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 導体回路及びスルーホールを有する回路
    基板と，上記スルーホールに挿入された接合ピンとを有
    するプリント配線板において，上記接合ピンは，相手方
    パッドに接合する際の加熱温度では溶融しない材料を用
    いて作製されていると共に，上記スルーホールの開口直
    径よりも大きく上記相手方パッドとの接合部となる接合
    頭部と，上記スルーホールの内部に挿入可能な大きさを
    有する脚部とからなり，該脚部は，上記スルーホールの
    内部に挿入されて導電性材料によりスルーホールに接合
    されていることを特徴とするプリント配線板。
  2. 【請求項２】 請求項１において，上記接合ピンの接合
    頭部は，導電性材料により被覆されていることを特徴と
    するプリント配線板。
  3. 【請求項３】 請求項１又は２において，上記脚部は，
    複数方向に突出した突起部を有することを特徴とするプ
    リント配線板。
  4. 【請求項４】 請求項１〜３のいずれか一項において，
    上記接合頭部は，球状体であることを特徴とするプリン
    ト配線板。
  5. 【請求項５】 導体回路及びスルーホールを有する回路
    基板を準備する工程と，相手方パッドに接合する際の加
    熱温度では溶融しない材料よりなると共に上記スルーホ
    ールの開口直径よりも大きく且つ相手方パッドとの接合
    部となるべき接合頭部と，脚部とからなる接合ピンを作
    製する工程と，上記スルーホールの内部に上記接合ピン
    の脚部を挿入する工程と，上記スルーホール内に導電性
    材料を充填して，上記スルーホールと上記脚部との間を
    導電性材料により接合する工程とからなることを特徴と
    するプリント配線板の製造方法。
  6. 【請求項６】 請求項５において，上記接合ピンの接合
    頭部には，スルーホールに挿入する前に，予め導電性材
    料を被覆しておくことを特徴とするプリント配線板の製
    造方法。
  7. 【請求項７】 導体回路及びスルーホールを有する回路
    基板と，上記スルーホールに接合された接合ボールとを
    有するプリント配線板であって，上記接合ボールは，相
    手方パッドに接合する際の加熱温度では溶融しない材料
    を用いて作製されていると共に，上記スルーホールの開
    口部よりも大きく上記相手方パッドとの接合部となる接
    合頭部と，上記スルーホールの開口部に対面している底
    部とからなり，該底部は，上記スルーホールの開口部に
    配置されて，スルーホール内に充填された導電性材料に
    よりスルーホールに接合されていることを特徴とするプ
    リント配線板。
  8. 【請求項８】 請求項７において，上記接合ボールの接
    合頭部は，導電性材料により被覆されていることを特徴
    とするプリント配線板。
  9. 【請求項９】 請求項７又は８において，上記接合頭部
    は，球状体であることを特徴とするプリント配線板。
  10. 【請求項１０】 導体回路及びスルーホールを有する回
    路基板を準備する工程と，相手方パッドに接合する際の
    加熱温度では溶融しない材料よりなると共に，上記スル
    ーホールの開口部よりも大きく且つ相手方パッドとの接
    合部となるべき接合頭部と底部とからなる接合ボールを
    作製する工程と，上記スルーホールの開口部に，上記底
    部を対面させた状態で上記接合ボールを配置する工程
    と，上記スルーホール内に導電性材料を充填して，上記
    スルーホールと上記底部との間を導電性材料により接合
    する工程とからなることを特徴とするプリント配線板の
    製造方法。
  11. 【請求項１１】 請求項１０において，上記接合ボール
    の接合頭部は，スルーホールに配置する前に，予め導電
    性材料を被覆しておくことを特徴とするプリント配線板
    の製造方法。
  12. 【請求項１２】 請求項１０又は１１において，上記接
    合ボールを配置する工程及び上記導電性材料を充填する
    工程は，上記接合ボールの接合頭部を吸引器の吸引口に
    吸着させた状態で行うことを特徴とするプリント配線板
    の製造方法。
  13. 【請求項１３】 請求項１〜４，７〜９のいずれか１項
    において，上記導電性材料は，半田材料であることを特
    徴とするプリント配線板。
  14. 【請求項１４】 請求項１〜４，７〜９のいずれか１項
    において，上記導電性材料は，銀フィラー含浸エポキシ
    樹脂であることを特徴とするプリント配線板。
  15. 【請求項１５】 請求項５，６，１０〜１２のいずれか
    １項において，上記導電性材料は，半田材料であること
    を特徴とするプリント配線板の製造方法。
  16. 【請求項１６】 請求項５，６，１０〜１２のいずれか
    １項において，上記導電性材料は，銀フィラー含浸エポ
    キシ樹脂であることを特徴とするプリント配線板の製造
    方法。
JP9340723A 1997-01-30 1997-11-25 プリント配線板及びその製造方法 Pending JPH10275966A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP9340723A JPH10275966A (ja) 1997-01-30 1997-11-25 プリント配線板及びその製造方法
DE69842175T DE69842175D1 (de) 1997-01-30 1998-01-05 Gedruckte Leiterplatte und Verfahren zu deren Herstellung
EP98900160A EP0959648B1 (en) 1997-01-30 1998-01-05 Printed wiring board and manufacturing method therefor
EP07100813A EP1776001B1 (en) 1997-01-30 1998-01-05 Printed wiring board and manufacturing method therefor
KR1019997006763A KR20000070519A (ko) 1997-01-30 1998-01-05 프린트배선판 및 그 제조방법
DE69837319T DE69837319T2 (de) 1997-01-30 1998-01-05 Gedruckte leiterplatte und verfahren zur herstellung
PCT/JP1998/000006 WO1998034443A1 (fr) 1997-01-30 1998-01-05 Carte imprimee et son procede de production
US09/359,981 US6444924B1 (en) 1997-01-30 1999-07-23 Printed wiring board with joining pin and manufacturing method therefor
US10/195,865 US6784374B2 (en) 1997-01-30 2002-07-15 Printed wiring board and manufacturing method therefor
US10/927,413 US7222776B2 (en) 1997-01-30 2004-08-26 Printed wiring board and manufacturing method therefor

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP3303497 1997-01-30
JP3303397 1997-01-30
JP9-33034 1997-01-30
JP9-33033 1997-01-30
JP9340723A JPH10275966A (ja) 1997-01-30 1997-11-25 プリント配線板及びその製造方法
US09/359,981 US6444924B1 (en) 1997-01-30 1999-07-23 Printed wiring board with joining pin and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JPH10275966A true JPH10275966A (ja) 1998-10-13

Family

ID=27459728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9340723A Pending JPH10275966A (ja) 1997-01-30 1997-11-25 プリント配線板及びその製造方法

Country Status (4)

Country Link
US (3) US6444924B1 (ja)
EP (1) EP0959648B1 (ja)
JP (1) JPH10275966A (ja)
WO (1) WO1998034443A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208022B1 (en) 1997-03-27 2001-03-27 Nec Corporation Electronic-circuit assembly
JP2006289965A (ja) * 2005-03-15 2006-10-26 Fuji Xerox Co Ltd 電気接続基板、液滴吐出ヘッド及び液滴吐出装置
US7222776B2 (en) 1997-01-30 2007-05-29 Ibiden Co., Ltd. Printed wiring board and manufacturing method therefor
JP2007335675A (ja) * 2006-06-15 2007-12-27 Fuji Electric Systems Co Ltd 電源装置および電源装置の製造方法
JP2012199312A (ja) * 2011-03-18 2012-10-18 Fujitsu Ltd 基板ユニット、及び、基板ユニットの製造方法
JP2014192177A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP2014232851A (ja) * 2013-05-30 2014-12-11 京セラ株式会社 電子素子搭載用基板および電子装置
JP2022534092A (ja) * 2019-05-24 2022-07-27 啓耀光電股▲分▼有限公司 電子装置及びその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379119B1 (ko) * 1997-11-19 2003-04-07 이비덴 가부시키가이샤 다층 프린트배선판과 그의 제조 방법
WO2002027792A2 (en) * 2000-09-27 2002-04-04 Conexant Systems, Inc. Low inductive wire bond chip packaging
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
JP3527229B2 (ja) 2002-05-20 2004-05-17 沖電気工業株式会社 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
JP4363823B2 (ja) * 2002-07-04 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の実装システム
US6828512B2 (en) * 2002-10-08 2004-12-07 Intel Corporation Apparatus and methods for interconnecting components to via-in-pad interconnects
JP2005150263A (ja) * 2003-11-13 2005-06-09 Nitto Denko Corp 両面配線回路基板
US20050195528A1 (en) * 2004-03-05 2005-09-08 Bennin Jeffry S. Coined ground features for integrated lead suspensions
US7375288B1 (en) * 2004-07-30 2008-05-20 Intel Corp. Apparatuses and methods for improving ball-grid-array solder joint reliability
KR100725517B1 (ko) * 2005-08-08 2007-06-07 삼성전자주식회사 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조
JP5050638B2 (ja) * 2007-05-11 2012-10-17 ブラザー工業株式会社 液滴吐出装置
JP2009032417A (ja) * 2007-07-24 2009-02-12 Nissha Printing Co Ltd タッチ入力機能付きの保護パネルとその製造方法
US8378231B2 (en) * 2008-07-31 2013-02-19 Ibiden Co., Ltd. Semiconductor device and method for manufacturing the same
US8395058B2 (en) * 2010-04-23 2013-03-12 Surefire, Llc Metal core circuit board with conductive pins
US8529081B2 (en) 2010-04-23 2013-09-10 Surefire, Llc Headlamp device with housing providing thermal management
CN102469686A (zh) * 2010-11-16 2012-05-23 欣兴电子股份有限公司 电路板结构及其制作方法
US10138114B2 (en) * 2011-08-03 2018-11-27 Product Spring, Llc Powder dispensing apparatus
ITMI20112084A1 (it) * 2011-11-17 2013-05-18 St Microelectronics Srl Saldatura ad onda su scheda a circuito stampato di dispositivi elettronici a montaggio superficiale
US20130208424A1 (en) * 2012-02-14 2013-08-15 Robert W. Warren Solid via pins for improved thermal and electrical conductivity
US9679865B2 (en) * 2013-11-08 2017-06-13 SK Hynix Inc. Substrate for semiconductor package and semiconductor package having the same
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US11676932B2 (en) * 2019-12-31 2023-06-13 Micron Technology, Inc. Semiconductor interconnect structures with narrowed portions, and associated systems and methods

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2571547B1 (fr) * 1984-10-05 1987-07-24 Thomson Csf Circuit hybride reportable sur un support comportant un reseau d'interconnexion a haute densite
US4700276A (en) * 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
JPS62164897A (ja) 1986-01-14 1987-07-21 Tanaka Kikinzoku Kogyo Kk 導電用複合ブスバ−
JPS62241361A (ja) * 1986-04-14 1987-10-22 Hitachi Ltd 半導体装置
JPS62244156A (ja) * 1986-04-16 1987-10-24 Ibiden Co Ltd 表面実装用パツケ−ジ
EP0263222B1 (en) * 1986-10-08 1992-03-25 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
JP2806928B2 (ja) 1987-05-29 1998-09-30 大日本印刷株式会社 感光性樹脂層の形成法
JPS648649U (ja) 1987-07-07 1989-01-18
JP2613769B2 (ja) 1987-09-02 1997-05-28 有限会社エム・エス・ケー 繊維製品の処理法
US4861944A (en) * 1987-12-09 1989-08-29 Cabot Electronics Ceramics, Inc. Low cost, hermetic pin grid array package
JP2898985B2 (ja) 1988-03-14 1999-06-02 キヤノン株式会社 画像処理方法
JPH02144945A (ja) * 1988-11-28 1990-06-04 Sumitomo Bakelite Co Ltd 半導体搭載用基板およびその製造方法
JPH02102738U (ja) * 1989-01-31 1990-08-15
JPH02239577A (ja) * 1989-03-14 1990-09-21 Nec Corp 表面実装用混成集積回路
JPH0785599B2 (ja) 1989-04-28 1995-09-13 日本電気株式会社 リモコン送信用集積回路
JP2717313B2 (ja) 1989-09-07 1998-02-18 イビデン株式会社 電子部品搭載用基板の製造方法
JP2791995B2 (ja) * 1989-10-31 1998-08-27 イビデン株式会社 プリント配線板
JPH03190063A (ja) * 1989-12-19 1991-08-20 Matsushita Electric Works Ltd 半導体チップキャリア用端子ピン
JP2536274B2 (ja) 1990-10-25 1996-09-18 日本電気株式会社 ポリイミド多層配線基板の製造方法
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
JPH05111596A (ja) 1991-10-24 1993-05-07 Sharp Corp 洗濯機
JPH05183019A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
JPH05206601A (ja) * 1992-01-28 1993-08-13 Fujitsu Isotec Ltd プリント基板及びそのアース方法
JPH067252A (ja) 1992-06-29 1994-01-18 Nitto Kohki Co Ltd 抽出装置の洗浄方法および洗浄剤包装体
JPH0645722A (ja) * 1992-07-24 1994-02-18 Ibiden Co Ltd ピン立て型プリント回路基板
US5497546A (en) * 1992-09-21 1996-03-12 Matsushita Electric Works, Ltd. Method for mounting lead terminals to circuit board
JP3267704B2 (ja) 1992-11-27 2002-03-25 東芝プラント建設株式会社 水中溶存酸素の除去方法
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
JPH06326438A (ja) 1993-05-13 1994-11-25 Nitto Denko Corp 単層配線ユニットおよび多層回路配線板ならびにその製法
JPH0714942A (ja) * 1993-06-15 1995-01-17 Shinko Electric Ind Co Ltd 半導体装置
JPH0738245A (ja) 1993-07-23 1995-02-07 Toyota Motor Corp 電子部品の実装方法
JPH07238022A (ja) 1994-02-28 1995-09-12 Sanwa Kagaku Kenkyusho Co Ltd インターフェロン作用効果増強剤
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5435480A (en) * 1993-12-23 1995-07-25 International Business Machines Corporation Method for filling plated through holes
JP2891085B2 (ja) 1994-01-26 1999-05-17 松下電工株式会社 半田ボール電極形成方法及びその半田ボール電極形成方法に用いる半田微細球位置決め治具
FR2722916A1 (fr) * 1994-02-22 1996-01-26 Nec Corp Element de connexion et procede de connexion mettant en oeuvre cet element
JP3166490B2 (ja) 1994-07-06 2001-05-14 日立電線株式会社 Ｂｇａ型半導体装置
AT401704B (de) * 1995-01-11 1996-11-25 Mikroelektronik Ges Mit Beschr Trägerplatte für integrierte schaltkreise
JPH08213748A (ja) * 1995-01-31 1996-08-20 Mitsui High Tec Inc 基板およびその製造方法
JP2636779B2 (ja) 1995-02-27 1997-07-30 日本電気株式会社 ボール状外部接続端子の構造およびその形成方法
JP3250414B2 (ja) 1995-03-29 2002-01-28 三菱マテリアル株式会社 チタンの炭窒酸化物層表面被覆切削工具の製造方法
JP2735045B2 (ja) * 1995-09-18 1998-04-02 日本電気株式会社 半導体装置およびその製造方法
JP3843514B2 (ja) * 1995-12-15 2006-11-08 イビデン株式会社 電子部品搭載用基板及びその製造方法
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
KR100268632B1 (ko) * 1996-03-08 2000-10-16 야마구치 다케시 범프형성방법 및 장치
JP3004931B2 (ja) * 1996-03-28 2000-01-31 ホーヤ株式会社 半導体接続基板の製造方法、及びベアチップ搭載ボード
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
JPH10117067A (ja) 1996-10-11 1998-05-06 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
JPH10275966A (ja) 1997-01-30 1998-10-13 Ibiden Co Ltd プリント配線板及びその製造方法
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
JPH11102986A (ja) * 1997-09-25 1999-04-13 Matsushita Electric Works Ltd 半導体パッケージ
US6300678B1 (en) * 1997-10-03 2001-10-09 Fujitsu Limited I/O pin having solder dam for connecting substrates
US6037044A (en) * 1998-01-08 2000-03-14 International Business Machines Corporation Direct deposit thin film single/multi chip module
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板
US6896526B2 (en) * 1999-12-20 2005-05-24 Synqor, Inc. Flanged terminal pins for DC/DC converters
DE60031448T2 (de) * 2000-01-13 2007-02-01 Nitto Denko Corp., Ibaraki Poröse klebefolie, halbleiterwafer mit poröser klebefolie sowie verfahren zu dessen herstellung
US6589594B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method for filling a wafer through-via with a conductive material

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222776B2 (en) 1997-01-30 2007-05-29 Ibiden Co., Ltd. Printed wiring board and manufacturing method therefor
US6208022B1 (en) 1997-03-27 2001-03-27 Nec Corporation Electronic-circuit assembly
JP2006289965A (ja) * 2005-03-15 2006-10-26 Fuji Xerox Co Ltd 電気接続基板、液滴吐出ヘッド及び液滴吐出装置
JP2007335675A (ja) * 2006-06-15 2007-12-27 Fuji Electric Systems Co Ltd 電源装置および電源装置の製造方法
JP2012199312A (ja) * 2011-03-18 2012-10-18 Fujitsu Ltd 基板ユニット、及び、基板ユニットの製造方法
US8901434B2 (en) 2011-03-18 2014-12-02 Fujitsu Limited Board unit and method of fabricating the same
JP2014192177A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP2014232851A (ja) * 2013-05-30 2014-12-11 京セラ株式会社 電子素子搭載用基板および電子装置
JP2022534092A (ja) * 2019-05-24 2022-07-27 啓耀光電股▲分▼有限公司 電子装置及びその製造方法

Also Published As

Publication number Publication date
WO1998034443A1 (fr) 1998-08-06
EP0959648A4 (en) 2004-06-23
US6784374B2 (en) 2004-08-31
US7222776B2 (en) 2007-05-29
EP0959648A1 (en) 1999-11-24
US20050023034A1 (en) 2005-02-03
US6444924B1 (en) 2002-09-03
EP0959648B1 (en) 2007-03-14
US20020182903A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JPH10275966A (ja) プリント配線板及びその製造方法
JP4716038B2 (ja) 電子部品及びその製造方法
JP4025885B2 (ja) コネクタチップ及びテーピングコネクタチップ
JP2501019B2 (ja) フレキシブル回路ボ―ド
JP2000357711A (ja) 半導体装置製造用治具および半導体装置の製造方法
JPH1022589A (ja) 電子部品搭載用基板及びその製造方法
JP4899269B2 (ja) 電子部品ユニットおよびその製造方法
JP2791995B2 (ja) プリント配線板
JP3346216B2 (ja) プリント配線板
JPH09129778A (ja) Ｐｇａ型電子部品用基板
JP2001127425A (ja) 配線基板及びその接合方法、実装部品の実装及び接合方法、電子部品、回路基板並びに電子機器
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
KR20000070519A (ko) 프린트배선판 및 그 제조방법
JP3174975B2 (ja) 電子部品搭載装置
JP2004172425A (ja) 電子装置
JPH03233958A (ja) 電子部品搭載用基板
JP2000101212A (ja) 基板間部品
JPH07122316A (ja) 外部接続用端子付プリント基板
JP2002353394A (ja) ピン付き配線基板およびこれを用いた電子装置
JPH0311787A (ja) 電子部品搭載用基板
JPH04287355A (ja) 電子部品搭載装置
JPH0823162A (ja) 半導体装置の回路基板への接合方法
JPH0878822A (ja) 半導体実装回路装置
JPH09186264A (ja) 電子部品搭載用基板
JPH08288418A (ja) バンプを有する半導体チップを搭載するための配線板及びその配線板にバンプを有する半導体チップを搭載する方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040706