JPH11102986A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH11102986A JPH11102986A JP26054797A JP26054797A JPH11102986A JP H11102986 A JPH11102986 A JP H11102986A JP 26054797 A JP26054797 A JP 26054797A JP 26054797 A JP26054797 A JP 26054797A JP H11102986 A JPH11102986 A JP H11102986A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- printed wiring
- wiring board
- conductive material
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージを構成するプリント基板に
形成された貫通スルホールに導電性材料を充填すること
により、半田ボールの配置と実装性の向上を図ることが
できる半導体パッケージを提供することを目的とするも
のである。 【解決手段】 本発明の半導体パッケージは、プリント
配線板を用いて形成される半導体パッケージにおいて、
プリント配線板に形成された導体部に貫通スルホールを
形成し、導電性材料を貫通スルホールに充填し、該半田
ボールを搭載する搭載部としたことを特徴とする。
形成された貫通スルホールに導電性材料を充填すること
により、半田ボールの配置と実装性の向上を図ることが
できる半導体パッケージを提供することを目的とするも
のである。 【解決手段】 本発明の半導体パッケージは、プリント
配線板を用いて形成される半導体パッケージにおいて、
プリント配線板に形成された導体部に貫通スルホールを
形成し、導電性材料を貫通スルホールに充填し、該半田
ボールを搭載する搭載部としたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電気機器や電子機
器に半導体素子を搭載して実装される半導体装置を構成
する半導体パッケージに関し、外部接続端子になる半田
ボールの搭載が容易にできる半導体パッケージに関する
ものである。
器に半導体素子を搭載して実装される半導体装置を構成
する半導体パッケージに関し、外部接続端子になる半田
ボールの搭載が容易にできる半導体パッケージに関する
ものである。
【０００２】
【従来の技術】集積回路用の半導体パッケージとして、
ＰＧＡ（Pin Grid Array）やＱＦＰ（Quad Flat Packa
g）が知られている。これらの半導体パッケージは、複
数のプリント配線板を重ね合わせた多層プリント配線板
を用いて形成されている。
ＰＧＡ（Pin Grid Array）やＱＦＰ（Quad Flat Packa
g）が知られている。これらの半導体パッケージは、複
数のプリント配線板を重ね合わせた多層プリント配線板
を用いて形成されている。
【０００３】近年、半導体パッケージは、半導体素子の
集積度の向上と、処理速度の向上により、高い信頼性を
有するものが求められてきた。そこで、外部接続端子と
なる金属端子を半田ボールからなるボールグリッドアレ
イ（以下、ＢＧＡ）が使用されるようになってきた。こ
のＢＧＡは、プリント配線板の表面に形成された導体部
に半田ボールが搭載され、電子機器等のマザーボードに
前記半田ボールを溶着することにより実装していた。
集積度の向上と、処理速度の向上により、高い信頼性を
有するものが求められてきた。そこで、外部接続端子と
なる金属端子を半田ボールからなるボールグリッドアレ
イ（以下、ＢＧＡ）が使用されるようになってきた。こ
のＢＧＡは、プリント配線板の表面に形成された導体部
に半田ボールが搭載され、電子機器等のマザーボードに
前記半田ボールを溶着することにより実装していた。
【０００４】しかしながら、プリント配線板に半田ボー
ルを実装するには、導体部に配置された半田ボールが実
装する際に定位置に配置することが困難で移動するた
め、半田ボールの搭載位置が正確に決まらず、得られた
ＢＧＡをマザーボードに実装するとマザーボードとの接
続位置にずれが生じ、導通不良やショート不良が生じて
接続信頼性が低下することがあった。
ルを実装するには、導体部に配置された半田ボールが実
装する際に定位置に配置することが困難で移動するた
め、半田ボールの搭載位置が正確に決まらず、得られた
ＢＧＡをマザーボードに実装するとマザーボードとの接
続位置にずれが生じ、導通不良やショート不良が生じて
接続信頼性が低下することがあった。
【０００５】
【発明が解決しようとする課題】本発明は上記の問題に
鑑みてなされたものであり、半導体パッケージを構成す
るプリント基板に形成された貫通スルホールに導電性材
料を充填することにより、半田ボールの配置と実装性の
向上を図ることができる半導体パッケージを提供するこ
とを目的とするものである。
鑑みてなされたものであり、半導体パッケージを構成す
るプリント基板に形成された貫通スルホールに導電性材
料を充填することにより、半田ボールの配置と実装性の
向上を図ることができる半導体パッケージを提供するこ
とを目的とするものである。
【０００６】
【課題を解決するための手段】本発明の請求項１に記載
の半導体パッケージは、プリント配線板を用いて形成さ
れる半導体パッケージにおいて、プリント配線板１に形
成された導体部２に貫通スルホール６を形成し、導電性
材料３を貫通スルホール６に充填し、該半田ボール５を
搭載する搭載部としたことを特徴とする。
の半導体パッケージは、プリント配線板を用いて形成さ
れる半導体パッケージにおいて、プリント配線板１に形
成された導体部２に貫通スルホール６を形成し、導電性
材料３を貫通スルホール６に充填し、該半田ボール５を
搭載する搭載部としたことを特徴とする。
【０００７】本発明の請求項２に記載の半導体パッケー
ジは、上記請求項１の半導体パッケージにおいて、上記
搭載部がプリント配線板１の表面より１０μmから５０
μm貫通スルホール６内に下がった位置に形成されてい
ることを特徴とする。
ジは、上記請求項１の半導体パッケージにおいて、上記
搭載部がプリント配線板１の表面より１０μmから５０
μm貫通スルホール６内に下がった位置に形成されてい
ることを特徴とする。
【０００８】本発明の請求項３に記載の半導体パッケー
ジは、上記請求項１の半導体パッケージにおいて、上記
搭載部に導電性材料３に銅メッキ４を施したことを特徴
とする。
ジは、上記請求項１の半導体パッケージにおいて、上記
搭載部に導電性材料３に銅メッキ４を施したことを特徴
とする。
【０００９】本発明の請求項４に記載の半導体パッケー
ジは、プリント配線板を用いて形成される半導体パッケ
ージにおいて、プリント配線板１に形成された導体部２
に貫通スルホール６を形成し、絶縁性材料７を貫通スル
ホール６に充填し、半田ボール５を搭載する搭載部と
し、該搭載部に銅メッキ４を施したことを特徴とする。
ジは、プリント配線板を用いて形成される半導体パッケ
ージにおいて、プリント配線板１に形成された導体部２
に貫通スルホール６を形成し、絶縁性材料７を貫通スル
ホール６に充填し、半田ボール５を搭載する搭載部と
し、該搭載部に銅メッキ４を施したことを特徴とする。
【００１０】上記請求項１乃至請求項３に記載されたプ
リント配線板１に形成された搭載部は、貫通スルホール
６に導電性材料３を充填することにより形成された搭載
部で、請求項４は、貫通スルホール６に絶縁性材料７を
充填することにより形成された搭載部である。この搭載
部は、貫通スルホール６の一方の開口部が閉塞され、他
方の開口部が導電性材料３の充填によりプリント配線板
１の表面と段差が生が生じ、凹状の搭載部が形成されて
いる。この搭載部の深さ、つまりプリント配線板１の表
面からの距離は半田ボール５の直径、および貫通スルホ
ール６の直径にもよるが１０μmから５０μmが好まし
い。
リント配線板１に形成された搭載部は、貫通スルホール
６に導電性材料３を充填することにより形成された搭載
部で、請求項４は、貫通スルホール６に絶縁性材料７を
充填することにより形成された搭載部である。この搭載
部は、貫通スルホール６の一方の開口部が閉塞され、他
方の開口部が導電性材料３の充填によりプリント配線板
１の表面と段差が生が生じ、凹状の搭載部が形成されて
いる。この搭載部の深さ、つまりプリント配線板１の表
面からの距離は半田ボール５の直径、および貫通スルホ
ール６の直径にもよるが１０μmから５０μmが好まし
い。
【００１１】
【発明の実施の形態】以下、本発明の半導体パッケージ
を一実施形態を示す図面に基づいて具体的に説明する。
を一実施形態を示す図面に基づいて具体的に説明する。
【００１２】図１は、本発明に係る半導体パッケージの
一実施形態を示す断面図である。本発明の一実施形態の
半導体パッケージは、図１に示す如く、プリント配線板
１をベースとした半導体パッケージ、特に外部接続端子
として半田ボール５を搭載したボールグリッドアレイと
称される半導体パッケージに関するものである。
一実施形態を示す断面図である。本発明の一実施形態の
半導体パッケージは、図１に示す如く、プリント配線板
１をベースとした半導体パッケージ、特に外部接続端子
として半田ボール５を搭載したボールグリッドアレイと
称される半導体パッケージに関するものである。
【００１３】本発明の半導体パッケージは、プリント配
線板１に貫通スルホール６を形成し、この貫通スルホー
ル６に導電性材料３を充填したことを特徴とするものあ
る。また、プリント配線板１に貫通スルホール６を形成
し、この貫通スルホール６に導電性材料３を充填した
後、表面に銅メッキ４を施したことを特徴とするもので
ある。
線板１に貫通スルホール６を形成し、この貫通スルホー
ル６に導電性材料３を充填したことを特徴とするものあ
る。また、プリント配線板１に貫通スルホール６を形成
し、この貫通スルホール６に導電性材料３を充填した
後、表面に銅メッキ４を施したことを特徴とするもので
ある。
【００１４】まず、本発明の半導体パッケージを製造す
るには、表面に導体部２が形成されたプリント配線板１
を用意し、任意の位置に貫通スルホール６を形成する。
この貫通スルホール６は、半田ボール５を搭載する位置
に形成されるものであるが、プリント配線板１の表裏の
導通を図るためのものもある。
るには、表面に導体部２が形成されたプリント配線板１
を用意し、任意の位置に貫通スルホール６を形成する。
この貫通スルホール６は、半田ボール５を搭載する位置
に形成されるものであるが、プリント配線板１の表裏の
導通を図るためのものもある。
【００１５】上記導体部２は、それぞれの貫通スルホー
ル６に接続され、一連の回路パターンを形成している。
該回路パターンで半田ボール５が搭載される裏面に形成
された回路パターンは、搭載される半導体素子に接続さ
れるワイヤーが接続される接続端子を有する回路パター
ンを形成している。したがって、上記貫通スルホール６
を介して、半導体素子より接続された一連の回路パター
ンは、表裏の回路パターンと導通している。
ル６に接続され、一連の回路パターンを形成している。
該回路パターンで半田ボール５が搭載される裏面に形成
された回路パターンは、搭載される半導体素子に接続さ
れるワイヤーが接続される接続端子を有する回路パター
ンを形成している。したがって、上記貫通スルホール６
を介して、半導体素子より接続された一連の回路パター
ンは、表裏の回路パターンと導通している。
【００１６】つぎに、上記貫通スルホール６が形成され
たプリント配線板１に、導電性材料３を充填する。この
導電性材料３は、既知の導電性ペーストを使用すること
ができる。この導電性ペーストをポッティング、スキー
ジを使用して上記貫通スルホール６に充填することがで
きる。充填する導電性材料３は、貫通スルホール６を完
全に閉塞するもではなく、一方の開口部を閉塞するもの
であり、他方の開口部、つまり半田ボール５が搭載され
る側は、図に示すごとく、プリント配線板１の表面より
２０μm下がった位置に導電性材料３の表面が位置して
段差を形成し、凹状の搭載部が形成されている。この搭
載部の深さ、つまりプリント配線板１の表面からの距離
は半田ボール５の直径、や貫通スルホール６の直径にも
よるが、半田ボール５が配置しやすい１０μmから５０
μmの深さが好ましい。
たプリント配線板１に、導電性材料３を充填する。この
導電性材料３は、既知の導電性ペーストを使用すること
ができる。この導電性ペーストをポッティング、スキー
ジを使用して上記貫通スルホール６に充填することがで
きる。充填する導電性材料３は、貫通スルホール６を完
全に閉塞するもではなく、一方の開口部を閉塞するもの
であり、他方の開口部、つまり半田ボール５が搭載され
る側は、図に示すごとく、プリント配線板１の表面より
２０μm下がった位置に導電性材料３の表面が位置して
段差を形成し、凹状の搭載部が形成されている。この搭
載部の深さ、つまりプリント配線板１の表面からの距離
は半田ボール５の直径、や貫通スルホール６の直径にも
よるが、半田ボール５が配置しやすい１０μmから５０
μmの深さが好ましい。
【００１７】図２は、上記プリント配線板の貫通スルホ
ール６に導電性材料を充填した半導体パッケージに半田
ボールを搭載した断面図である。図に示すごとく、貫通
スルホール６に充填された導電性材料３により凹部が形
成されているので容易に半田ボール５を搭載することが
できる。
ール６に導電性材料を充填した半導体パッケージに半田
ボールを搭載した断面図である。図に示すごとく、貫通
スルホール６に充填された導電性材料３により凹部が形
成されているので容易に半田ボール５を搭載することが
できる。
【００１８】また、半田ボール５を搭載するボールパッ
ドを貫通スルホール６を利用して形成しているので配線
密度を軽減することができる。
ドを貫通スルホール６を利用して形成しているので配線
密度を軽減することができる。
【００１９】さらに、図１で示される半導体パッケージ
は、上記貫通スルホール６に導電性材料３を充填した
後、凹状の搭載部に銅メッキ４が施されている。この銅
メッキ４は、導体部２と貫通スルホール６の導電性をさ
らに向上するために形成されたもので、本発明の請求項
４に示される半導体パッケージにおいては、貫通スルホ
ール６に充填する材料３として上記導電性材料３に代わ
り絶縁性材料７のペーストを充填するので、導体部２と
貫通スルホール６の導電性を向上することはもとより、
半田ボール５の溶着の際のベースになるように施されて
いる。
は、上記貫通スルホール６に導電性材料３を充填した
後、凹状の搭載部に銅メッキ４が施されている。この銅
メッキ４は、導体部２と貫通スルホール６の導電性をさ
らに向上するために形成されたもので、本発明の請求項
４に示される半導体パッケージにおいては、貫通スルホ
ール６に充填する材料３として上記導電性材料３に代わ
り絶縁性材料７のペーストを充填するので、導体部２と
貫通スルホール６の導電性を向上することはもとより、
半田ボール５の溶着の際のベースになるように施されて
いる。
【００２０】上述したように、プリント配線板を用いて
形成される半導体パッケージにおいて、半導体パッケー
ジを構成する貫通スルホール６に導電性材料３、あるい
は絶縁性材料７を充填して凹状の搭載部を形成しするこ
とにより、半田ボール５を配置する再転がることがなく
容易に位置決めすることができる。さらに、貫通スルホ
ール６に半田ボール５を搭載するので、配線密度の提言
を図ることができる。
形成される半導体パッケージにおいて、半導体パッケー
ジを構成する貫通スルホール６に導電性材料３、あるい
は絶縁性材料７を充填して凹状の搭載部を形成しするこ
とにより、半田ボール５を配置する再転がることがなく
容易に位置決めすることができる。さらに、貫通スルホ
ール６に半田ボール５を搭載するので、配線密度の提言
を図ることができる。
【００２１】
【発明の効果】上述したように、本発明に係る半導体パ
ッケージは、プリント配線板を用いて形成される半導体
パッケージにおいて、プリント配線板に形成された導体
部に貫通スルホールを形成し、導電性材料、または絶縁
性材料を貫通スルホールに充填し、半田ボールを搭載す
る搭載部を形成するので、半田ボールを容易に搭載する
ことができる。また、導電性材料を充填した半導体パッ
ケージは、半田ボールを溶着する際、導電性材料により
貫通スルホールの内部が充填されているので、溶融して
半田が貫通スルホール内に上がることなく、実装するマ
ザーボードの電極に流れ、接着強度を向上することがで
きる。
ッケージは、プリント配線板を用いて形成される半導体
パッケージにおいて、プリント配線板に形成された導体
部に貫通スルホールを形成し、導電性材料、または絶縁
性材料を貫通スルホールに充填し、半田ボールを搭載す
る搭載部を形成するので、半田ボールを容易に搭載する
ことができる。また、導電性材料を充填した半導体パッ
ケージは、半田ボールを溶着する際、導電性材料により
貫通スルホールの内部が充填されているので、溶融して
半田が貫通スルホール内に上がることなく、実装するマ
ザーボードの電極に流れ、接着強度を向上することがで
きる。
【００２２】また、貫通スルホールに絶縁材料を充填し
た後、その表面に銅メッキを施した半導体パッケージに
おいても、銅メッキにより貫通スルホール内に上がって
くる溶融した半田を抑制することができるので、同様の
効果を得ることができる。
た後、その表面に銅メッキを施した半導体パッケージに
おいても、銅メッキにより貫通スルホール内に上がって
くる溶融した半田を抑制することができるので、同様の
効果を得ることができる。
【図１】本発明の一実施形態を示す半導体パッケージの
断面図である。
断面図である。
【図２】本発明の一実施形態を示す断面図である。
１ プリント配線板 ２ 導体部 ３ 導電性材料 ４ 銅メッキ ５ 半田ボール ６ 貫通スルホール ７ 絶縁性材料
Claims (4)
- 【請求項１】 プリント配線板を用いて形成される半導
体パッケージにおいて、プリント配線板に形成された導
体部に貫通スルホールを形成し、導電性材料を貫通スル
ホールに充填し、半田ボールを搭載する搭載部としたこ
とを特徴とする半導体パッケージ。 - 【請求項２】 上記請求項１の半導体パッケージにおい
て、上記搭載部がプリント配線板の表面より１０μmか
ら５０μm貫通スルホール内に下がった位置に形成され
ていることを特徴とする半導体パッケージ。 - 【請求項３】 上記請求項１の半導体パッケージにおい
て、上記搭載部および導体部に導電性材料に銅メッキを
施したことを特徴とする半導体パッケージ。 - 【請求項４】 プリント配線板を用いて形成される半導
体パッケージにおいて、プリント配線板に形成された導
体部に貫通スルホールを形成し、絶縁性材料を貫通スル
ホールに充填し、半田ボールを搭載する搭載部とし、該
搭載部に銅メッキを施したことを特徴とする半導体パッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26054797A JPH11102986A (ja) | 1997-09-25 | 1997-09-25 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26054797A JPH11102986A (ja) | 1997-09-25 | 1997-09-25 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102986A true JPH11102986A (ja) | 1999-04-13 |
Family
ID=17349482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26054797A Pending JPH11102986A (ja) | 1997-09-25 | 1997-09-25 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222776B2 (en) * | 1997-01-30 | 2007-05-29 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method therefor |
-
1997
- 1997-09-25 JP JP26054797A patent/JPH11102986A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222776B2 (en) * | 1997-01-30 | 2007-05-29 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123638B2 (ja) | 半導体装置 | |
| US6396141B2 (en) | Tape ball grid array with interconnected ground plane | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| JP2002261204A (ja) | インターポーザ基板及びその電子部品実装体 | |
| JP2002043458A (ja) | 集積回路パッケージの製造方法 | |
| JP4026188B2 (ja) | プリント配線板 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH11102986A (ja) | 半導体パッケージ | |
| JPH01230289A (ja) | 電子回路ユニット | |
| JP2926902B2 (ja) | プリント配線基板 | |
| JP2010519769A (ja) | 高速メモリパッケージ | |
| JPH10125721A (ja) | 半導体装置 | |
| JP3027269U (ja) | 電子部品用パッケージ | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| CN220692001U (zh) | 混合式内埋半导体封装结构 | |
| JPH10229262A (ja) | 電子部品の表面実装構造 | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 |