CN220692001U - 混合式内埋半导体封装结构 - Google Patents

混合式内埋半导体封装结构 Download PDF

Info

Publication number
CN220692001U
CN220692001U CN202322060314.8U CN202322060314U CN220692001U CN 220692001 U CN220692001 U CN 220692001U CN 202322060314 U CN202322060314 U CN 202322060314U CN 220692001 U CN220692001 U CN 220692001U
Authority
CN
China
Prior art keywords
conductive layer
circuit board
semiconductor element
conductive
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322060314.8U
Other languages
English (en)
Inventor
林伟健
李汉祥
张荣书
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fengpeng Electric Energy Co ltd
Original Assignee
Fengpeng Electric Energy Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fengpeng Electric Energy Co ltd filed Critical Fengpeng Electric Energy Co ltd
Priority to CN202322060314.8U priority Critical patent/CN220692001U/zh
Application granted granted Critical
Publication of CN220692001U publication Critical patent/CN220692001U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型公开了一种混合式内埋半导体封装结构,包括:电路板,其第一表面上设有第一导电层,第二表面上设有第二导电层,基板内设有电连接第一导电层和第二导电层的第一导通孔;功率半导体元件,设置在第二表面上,并具有面对电路板的第一连接面和背对电路板的第二连接面,第二导电层与设置在功率半导体元件的第一连接面上的电极电连接;封装体,设置在电路板的第二表面上,并将功率半导体元件封装在其内部;封装体背对电路板的表面设有第三导电层,封装体内设有第二导通孔,第二导通孔的两端分别与第二导电层和第三导电层电连接。本实用新型不仅封装结构简单、制作成本低,而且具有可实现高集成度和低寄生电感的优点。

Description

混合式内埋半导体封装结构
技术领域
本实用新型涉及半导体封装领域;更具体地,是涉及一种混合式内埋半导体封装结构。
背景技术
例如IGBT芯片和MOSFET芯片等的功率半导体元件广泛应用在各种电力电子设备上,随着电力电子设备朝小型化方向发展,此类功率半导体元件大多采用与周边电子元件集成封装的模块化内埋封装结构。现有技术中,功率半导体元件的内埋封装结构具有多种类型,例如BGA(Ball Grid Array,球栅阵列封装)、LGA(Land Grid Array,栅格阵列封装)和内埋于电路板等封装结构,但这些封装结构仍然普遍存在结构复杂、制作成本高等一些问题,需要加以改进。
实用新型内容
本实用新型的主要目的是提供一种不仅结构简单、制作成本低,而且能够实现高集成度和低寄生电感的内埋半导体封装结构。
为了实现上述主要目的,本实用新型公开了一种混合式内埋半导体封装结构,包括:
电路板,具有相对设置的第一表面和第二表面;其中,第一表面上设有第一导电层,第二表面上设有第二导电层,电路板的基板内设有电连接第一导电层和第二导电层的第一导通孔;
功率半导体元件,设置在电路板的第二表面上;功率半导体元件具有面对电路板的第一连接面和背对电路板的第二连接面,第二导电层与设置在功率半导体元件的第一连接面上的电极电连接;
封装体,设置在电路板的第二表面上,并将功率半导体元件封装在其内部;其中,封装体背对电路板的表面设有第三导电层,封装体内设有第二导通孔,第二导通孔的两端分别与第二导电层和第三导电层电连接。
根据本实用新型的一种具体实施方式,封装体覆盖功率半导体元件的第二连接面,封装体内还设有第三导通孔,第三导通孔的一端与第三导电层连接,第三导通孔的另一端与设置在功率半导体元件的第二连接面上的电极连接。
进一步地,第三导通孔的数量为多个,多个第三导通孔均由金属材料完全填充,以提供更佳的导电和导热性能。
根据本实用新型的另一具体实施方式,功率半导体元件的第二连接面从封装体露出,第三导电层的一部分直接设置在功率半导体元件的第二连接面上。
进一步地,电路板的基板内对应于功率半导体元件的位置嵌埋有金属块或陶瓷块。
进一步地,封装体内还设有导电块,导电块的一端与第二导电层电连接,导电块的另一端与第三导电层中的功率脚位电连接。
进一步地,第三导电层包括功率脚位和信号脚位,功率脚位和信号脚位的数量均为一个或多个。
进一步地,至少一个功率脚位和/或至少一个信号脚位延伸到封装体的侧边缘。
进一步地,第三导电层包括金属底层和设置在金属底层上的电镀加厚层。
进一步地,封装体为具有一体成型结构的树脂或塑料封装体。
本实用新型的技术方案至少具有如下有益效果:
利用电路板和封装体的组合实现功率半导体元件的内埋式封装,封装结构整体上具有较佳的结构强度。封装体表面的第三导电层与电路板表面的第二导电层之间可通过第二导通孔实现高精密连接,无需在封装体内另外设置引线框架,具有结构简单且制作成本低的优点。电路板的两个表面设有相互导通的第一导电层和第二导电层,功率半导体元件及其他电子元件可以整合安装在电路板的两个表面上,不仅具有高集成度,而且有利于减小电流回路面积以降低寄生电感。
为了更清楚地说明本实用新型的目的、技术方案和优点,下面结合附图和具体实施方式对本实用新型作进一步的详细说明。
附图说明
图1是半导体封装结构第一实施例的剖面结构示意图;
图2是半导体封装结构第二实施例中电路板的剖面结构示意图;
图3是半导体封装结构第三实施例的剖面结构示意图;
图4是半导体封装结构第四实施例的剖面结构示意图。
具体实施方式
在下面的描述中结合实施例阐述了很多具体细节以便于充分理解本实用新型,但应当理解的是,以下的实施例和详细描述仅用于说明的目而不限制本实用新型的保护范围。
如图1所示,实施例的混合式内埋半导体封装结构包括电路板10、功率半导体元件20和封装体30。本实用新型中,电路板10可以采用玻璃纤维布基电路板,例如FR-4电路板;功率半导体元件20可以是IGBT芯片、MOSFET芯片等功率芯片,封装体30可以是具有一体成型结构的树脂或塑料封装体。每个封装结构中功率半导体元件20的数量可以为一个或多个,具体以电路设计需求加以确定,本实用新型对此不作限制。
电路板10包括基板11、第一导电层121和第二导电层122,第一导电层121设置在电路板10的第一表面10a,第二导电层122设置在电路板10的第二表面10b,第一导电层121和第二导电层122之间可以通过基板11内的第一导通孔123电连接。第一导通孔123的数量可以为一个或多个,具体可以根据第一导电层121和第二导电层122的结构设计加以确定,本实用新型对此不作限制。
第一导电层121和第二导电层122可以通过蚀刻方式形成,二者均可以包括一个或多个导电图形(例如导电线路、导电脚位和/或导热垫),第一导电层121和第二导电层122的对应导电图形之间通过相应的第一导通孔123电连接。本实用新型的一些实施例中,除了第一导电层121和第二导电层122之外,电路板10还可以具有设置在基板11内的内层导电线路。
优选的,基板10内对应于功率半导体元件20的位置嵌埋有金属块13a(例如铜块),金属块13a的相对两端分别与第一导电层121和第二导电层122连接,可同时起到导电和导热作用,有利于功率半导体元件20的快速散热。作为一种变化,如图2所示,本实用新型的第二实施例中,基板10内对应于功率半导体元件20的位置嵌埋有陶瓷块13b;其中,陶瓷块13b的表面可以设有金属覆层131(例如铜箔层),以便与第一导电层121和第二导电层122连接,进而在第一导电层121和第二导电层122之间形成导热通道。陶瓷块13b可以选用氮化铝、氮化硅、碳化硅或氧化铝等具有较佳导热性能的陶瓷材料。
功率半导体元件20设置在电路板10的第二表面10b上,例如以SMT工艺焊接到电路板10的第二表面10b上。功率半导体元件20具有面对电路板10的第一连接面20a和背对电路板10的第二连接面20b,第一连接面20a上设有一个或多个电极,第二导电层122与设置在功率半导体元件20的第一连接面20a上的电极电连接。其中,第一连接面20a上的电极可以通过导电导热材料14连接到第二导电层122,导电导热材料14可以采用锡膏、纳米银浆、纳米铜浆等。
封装体30设置在电路板10的第二表面10b上,并将功率半导体元件20封装在其内部。封装体30可以通过模具注塑的方法得到,但并不以此为限。封装体30背对电路板10的表面设有第三导电层41,第三导电层41包括一个或多个导电图形(例如导电线路、导电脚位和/或导热垫),封装体30内设有一个或多个第二导通孔42,第二导通孔42的两端分别与第二导电层122和第三导电层41的对应导电图形电连接。进一步地,第三导电层41可以包括金属底层和电镀加厚层,金属底层可以通过溅射工艺得到;其中,电镀加厚层可以控制第三导电层41的整体层厚及载流能力,以适用于从小电流至大电流等多种不同的应用场合。
如图1所示,本实用新型的第一实施例中,封装体30覆盖功率半导体元件20的第二连接面20b,封装体30内还设有第三导通孔43,第三导通孔43的一端与第三导电层41的对应导电图形连接,第三导通孔43的另一端与设置在功率半导体元件20的第二连接面20b上的电极连接。第三导通孔43的数量可以是一个或多个,优选为多个,多个第三导通孔43均由金属材料(例如银、铜)完全填充,以在第三导电层41与功率半导体元件20之间形成良好的导电导热通道,有利于功率半导体元件20的快速散热。
本实用新型中,第二导通孔42、第三导通孔43和第三导电层41可以通过如下方法得到:首先,以例如激光钻孔的方式从封装体30背对电路板10的表面加工出用于制作第二导通孔42和第三导通孔43的孔洞,实现高精密度的导通孔制作;接着,以溅射的方式在该孔洞的孔壁和封装体30背对电路板10的表面形成金属底层;然后,根据第三导电层41的线路设计,对封装体30表面的金属底层进行表面重新布局线路(RDL);最后,进行表面电镀,使得第二导通孔42和第三导通孔43被金属材料(例如铜和/或银)完全填充,并得到预定厚度的第三导电层41。
本实用新型中,如图1所示,第三导电层41可以包括一个或多个功率脚位411、一个或多个信号脚位412。优选的,至少一个功率脚位411和/或至少一个信号脚位412延伸到封装体30的边缘部。这样,在进行封装结构的后续组装焊接时,可以从封装体30的边缘部位观察或检测到该功率脚位411和/或信号脚位412的焊料分布情况,以保证焊接质量。
请继续参阅图1,本实用新型的第一实施例中,封装体30内还设有导电块44(例如铜块),导电块44的一端与第二导电层122电连接,导电块44的另一端与第三导电层41中的功率脚位411电连接。具体的,导电块44的一端可以通过导电导热材料与第二导电层122连接,另一端可以与功率脚位411直接连接。
导电块44的设置并不是必需的,作为一种变化,如图3所示,本实用新型的第三实施例中,功率脚位411与第二导电层122之间可以由相应的第二导通孔42电连接,以降低制作成本。其中,每个功率脚位411可以对应设置一个或多个第二导通孔42。
进一步地,在本实用新型的第四实施例中,如图4所示,功率半导体元件20的第二连接面20b从封装体30暴露,第三导电层41的一部分直接设置在功率半导体元件20的第二连接面20b上,功率半导体元件20可直接通过第三导电层41进行快速散热。
本实用新型中,电路板10的第一表面10a可以完全暴露在封装结构外部,也可以由另外的封装体部分或完全覆盖。进一步地,半导体封装结构还可以具有例如电容、电阻、电感、二极管、三极管、驱动芯片等的其他未图示的电子元件,这些电子元件可以选择性地连接在第一导电层121或第二导电层122上,实现封装结构的高集成/整合度。
虽然以上通过实施例描绘了本实用新型,但上述实施例仅用于示例性地描述本实用新型的可实施方案,而非用于限制本实用新型的保护范围,凡本领域技术人员依照本实用新型所作的同等置换或变化,应同样为本实用新型权利要求所限定的保护范围所涵盖。

Claims (10)

1.一种混合式内埋半导体封装结构,其特征在于包括:
电路板,具有相对设置的第一表面和第二表面;其中,所述第一表面上设有第一导电层,所述第二表面上设有第二导电层,所述电路板的基板内设有电连接所述第一导电层和所述第二导电层的第一导通孔;
功率半导体元件,设置在所述电路板的第二表面上;所述功率半导体元件具有面对所述电路板的第一连接面和背对所述电路板的第二连接面,所述第二导电层与设置在所述功率半导体元件的第一连接面上的电极电连接;
封装体,设置在所述电路板的第二表面上,并将所述功率半导体元件封装在其内部;所述封装体背对所述电路板的表面设有第三导电层,所述封装体内设有第二导通孔,所述第二导通孔的两端分别与所述第二导电层和所述第三导电层电连接。
2.根据权利要求1所述的混合式内埋半导体封装结构,其特征在于:所述封装体覆盖所述功率半导体元件的第二连接面,所述封装体内还设有第三导通孔,所述第三导通孔的一端与所述第三导电层连接,所述第三导通孔的另一端与设置在所述功率半导体元件的第二连接面上的电极连接。
3.根据权利要求2所述的混合式内埋半导体封装结构,其特征在于:所述第三导通孔的数量为多个,多个所述第三导通孔均由金属材料完全填充。
4.根据权利要求1所述的混合式内埋半导体封装结构,其特征在于:所述功率半导体元件的第二连接面从所述封装体露出,所述第三导电层的一部分直接设置在所述功率半导体元件的第二连接面上。
5.根据权利要求1-4任一项所述的混合式内埋半导体封装结构,其特征在于:所述基板内对应于所述功率半导体元件的位置嵌埋有金属块或陶瓷块。
6.根据权利要求1-4任一项所述的混合式内埋半导体封装结构,其特征在于:所述封装体内还设有导电块,所述导电块的一端与所述第二导电层电连接,所述导电块的另一端与所述第三导电层中的功率脚位电连接。
7.根据权利要求1所述的混合式内埋半导体封装结构,其特征在于:所述第三导电层包括功率脚位和信号脚位,所述功率脚位和所述信号脚位的数量均为一个或多个。
8.根据权利要求7所述的混合式内埋半导体封装结构,其特征在于:至少一个所述功率脚位和/或至少一个所述信号脚位延伸到所述封装体的侧边缘。
9.根据权利要求1所述的混合式内埋半导体封装结构,其特征在于:所述第三导电层包括金属底层和设置在所述金属底层上的电镀加厚层。
10.根据权利要求1所述的混合式内埋半导体封装结构,其特征在于:所述封装体为具有一体成型结构的树脂或塑料封装体。
CN202322060314.8U 2023-08-02 2023-08-02 混合式内埋半导体封装结构 Active CN220692001U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202322060314.8U CN220692001U (zh) 2023-08-02 2023-08-02 混合式内埋半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202322060314.8U CN220692001U (zh) 2023-08-02 2023-08-02 混合式内埋半导体封装结构

Publications (1)

Publication Number Publication Date
CN220692001U true CN220692001U (zh) 2024-03-29

Family

ID=90412088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322060314.8U Active CN220692001U (zh) 2023-08-02 2023-08-02 混合式内埋半导体封装结构

Country Status (1)

Country Link
CN (1) CN220692001U (zh)

Similar Documents

Publication Publication Date Title
CN108447857B (zh) 三维空间封装结构及其制造方法
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
US8319333B2 (en) Power semiconductor module
US10096562B2 (en) Power module package
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
US7554039B2 (en) Electronic device
US20110174526A1 (en) Circuit module
US7309838B2 (en) Multi-layered circuit board assembly with improved thermal dissipation
US20020063331A1 (en) Film carrier semiconductor device
CN220692001U (zh) 混合式内埋半导体封装结构
EP4016618A1 (en) Power device packaging
US20060000641A1 (en) Laser metallization for ceramic device
CN221262364U (zh) 功率半导体元件封装结构
CN114496808B (zh) 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
CN221149993U (zh) 半导体封装和供电模块
CN220569634U (zh) 高导热嵌埋结构
JP3027269U (ja) 電子部品用パッケージ
JPH03120857A (ja) 電子部品塔載装置
WO2023213394A1 (en) Multi-layer printed circuit board and method for its production
JP2005116909A (ja) 電子装置及び電子装置に用いる配線板
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
CN116711469A (zh) 在两侧上具有电子部件和热传导块状件的部件承载件
WO2019194200A1 (ja) 部品内蔵基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant