JPH03120857A

JPH03120857A - 電子部品塔載装置

Info

Publication number: JPH03120857A
Application number: JP1259675A
Authority: JP
Inventors: Katsumi Kosaka; 克己匂坂; Atsushi Hiroi; 廣井　厚; Mitsuhiro Kondo; 近藤　光広; Takeshi Takeyama; 武山　武
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1989-10-04
Filing date: 1989-10-04
Publication date: 1991-05-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電子部品搭載装置に関し、特に実装密度が高
く、電気特性、放熱性が良好な電子部品搭載装置に関す
るものである。

（従来の技術）近年、電子部品の高機能化は著しく、これを実現してい
る方法として次の２つの高密度実装があげられている。

１つは電子部品を小形化し、入出力端子のり一ドピッチ
も狭くすることで平面上に最大限数多くの電子部品を搭
載することであり、他の１つは基板厚み方向に積層して
ゆき、単位体積当りの実装密度を上げようとするもので
ある。

前者は「表面実装技術」と言われるチップ部品や面付半
導体パッケージによって実現されているが、後者は、未
だ効率的な方法は実用化されていない。

その中でいくつかの提案がされている。例えば、１９８
９年度版、電子技術３月別冊「最新プリント配線板の高
機能化技法」のＰ８１〜Ｐ８７において、リード付のプ
リント配線基板として、ビン立された部品搭載済基板を
Ｚ軸方向に積み重ねてゆくビン挿入タイプと、ｒＰＡｃ
ＫＴＨＯＬＪか紹介されている。

ピン立基板とは、プリント配線板にピン立てしたちので
あり第５図に実装したその断面図を示す。

これは、Ｚ軸方向の接続に自由度を持たせたものであり
、従来の、基板端部よりＦクリップを付けたり、エツジ
コネクターに挿入する方法に比べ、ピギーバックのよう
な積み上げを大規模回路で可能にしている。

一方、ｒＰＡｃＫＴＨＯＬＪとは配線基板にリードフレ
ーム層を挿入し、従来のプリント配線板では一般的なス
ルーホールによってリード部とを接続した配線基板であ
り、第６図に実装したその断面図を示す。リードフレー
ムが挿入されていることでクリップリードでは不可能な
４面付のクワッドリードで０．５ｍｍピッチのファイン
アウターリードの形成を可能にしている。さらに、この
従来プリント配線では、物理的強度の必要から、クリッ
プリードと基板との接続部のクリップエリアをなくし、
メタルコアー基板としての側面もあり、放熱性も向上さ
れている。

（発明が解決しようとする問題点）ところが、以上のような基本構成を採ると、各々におい
て次のような問題が発生する。

ピン立基板においては、入出力端子の位置の自由度は高
いものの、Ｚ軸方向での実装効率はピンを使用して挿入
することと搭載素子の封止の必要からも、数ミリ−セン
チオーダーの高さギツプが必要であり、ＸＹ力方向サブ
ミリオーダーに比べ悪い。又２．５４ｍｍのグリッドで
ビン配置されており、単位面積あたりの入出力端子密度
が低い問題があった。

さらに、ＰＡＣＫＴＨＯＬ基板においても、入出力端子
密度は高いものの、Ｚ軸方向においてはビン立基板と同
様の理由から、実装密度を高く確保することは難しかっ
た。

以上の問題を解決すべく、本発明者等が鋭意研究してき
た結果、回路基板にリードフレームを挿入し、リードと
回路基板の配線をスルーホールで接続する基板において
、リードの厚み方向に対して、電子部品又は電子部品を
実装した回路基板を埋設することで良い結果を生むこと
を新規に知見し、本発明を完成したのである。

そして、本発明の目的とするところは、Ｚ軸方向の実装
密度が高くて電子部品の放熱性も高く、しかも、裸の半
導体素子実装においては、封止の必要のない電子部品搭
載装置を簡単な構成によって提供するものである。

（問題点を解決するための手段）以上の問題点を解決するために本発明が採った手段は、
実施例に対応する第１図〜第４図を参照して説明すると
、［第１回路基板（１１）とこの端部より突出したリード
（２０）とを備え、前記第１回路基板（１１）の配線（
２７）と前記リード（２０）とがスルーホール（２４）
によって電気的に接続された電子部品搭載装置であって
、前記第１回路基板（１１）中に、電子部品（３０）、又
は電子部品（３０）を搭載した第２回路基板（１２）を
埋設したことを特徴とする電子部品搭載装置（１００）
　Ｊである。

以上の本発明が採った手段を図面に示した具体例に従っ
て詳細に説明すると次の通りである。

この電子部品搭載装置（１０Ｇ）とは、第１回路基板（
１１）又は第２回路基板（１２）上に、抵抗、コンデン
サー、インダクターのような受動素子又はメモリー、ゲ
ートアレー、ＭＰＵ等の半導体素子である能動素子等の
電子部品（３０）を実装し、電源回路Ａ／Ｄコンバータ
ー、フィルター等のユニット機能を持たせたいわゆるハ
イブリッドＩＣを形成するものである。この電子部品搭
載装置（１００）は、第６図に示したようなマザーボー
ド（２００）上に向けて突出させたアウターリード（以
下単にリードという）　（２０）を、半田等でマザーボ
ード（２００）上の回路に電気的に接続することにより
機能するものである。

その構成の第１回路基板（１１）又は第２回路基板（１
２）はガラスエポキシ、ガラストリアジン、ガラスポリ
イミド、ＰＰＳ等のインジェクションの出来る熱可塑性
樹脂、アルミナセラミクス、アルミコアー等の絶縁基板
上に銅又は銀等の導体（２３）によって配線が施したも
のである。第１回路基板（１１）は加工性が要求される
ため、ガラスエポキシ等の樹脂糸材料が主に使用される
。

突出させたリード（２０）とは、半導体パッケージ等で
利用される銅合金又は４２アロイ等のリードフレーム材
で形成された厚み０　、　１　ｍｍ　−０、５ｍｍ程度
のものであり、第１回路基板（１１）内にアウターリー
ドと回路内配線を合せ持つ目的で、積層又はモールド等
によって一端を埋設させたものである。埋設されたリー
ド（２０）と第１回路基板（１１）とは、直接又は第２
回路基板（１２）とを通して間接的に、スルーホール（
２４）によって電気的に接続されている。このスルーホ
ール（２４）は貫通穴でも非貫通のブラインドバイア（
２９）でも良く、又電気的接続はめっき、半田、導電性
ペースト等による接続でもよい。要するにＺ軸方向の絶
縁層を除いて、リード（２０）と第１回路基板の導体（
２３）とが電気的に接続されればよい。

又、少なくとも電子部品（３０）はリード（２０）と同
様に埋設されており、リード（２０）の埋設部であるイ
ン−リード（２２）部に半田（２５）や銀ろう等により
直接実装されたり、いったん第２回路基板上に実装した
後第２回路基板（１２）ごと第１回路基板に積層又は埋
設することで、電子部品（３０）を埋設したものである
。

（発明の作用）本発明は以上のような手段を採ることによって以下のよ
うな作用がある。

■この電子部品搭載装置（１００）は、電子部品（３０
）が埋設されておりリード（２０）厚みを利用している
ため、Ｚ軸方向の実装密度の高いものとなる。

埋設された電子部品（３０）が半導体（３１）でベアー
チップのときは、第１回路（１１）に埋設された場合は
封止の必要がなく、従来の封止樹脂厚み部がなくなり薄
くなるため特に有効である。

■リード（２０）も同様に埋設されており、直接リード
（２０）上に実装すれば放熱性が良く、定格電力の大き
な部品が実装できる。ヒートシンクの役割は熱伝導の良
い金属材からなるリード（２０）がはたす。

■第１回路基板（１１）の導体を、グランドや電源とし
て、基板エリアの外周全面に配置すれば、埋設電子部品
（３０）に対しての電磁シールド性、封止性、放熱性が
向上するのみならず、インナーリード（２２）がストリ
ップライン構造になり適切なインピーダンスコントロー
ルが可能となる。

■埋設するものが第２回路基板（１２）の場合、回路規
模の大きな−１のを作ることが可能となり、特に、第２
回路基板（１２）がセラミックのように高精度の印刷抵
抗（３５）か形成出来るものの物理強変が低いものは、
埋設することで、クラック等の問題も少なくなり、抵抗
体の環境特性も向上する。

（実施例）次に、本発明を図面に示した各実施例に従って詳細に説
明する。

及権夾↓ 第１図は本発明の第１実施例を示しである。この実施例
にあっては第１回路基板（１１）はガラストリアジン材
を使用し、導体（２３）は銅箔、サブトラクトプロセス
により電気めっきでスルーホール（２４）形成され、第
１回路基板（１１）とリード（２０）か接続されている
。リード材は０．２５ｍｍ厚みの三菱伸銅社製の８３Ｍ
を利用し、チップ抵抗（３４）が銀ろう付（３６）によ
りインナーリード（２２）間に埋設されている。突出し
たリード（２０）はガルウィング状に曲げられ、表面実
装用のハイブリッドＩＣとして入出力端子を形成してい
る。第１回路基板（１１）の外層には半導体素子（３１
）がワイヤーボンディングにより実装され、ポツティン
グ（４０）封止されている。チップ抵抗（３４）を埋設
しているため実装密度が高く、直接リード（２０）と接
続しているため大電力をコントロールすることが出来、
チップ抵抗（３４）の定格電力を上げている。

及塞血）第２図は本発明第２実施例の断面図を示している。この
実施例にあっては、第１回路基板（１１）はガラスエポ
キシ基材を使用し、リード（２０）は三菱電気社製のＭ
Ｆ２０２−Ｈｏ、２を利用している。

積層により埋設されているのはベアーの半導体素子（３
１）等の電子部品を銀エポキシで実装した。第２回路基
板（１２）は、ポリフロロエチレン基材を主体として構
成したものである。一部のアウターリードと第２回路基
板（１２）の導体は直接半田（２５）によって接続され
ている。

第１回路基板（１１）の導体（２３）とはスルーホール
（２４）によって直接インナーリード（２２）また第２
回路基板（１２）の導体（２３）と電気的に接続してい
る。

第１回路基板（１１）の外層には半導体素子（３１）が
実装されており、電子部品（３０）搭載済の第１回路基
板（１１）全体がトランスファーモールド（４１）によ
って封止されている。

これにより、スルーホール（２４）にトランスファーモ
ールド（４１）樹脂が充填され、モールドの表面積を増
して信頼性を上げているとともに、高周波特性の優れた
ポリフロロエチレン基板をベアーチップを封止すること
なく、Ｚ軸方向の実装密度の高い大規模ハイブリッドＩ
Ｃを実現している。

笈ｎ」ユ第３図は本発明第３実施例の断面図を示している。この
実施例にあっては、第２回路基板（１２）は片面絶縁さ
れたアルミコアー基板であり、リード（２０）とは銀ろ
う（３６）付され、チップ部品（３２）と半導体素子（
３１）が実装されている。第１回路基板（１１）は第２
回路基板（１２）上にインジェクションによりＰＰＳ　
（ポリフェニレンサルファイド）が形成され、リード（
２０）とはブラインドバイアホール（２９）でアディテ
ィブめっきによる導体を介して電気的に接続している。

外層にも半導体素子（３１）が実装されポツティング（
４０）が封止されている。

このように、第２回路基板（１２）上の電子部品（３０
）や半導体素子（３１）を第１回路基板（１１）の裏面
側に埋設することにより、第２回路基板（１２）上の半
導体素子（３１）等の封止の必要がなく、Ｚ軸方向の実
装密度を上げるとともに、放熱性の要求される半導体素
子（３１）を埋設し、メタルコアーで放熱させ、熱に弱
い半導体素子（３１）を外層に配置することで、熱収支
のバランスのとれた信頼性の高い電子部品搭載装置（１
００）となっている。

及Ｉ五Ａ第４図は本発明の第４実施例の断面図を示したものであ
る。この実施例にあっては、第２回路基板（１２）とし
て、アルミナセラミクス上に、銀パラジウムで導体（２
３）と、酸化ルテニウムにより印刷抵抗体（３５）が形
成されている。さらに半導体素子（３１）がベアーで実
装されており、リード（２０）とは銀ろう付されている
。第１回路基板（１１）はトランスファーモールド用の
エポキシ樹脂で形成されており、外層導体はアディティ
ブにより第１回路基板（１１）の上下層面の全面を被覆
し、スルーホール（２４）でリード（２０）と電気的に
接続している。

これにより、回路規模の大きい第２回路基板（１２）を
、リード（２０）厚みを利用して電子部品（３０）を実
装し、薄くすることでＺ軸方向の実効実装密度を上げる
とともに、電磁シールド、封止、放熱性が第１回路基板
（１１）の外層導体の銅により向上し、インナーリード
（２２）部のインピーダンスをコントロールすることが
可能となり、さらに埋設されたアルミナセラミック基板
の物理強度を上げ電子部品搭載装置（１００）としての
信頼性、抵抗体の環境ドリフトを向上させている。

（発明の効果）以上要するに、本発明にあっては上記の各実施例にて例
示した如く、以下の効果がある。

■電子部品（３０）をリード（２０）厚み間を利用して
埋設しているため、Ｚ軸方向の実装密度が高い。

つまり同一実装部品を信頼性高く、薄型の電子部品搭載
装置（１００）とすることが出来る。

■金属性リード（２０）に電子部品（３０）が搭載され
、埋設される場合は、定格電力の大きな電子部品（３０
）を搭載することができる。

■埋設される電子部品（３０）が半導体素子（３１）の
場合、封止やアウターリード（２１）形成の必要がなく
、低コストな電子部品搭載装置（１００）を作ることが
出来る。

■第１回路基板（１１）に第２回路基板（１２）を埋設
することで、第２回路基板（１２）の持っている、放熱
性、高精度印刷抵抗（３５）、低熱膨張等の特性をそこ
なうことなく、物理強度、信頼性等を向上させることが
出来、高機能な電子部品搭載装置を実現出来る。

【図面の簡単な説明】

第１図〜第４図のそれぞれは本発明に係る電子部品搭載
装置の各断面図である。第５図は従来例のビン立式の電
子部品搭載装置がマザーボード上に実装された断面図、
第６図は従来のｒＰＡＣＫＴＨＯＬＪ基板による電子部
品搭載装置がマザーボード上に実装された断面図である
。符　　号　　の　　説　　明１００・・・電子部品搭載装置、１０・・・電子部品搭
載基板、１１・・・第１回路基板、１２・・・第２回路
基板、２０・・リード、２１・・・アウターリード、２
２・・・インナーリード、２３・・・導体、２４・・・
スルーホール、２５・・・半田、２６・・・導電性ペー
スト、２７・・・配線、２８・・・リードビン、２９・
・・ブラインドバイアホール、３０・・・電子部品、３
１・・・半導体素子、３２・・・チップ部品、３４・・
・チップ抵抗、３５・・・印刷抵抗体、３６・・・銀ろ
う、４０・・・ボッチインク樹１１Ｌ４１・・・トラン
スファーモールド、２００・・・マザーボード。以　　上嬉１図に０

Claims

【特許請求の範囲】　第１回路基板とこの端部より突出したリードとを備え
、前記第１回路基板の配線と前記リードとがスルーホー
ルによって電気的に接続された電子部品搭載装置であっ
て、前記第１回路基板中に、電子部品、又は電子部品を搭載
した第２回路基板を埋設したことを特徴とする電子部品
搭載装置。