JPH08213748A - 基板およびその製造方法 - Google Patents
基板およびその製造方法Info
- Publication number
- JPH08213748A JPH08213748A JP3629195A JP3629195A JPH08213748A JP H08213748 A JPH08213748 A JP H08213748A JP 3629195 A JP3629195 A JP 3629195A JP 3629195 A JP3629195 A JP 3629195A JP H08213748 A JPH08213748 A JP H08213748A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- hole
- substrate
- filled
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板の上面と下面にそれぞれ形成した導電パ
ターンの導通が確実に信頼性高くなされ、さらに他の実
装基板に接続不良を生じることなく接続できる基板及び
その製造方法を目的とする。 【構成】 上面および下面の導電部に通じるスルーホー
ル４が形成され、該スルーホール４に充填され前記上面
および下面を導通するとともに該スルーホール４上に前
記導電パターンとなる半田ボール６を形成する半田部７
を設ける。
ターンの導通が確実に信頼性高くなされ、さらに他の実
装基板に接続不良を生じることなく接続できる基板及び
その製造方法を目的とする。 【構成】 上面および下面の導電部に通じるスルーホー
ル４が形成され、該スルーホール４に充填され前記上面
および下面を導通するとともに該スルーホール４上に前
記導電パターンとなる半田ボール６を形成する半田部７
を設ける。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用の基板及び
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】従来、絶縁性基板材の上面および下面に
それぞれ形成した導電パターンをスルーホールを介して
導通させた基板、例えばプリント基板がある。また、半
導体装置の高密度化、多ピン化及び実装性の向上を図る
ものとして、上面および下面に導電パターンを形成した
半導体素子搭載基板がある。
それぞれ形成した導電パターンをスルーホールを介して
導通させた基板、例えばプリント基板がある。また、半
導体装置の高密度化、多ピン化及び実装性の向上を図る
ものとして、上面および下面に導電パターンを形成した
半導体素子搭載基板がある。
【０００３】これら基板の上面と下面の導電パターンの
導通は、当該両導電パターンに通じたスルーホールの内
周面に銅メッキ、又は銅メッキした後に半田メッキを施
すことにより行われている。
導通は、当該両導電パターンに通じたスルーホールの内
周面に銅メッキ、又は銅メッキした後に半田メッキを施
すことにより行われている。
【０００４】
【この発明が解決しようとする課題】前記基板の導通で
は、メッキされる基板材が絶縁性であるので密着性が悪
く、メッキ剥離を生じることがあり信頼性が低下する。
なかでも基板材がポリミイドテープ等の半導体素子搭載
基板では前記メッキ剥離が多発し問題である。
は、メッキされる基板材が絶縁性であるので密着性が悪
く、メッキ剥離を生じることがあり信頼性が低下する。
なかでも基板材がポリミイドテープ等の半導体素子搭載
基板では前記メッキ剥離が多発し問題である。
【０００５】前記メッキ剥離の防止には、スルーホール
の内周面へのメッキに先立って複雑で多工程からなる前
処理が必要となり、作業性及び生産性に問題を生じ、ま
たコスト高になる。
の内周面へのメッキに先立って複雑で多工程からなる前
処理が必要となり、作業性及び生産性に問題を生じ、ま
たコスト高になる。
【０００６】前記上面と下面に導電パターンを形成した
基板は、他の実装基板の配線端子に接続し組立てられ
る。その接続のために基板には半田ボールが実装面側の
スルーホール上に設けられ、該半田ボールに加熱作用を
与えて溶融させ前記配線端子と接続しているが、前記加
熱時にスルーホール内の中空部に該半田ボールが流れ込
む場合があり、半田ボールの高さ不良や基板と実装基板
の接続不良が生じることがある。また、該半田ボールは
前記基板との接触面積が小さく接着強度が低いため基板
から半田ボールが取れてしまうことがあった。
基板は、他の実装基板の配線端子に接続し組立てられ
る。その接続のために基板には半田ボールが実装面側の
スルーホール上に設けられ、該半田ボールに加熱作用を
与えて溶融させ前記配線端子と接続しているが、前記加
熱時にスルーホール内の中空部に該半田ボールが流れ込
む場合があり、半田ボールの高さ不良や基板と実装基板
の接続不良が生じることがある。また、該半田ボールは
前記基板との接触面積が小さく接着強度が低いため基板
から半田ボールが取れてしまうことがあった。
【０００７】本発明は、上面と下面にそれぞれ形成した
導電パターンの導通が確実に信頼性高くなされ、さらに
他の実装基板に接続不良を生じることなく接続できる基
板及びその製造方法を目的とする。
導電パターンの導通が確実に信頼性高くなされ、さらに
他の実装基板に接続不良を生じることなく接続できる基
板及びその製造方法を目的とする。
【０００８】
【課題を解決するための手段】本発明の要旨は、上面お
よび下面にそれぞれ導電パターンを形成する基板におい
て、上面および下面の導電部に通じるスルーホールが形
成され、該スルーホールに充填され前記上面および下面
を導通するとともに該スルーホール上に半田ボールを形
成した半田部を設けたことを特徴とする基板にある。
よび下面にそれぞれ導電パターンを形成する基板におい
て、上面および下面の導電部に通じるスルーホールが形
成され、該スルーホールに充填され前記上面および下面
を導通するとともに該スルーホール上に半田ボールを形
成した半田部を設けたことを特徴とする基板にある。
【０００９】また、他方の要旨は、基板の上面と下面の
導通に際して、上面および下面の導電部に通じるスルー
ホールを形成し、該スルーホールに導電材を介して導通
させた基板の製造方法において、（１）前記スルーホー
ルの半田クリーム充填時における下面側に受け部材をあ
て、（２）充填側から、半田粉末およびフラックス等か
らなる半田クリームを当該スルーホールに注入して充填
せしめるとともに当該充填側に高く盛り上げ、（３）該
半田クリームをリフローすることにより、前記スルーホ
ールに充填され前記上面および下面を導通するとともに
前記スルーホール上に半田ボールを形成する半田部を製
造することを特徴とする基板の製造方法にあり、
導通に際して、上面および下面の導電部に通じるスルー
ホールを形成し、該スルーホールに導電材を介して導通
させた基板の製造方法において、（１）前記スルーホー
ルの半田クリーム充填時における下面側に受け部材をあ
て、（２）充填側から、半田粉末およびフラックス等か
らなる半田クリームを当該スルーホールに注入して充填
せしめるとともに当該充填側に高く盛り上げ、（３）該
半田クリームをリフローすることにより、前記スルーホ
ールに充填され前記上面および下面を導通するとともに
前記スルーホール上に半田ボールを形成する半田部を製
造することを特徴とする基板の製造方法にあり、
【００１０】また、他の要旨は、基板の上面と下面の導
通に際して、上面および下面の導電部に通じるスルーホ
ールを形成し、該スルーホールに導電材を介して導通さ
せた基板の製造方法において、（１）前記スルーホール
の半田クリーム充填時における下面側に受け部材をあ
て、（２）充填側から半田クリームを当該スルーホール
に注入して充填せしめ、（３）該半田クリームをリフロ
ーし、（４）前記スルーホール上に球状半田を配置し、
（５）該球状半田をリフローし、該球状半田と前記スル
ーホールに充填された充填半田を接合することを特徴と
する基板の製造方法にある。
通に際して、上面および下面の導電部に通じるスルーホ
ールを形成し、該スルーホールに導電材を介して導通さ
せた基板の製造方法において、（１）前記スルーホール
の半田クリーム充填時における下面側に受け部材をあ
て、（２）充填側から半田クリームを当該スルーホール
に注入して充填せしめ、（３）該半田クリームをリフロ
ーし、（４）前記スルーホール上に球状半田を配置し、
（５）該球状半田をリフローし、該球状半田と前記スル
ーホールに充填された充填半田を接合することを特徴と
する基板の製造方法にある。
【００１１】また、他の要旨は、前記充填側ではない面
の導電パターンが前記スルーホールを覆い、前記受け部
材の代わりとなる基板の製造方法にある。
の導電パターンが前記スルーホールを覆い、前記受け部
材の代わりとなる基板の製造方法にある。
【００１２】
【作用】本発明の基板は、スルーホールに充填した半田
部が上面の導電パターンと下面の導電パターンに接して
導通せしめているので、メッキ剥離等の接触不良を生じ
ることがなく信頼性が長期にわたってすぐれる。また、
スルーホールに充填した半田と半田ボールが一体となり
半田部を形成している為、半田ボールをリフローする際
溶融物がスルーホール内に入り込むようなことがなく、
信頼性が高く確実に且つ高い強度で容易に接続できる。
部が上面の導電パターンと下面の導電パターンに接して
導通せしめているので、メッキ剥離等の接触不良を生じ
ることがなく信頼性が長期にわたってすぐれる。また、
スルーホールに充填した半田と半田ボールが一体となり
半田部を形成している為、半田ボールをリフローする際
溶融物がスルーホール内に入り込むようなことがなく、
信頼性が高く確実に且つ高い強度で容易に接続できる。
【００１３】また、半田クリームをリフローした上に球
状半田を配置し、該球状半田をリフローすることによ
り、高さのある半田ボールを得ることができる。
状半田を配置し、該球状半田をリフローすることによ
り、高さのある半田ボールを得ることができる。
【００１４】また、前記充填側ではない面の導電パター
ンが前記スルーホールを覆い、前記受け部材の代わりと
なることができる。
ンが前記スルーホールを覆い、前記受け部材の代わりと
なることができる。
【００１５】
【実施例】次に、本発明について半導体素子搭載基板に
使用される一実施例に基づき図面を参照して詳細に説明
する。図１に示すように基材１はポリイミド等の絶縁材
から製作され、半導体素子２が搭載される。
使用される一実施例に基づき図面を参照して詳細に説明
する。図１に示すように基材１はポリイミド等の絶縁材
から製作され、半導体素子２が搭載される。
【００１６】図２に示すように下面金属パターン３は半
田クリーム１１充填時における前記基材１の下面に設け
られ、これは基材１に貼着した金属層をエッチングして
形成される。該下面金属パターン３の形成方法は前記エ
ッチング法に限らず任意であり、例えばプリント法、ス
クリーン法等でもよい。
田クリーム１１充填時における前記基材１の下面に設け
られ、これは基材１に貼着した金属層をエッチングして
形成される。該下面金属パターン３の形成方法は前記エ
ッチング法に限らず任意であり、例えばプリント法、ス
クリーン法等でもよい。
【００１７】スルーホール４は前記下面金属パターン３
と上面導電パターンである半田ボール６形成位置が通じ
るように基材１を貫通する。本実施例において下面導電
パターンは下面金属パターン３であり、上面導電パター
ンは半田ボール６であるがこれは任意であり、例えば、
上面導電パターンは金属パターン及び半田ボールとし、
下面導電パターンは金属パターンとしてもよい。
と上面導電パターンである半田ボール６形成位置が通じ
るように基材１を貫通する。本実施例において下面導電
パターンは下面金属パターン３であり、上面導電パター
ンは半田ボール６であるがこれは任意であり、例えば、
上面導電パターンは金属パターン及び半田ボールとし、
下面導電パターンは金属パターンとしてもよい。
【００１８】半田部７はスルーホール４に充填された半
田及び半田ボール６により形成され、該スルーホール４
に充填された半田により基板の上面と下面とを導通する
とともに半田ボール６により基板と外部を導通する。
田及び半田ボール６により形成され、該スルーホール４
に充填された半田により基板の上面と下面とを導通する
とともに半田ボール６により基板と外部を導通する。
【００１９】基板の構造は以上のようになっており、次
にその製造方法について４つの実施例を説明する。ま
ず、第１の実施例は、図２に示すように（１）基材１の
下面に貼着した金属層をエッチングし下面金属パターン
３を形成し、（２）エッチングによりスルーホール４を
形成し、（３）スルーホール４の上面開口部８周辺に半
田レジスト９を形成し、（４）スルーホール４の下面開
口部１２を受け部材１０で覆い、（５）半田粉末および
フラックス等の混合剤である半田クリーム１１を上面側
開口部８より注入するとともに該上面開口部８より高く
盛り上げ（６）該半田クリーム１１をリフローし半田部
７を形成し、（７）前記受け部材１０を取り外すことを
特徴とする基板の製造方法である。
にその製造方法について４つの実施例を説明する。ま
ず、第１の実施例は、図２に示すように（１）基材１の
下面に貼着した金属層をエッチングし下面金属パターン
３を形成し、（２）エッチングによりスルーホール４を
形成し、（３）スルーホール４の上面開口部８周辺に半
田レジスト９を形成し、（４）スルーホール４の下面開
口部１２を受け部材１０で覆い、（５）半田粉末および
フラックス等の混合剤である半田クリーム１１を上面側
開口部８より注入するとともに該上面開口部８より高く
盛り上げ（６）該半田クリーム１１をリフローし半田部
７を形成し、（７）前記受け部材１０を取り外すことを
特徴とする基板の製造方法である。
【００２０】第２の実施例は、図３に示す前記（１）工
程において前記スルーホール４の下面側開口部１２とな
る部分を覆うように下面金属パターン３を形成し、前記
受け部材１０のかわりとすることを特徴とする第１の実
施例記載の基板の製造方法である。この方法では前記受
け部材１０を取り付ける工程と取り外す工程を省くこと
ができる。
程において前記スルーホール４の下面側開口部１２とな
る部分を覆うように下面金属パターン３を形成し、前記
受け部材１０のかわりとすることを特徴とする第１の実
施例記載の基板の製造方法である。この方法では前記受
け部材１０を取り付ける工程と取り外す工程を省くこと
ができる。
【００２１】第３の実施例は、図４に示すように（１）
基材１の下面に貼着した金属層をエッチングし下面金属
パターン３を形成し、（２）エッチングによりスルーホ
ール４を形成し、（３）スルーホール４の上面開口部８
周辺に半田レジスト９を形成し、（４）スルーホール４
の下面開口部１２を受け部材１０で覆い、（５）半田ク
リーム１１を上面側開口部８より注入するとともに該上
面開口部８より高く盛り上げ（６）該半田クリーム１１
をリフローし、（７）球状半田１３をスルーホール４の
上に配置し、（８）該球状半田１３をリフローし、該球
状半田１３とスルーホール４に充填された充填半田１４
を結合し、（９）前記受け部材１０を取り外すことを特
徴とする基板の製造方法である。この方法は、半田クリ
ーム１１をリフローする工程において、半田クリーム１
１に含まれるフラックス等が気化する為、リフロー後の
充填半田１４はリフロー前の半田クリーム１１より小さ
くなってしまい、半田ボール６形成のためには半田クリ
ーム１１をスルーホール４に充填する際上面開口部８よ
り相当に高くしなければならない問題点を補うものであ
り、球状半田１３と充填半田１４を結合することによ
り、容易に半田ボール６の高さを高くすることができ
る。
基材１の下面に貼着した金属層をエッチングし下面金属
パターン３を形成し、（２）エッチングによりスルーホ
ール４を形成し、（３）スルーホール４の上面開口部８
周辺に半田レジスト９を形成し、（４）スルーホール４
の下面開口部１２を受け部材１０で覆い、（５）半田ク
リーム１１を上面側開口部８より注入するとともに該上
面開口部８より高く盛り上げ（６）該半田クリーム１１
をリフローし、（７）球状半田１３をスルーホール４の
上に配置し、（８）該球状半田１３をリフローし、該球
状半田１３とスルーホール４に充填された充填半田１４
を結合し、（９）前記受け部材１０を取り外すことを特
徴とする基板の製造方法である。この方法は、半田クリ
ーム１１をリフローする工程において、半田クリーム１
１に含まれるフラックス等が気化する為、リフロー後の
充填半田１４はリフロー前の半田クリーム１１より小さ
くなってしまい、半田ボール６形成のためには半田クリ
ーム１１をスルーホール４に充填する際上面開口部８よ
り相当に高くしなければならない問題点を補うものであ
り、球状半田１３と充填半田１４を結合することによ
り、容易に半田ボール６の高さを高くすることができ
る。
【００２２】第４の実施例は、図３に示す前記第３の実
施例（１）工程において前記スルーホール４の下面側開
口部１２となる部分を覆うように下面金属パターン３を
形成し、前記受け部材１０のかわりとすることを特徴と
する第３の実施例記載の基板の製造方法である。この方
法では前記受け部材１０を取り付ける工程と取り外す工
程を省くことができる。
施例（１）工程において前記スルーホール４の下面側開
口部１２となる部分を覆うように下面金属パターン３を
形成し、前記受け部材１０のかわりとすることを特徴と
する第３の実施例記載の基板の製造方法である。この方
法では前記受け部材１０を取り付ける工程と取り外す工
程を省くことができる。
【００２３】また、半田クリーム１１をスルーホール内
に充填する際に、受け部材１０を直接または間接的に加
熱しながら行うことにより、半田クリーム１１内に含有
された不純物を気化させることができ、ボイドの低減を
はかることも可能である。
に充填する際に、受け部材１０を直接または間接的に加
熱しながら行うことにより、半田クリーム１１内に含有
された不純物を気化させることができ、ボイドの低減を
はかることも可能である。
【００２４】
【発明の効果】本発明の基板は、スルーホールに充填し
た半田部が上面と下面導電パターンを導通しているの
で、メッキ剥離等の接触不良を生じることがなく信頼性
が長期にわたってすぐれる。また、スルーホールに充填
した半田と半田ボールが一体となり半田部を形成してい
る為、半田ボールをリフローする際溶融物がスルーホー
ル内に入り込むようなことがなく、半田ボールが基材か
ら取れるようなこともなく、信頼性が高く確実に且つ高
い強度で容易に他の実装基板に実装することができる。
また、半田クリームをリフローした後、球状半田を充填
半田と結合することにより容易に半田ボールの高さを高
くすることができる。
た半田部が上面と下面導電パターンを導通しているの
で、メッキ剥離等の接触不良を生じることがなく信頼性
が長期にわたってすぐれる。また、スルーホールに充填
した半田と半田ボールが一体となり半田部を形成してい
る為、半田ボールをリフローする際溶融物がスルーホー
ル内に入り込むようなことがなく、半田ボールが基材か
ら取れるようなこともなく、信頼性が高く確実に且つ高
い強度で容易に他の実装基板に実装することができる。
また、半田クリームをリフローした後、球状半田を充填
半田と結合することにより容易に半田ボールの高さを高
くすることができる。
【図１】本発明の実施例における基板の側断面を示す図
である。
である。
【図２】本発明における基板の製造方法の実施例１を説
明するための図である。
明するための図である。
【図３】本発明における基板の製造方法の実施例２およ
び実施例４を説明するための図である。
び実施例４を説明するための図である。
【図４】本発明における基板の製造方法の実施例３を説
明するための図である。
明するための図である。
１ 基材 ２ 半導体素子 ３ 下面金属パターン ４ スルーホール ６ 半田ボール ７ 半田部 ８ 上面開口部 ９ 半田レジスト １０ 受け部材 １１ 半田クリーム １２ 下面開口部 １３ 球状半田 １４ 充填半田
Claims (4)
- 【請求項１】 上面および下面にそれぞれ導電パターン
を形成する基板において、上面および下面の導電部に通
じるスルーホールが形成され、該スルーホールに充填さ
れ前記上面および下面を導通するとともに該スルーホー
ル上に半田ボールを形成した半田部を設けたことを特徴
とする基板。 - 【請求項２】 基板の上面と下面の導通に際して、上面
および下面の導電部に通じるスルーホールを形成し、該
スルーホールに導電材を介して導通させた基板の製造方
法において、（１）前記スルーホールの半田クリーム充
填時における下面側に受け部材をあて、（２）充填側か
ら半田クリームを当該スルーホールに注入して充填せし
めるとともに当該充填側に高く盛り上げ、（３）該半田
クリームをリフローすることにより、前記スルーホール
に充填され前記上面および下面を導通するとともに前記
スルーホール上に半田ボールを形成した半田部を製造す
ることを特徴とする基板の製造方法。 - 【請求項３】 基板の上面と下面の導通に際して、上面
および下面の導電部に通じるスルーホールを形成し、該
スルーホールに導電材を介して導通させた基板の製造方
法において、（１）前記スルーホールの半田クリーム充
填時における下面側に受け部材をあて、（２）充填側か
ら半田クリームを当該スルーホールに注入して充填せし
め、（３）該半田クリームをリフローし、（４）前記ス
ルーホール上に球状半田を配置し、（５）該球状半田を
リフローし、該球状半田と前記スルーホールに充填され
た充填半田を接合することを特徴とする基板の製造方
法。 - 【請求項４】 前記充填側ではない面の導電パターンが
前記スルーホールを覆い、前記受け部材の代わりとなる
請求項２及び請求項３記載の基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3629195A JPH08213748A (ja) | 1995-01-31 | 1995-01-31 | 基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3629195A JPH08213748A (ja) | 1995-01-31 | 1995-01-31 | 基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213748A true JPH08213748A (ja) | 1996-08-20 |
Family
ID=12465706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3629195A Pending JPH08213748A (ja) | 1995-01-31 | 1995-01-31 | 基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213748A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034443A1 (fr) * | 1997-01-30 | 1998-08-06 | Ibiden Co., Ltd. | Carte imprimee et son procede de production |
| US6518513B1 (en) | 1997-06-06 | 2003-02-11 | Ibiden Co. Ltd. | Single-sided circuit board and method for manufacturing the same |
| KR101156854B1 (ko) * | 2010-05-03 | 2012-06-20 | 삼성전기주식회사 | 반도체 패키지 기판 및 그 제조방법 |
-
1995
- 1995-01-31 JP JP3629195A patent/JPH08213748A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034443A1 (fr) * | 1997-01-30 | 1998-08-06 | Ibiden Co., Ltd. | Carte imprimee et son procede de production |
| US6444924B1 (en) * | 1997-01-30 | 2002-09-03 | Naoto Ishida | Printed wiring board with joining pin and manufacturing method therefor |
| US6518513B1 (en) | 1997-06-06 | 2003-02-11 | Ibiden Co. Ltd. | Single-sided circuit board and method for manufacturing the same |
| US7721427B2 (en) | 1997-06-06 | 2010-05-25 | Ibiden Co., Ltd. | Method for manufacturing single sided substrate |
| KR101156854B1 (ko) * | 2010-05-03 | 2012-06-20 | 삼성전기주식회사 | 반도체 패키지 기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5875102A (en) | Eclipse via in pad structure | |
| US6400018B2 (en) | Via plug adapter | |
| US5706178A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US6514845B1 (en) | Solder ball contact and method | |
| JP2002290022A (ja) | 配線基板およびその製造方法ならびに電子装置 | |
| US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
| JPH08213748A (ja) | 基板およびその製造方法 | |
| JP2003188509A (ja) | プリント配線基板 | |
| JPH01230289A (ja) | 電子回路ユニット | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JPH08228075A (ja) | 基板の製造方法 | |
| JP2827472B2 (ja) | スルーホールプリント配線基板の製造方法 | |
| JP2827965B2 (ja) | ボールグリッドアレイ実装方式 | |
| JP2001148441A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH098424A (ja) | プリント配線板及びその製造方法 | |
| US20040129453A1 (en) | Electronic substrate with direct inner layer component interconnection | |
| JPH03262186A (ja) | 印刷配線基板 | |
| JPH06169171A (ja) | 導体ピンの接合方法 | |
| JPH11251477A (ja) | 半導体パッケージ、半導体装置、およびこれらの製造方法 | |
| JP2799456B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP3323114B2 (ja) | 密着力強化穴を有する表面実装用パッド | |
| JP2000307212A (ja) | 配線基板及びその製造方法 | |
| JPH1022412A (ja) | ボールグリッドアレイ型回路基板 | |
| JP2001053189A (ja) | 配線基板とその製造方法 |