JP2799456B2 - 電子部品搭載用基板及びその製造方法 - Google Patents

電子部品搭載用基板及びその製造方法

Info

Publication number
JP2799456B2
JP2799456B2 JP63289727A JP28972788A JP2799456B2 JP 2799456 B2 JP2799456 B2 JP 2799456B2 JP 63289727 A JP63289727 A JP 63289727A JP 28972788 A JP28972788 A JP 28972788A JP 2799456 B2 JP2799456 B2 JP 2799456B2
Authority
JP
Japan
Prior art keywords
substrate
hole
electronic component
blind
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63289727A
Other languages
English (en)
Other versions
JPH02135792A (ja
Inventor
卓男 杁山
直人 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP63289727A priority Critical patent/JP2799456B2/ja
Publication of JPH02135792A publication Critical patent/JPH02135792A/ja
Application granted granted Critical
Publication of JP2799456B2 publication Critical patent/JP2799456B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子部品を導体ピンと電気的に接続して、
電子部品を他の大型基板等に実装するために使用する電
子部品搭載用基板及びその製造方法に関するものであ
る。
(従来の技術) 導体ピンを外部接続端子とする電子装置は、所謂ピン
グリッドアレイ(P.G.A)として近年多く採用されてい
る一つのパッケージ形態である。
このようなピングリッドアレイとして、従来から提案
されているものとしては、第4図に示したようなものが
ある。すなわち、このピングリッドアレイを構成してい
る基板は、電子部品(50)を搭載するための搭載部を有
する図示上側の基板(10)と、導体ピン(60)が挿入さ
れ端部が上側の基板(10)により塞がれたスルーホール
(以下ブラインドスルーホールと称す)(21)を有した
図示下側の基板(20)とを接着層(30)を介して一体化
したものである。そして、この従来の基板は、上側基板
(10)と下側基板(20)とを接着層(30)によって一体
化した後に、導体ピン(60)が挿入されるべきブライン
ドスルーホール(21)を形成したものである。
以上のような従来の基板においては、次のような問題
を含んでいるものである。
a, ブラインドスルーホール(21)は下側基板を構成し
ている基材に直接形成したものであるから、各ブライン
ドスルーホール(21)による導体ピン(60)の支持はこ
の基材の強度に頼らざるを得ない。従って、この下側基
板が樹脂を材料として構成されるものである場合(これ
が一般的である)には、各導体ピン(60)の支持または
保持力に弱いものとならざるを得ない。
b, 各導体ピン(60)の支持は、基材に形成したブライ
ンドスルーホール(21)にて直接的に行なわれるから、
ブラインドスルーホール(21)内に導体ピン(60)を強
制嵌合した場合、ブラインドスルーホール(21)の周囲
の基材に第4図に示したようなクラックが入ることがあ
り、これが各導体ピン(60)の支持を不確実にする。
c, 第4図に示した従来の基板においては、各ブライン
ドスルーホール(21)に対する配線は下側基板の図示下
面にて行なわれるから、高密度化がしにくい。
本発明者は、以上の実状を鑑みて、上記a〜cを解消
すべく鋭意研究を重ねた結果、各ブラインドスルーホー
ル(21)内にめっき層を積極的に形成することが良い結
果を生むことを新規に知見し、本発明を完成したのであ
る。
(発明が解決しようとする課題) 本発明は以上のような経緯に基づいてなされたもの
で、その解決しようとする課題は、従来の基板における
導体ピン(60)の接続信頼性及び支持信頼性の欠如、及
び高密度対応の欠如である。
そして、第一請求項に係る発明の目的とするところ
は、第二基板(20)に形成され端部が第一基板(10)に
より塞がれたスルーホール(以下ブラインドスルーホー
ルと称す)(21)及び第一基板(10)、第二基板(20)
に形成されたスルーホール(40)内にめっき層(24)を
形成するという簡単な手段によって、各導体ピン(60)
のブラインドスルーホール(21)及びスルーホール(4
0)に対応する接続及び支持の信頼性が高く、しかも高
密度化を達成することのできる電子部品搭載用基板を提
供することにある。また、このような電子部品搭載用基
板を確実に製造することのできる方法を提案すること
が、第二請求項に係る発明の目的である。
(課題を解決するための手段及び作用) 以上の課題を解決するために、各発明が採った手段及
びその作用を、実施例に対応する図面を参照して、以下
に項を分けて説明する。
・第一請求項に係る発明について 第一請求項の採った手段は、 「表面にめっき層を有する凹状の電子部品(50)の搭
載部(11)を形成した第一基板(10)と、 表面に導体パターンを形成するとともに裏面にランド
(22)を形成し、表面を第一基板(10)の裏面に接着層
(30)を介して一体化した第二基板(20)と、 第一基板(10)の搭載部(11)に対応する位置におい
て第二基板(20)に形成され内面にめっき層(24)を有
し導体パターンとランド(22)とを電気的に接続すると
ともに端部が第一基板により塞がれたブラインドスルー
ホール(21)と、 電子部品(50)の搭載部(11)以外の部位において第
一基板(10)及び第二基板(20)を貫通して形成され内
面めっき層を有するスルーホール(40)と、 このスルーホール(40)及び前記端部が前記第一基板
に塞がれたブラインドスルーホール(21)に挿入された
導体ピン(60)とを備えたことを特徴とする電子部品搭
載用基板(100)」 である。
すなわちこの電子部品搭載用基板(100)は、搭載部
(11)を有する第一基板(10)と、ブラインドスルーホ
ール(21)及びランド(22)を有する第二基板(20)と
を、接着層(30)を介して一体化し、スルーホール(2
1)の端部を第一基板(10)により塞いでブラインドス
ルーホール(21)としたものであり、しかも第二基板
(20)に設けた各ブラインドスルーホール(21)内にめ
っき層(24)を積極的に形成したものである。さらに、
この電子部品搭載用基板(100)においては、各ブライ
ンドスルーホール(21)内に設けためっき層(24)によ
って、第二基板(20)の外面側に形成したランド(22)
と、第二基板(20)の内面側に形成した導体パターン
(23)とを電気的に接続したものである。勿論、各ラン
ド(22)と導体パターン(23)とのめっき層(24)によ
る電気的接続は、必要に応じて行なわれるものであり、
選択的に行なわれるものである。
以上のように構成した電子部品搭載用基板(100)に
おいては、第二基板(20)の各ブラインドスルーホール
(21)内にめっき層(24)が形成されているから、各ブ
ラインドスルーホール(21)及びスルーホール(40)内
に導体ピン(60)を強制嵌合した場合、めっき層(24)
によってブラインドスルーホール(21)及びスルーホー
ル(40)の周囲に位置する基材が保護される。すなわ
ち、導体ピン(60)の強制嵌合による力は、まずめっき
層(24)を部分的に変形させる力に変換されるため、ブ
ラインドスルーホール(21)及びスルーホール(40)の
周囲の基材を破壊するには至らないのである。
また、第二基板(20)の各ブラインドスルーホール
(21)内に形成しためっき層(24)は、第二基板(20)
の両側に位置しているランド(22)及び導体パターン
(23)を電気的に接続している。従って、各導体ピン
(60)の導通をとるために、従来では第二基板(20)の
外面(図示下側面)においてしか行なえなかったのであ
るが、第二基板(20)の内面の導体パターン(23)によ
っても各導体ピン(60)間の導通をとることができるの
である。従って、この電子部品搭載用基板(100)にお
いては、その高密度化を十分達成し得るものとなってい
るのである。
・第二請求項に係る発明について 第二請求項に係る発明の採った手段は、 「電子部品(50)の搭載部(11)を有する第一基板
(10)と、外部接続部となる導体ピン(60)が挿入され
めっき層(24)を有するブラインドスルーホール(21)
及びこれに対応するランドを有する第二基板(20)とを
一体化した電子部品搭載用基板を、次の各工程によって
製造するようにした方法。
(イ)スルーホール(21)となる穴を開けた基材に対し
てめっきを施し、このめっきを所定の導体パターン(2
3)とした第二基板(20)に対して、前記穴内のめっき
にさらにめっきを施すことによりめっき層(24)を形成
する工程; (ロ)以上のように構成した第二基板(20)に対して、
電子部品(50)の搭載部(11)を形成した第一基板(1
0)を接着層(30)を介して一体化し、第二基板(20)
のスルーホール(21)の端部を第一基板(10)により塞
いでブラインドスルーホール(21)とする工程; (ハ)その後、前記第一及び第二基板(10),(20)を
貫通する所定のスルーホール(40)を形成する工程」 である。
すなわち、この製造方法は、最終的には第一請求項に
係る電子部品搭載用基板(100)を製造する具体的手段
であるが、その基本的特徴は、接着層(30)を介して第
一基板(10)に一体化される第二基板(20)に対して、
まずブラインドスルーホール(21)内にめっき層(24)
を予め形成しておくことである。このめっき層(24)の
形成は、一般的に行なわれている方法を採用すればよい
ものであり、従来からある設備等をそのまま利用できる
ものである。
この第二基板(20)の各ブラインドスルーホール(2
1)に対するめっき層(24)の形成に際しては、第二基
板(20)の外側になる各ランド(22)及び第二基板(2
0)の内側になる導体パターン(23)に対して、選択的
に導通がとれるようにすればよいものである。また、第
一基板(10)の搭載部(11)に搭載した電子部品(50)
と導体ピン(60)とを直接的に接続するために、第一基
板(10)と第二基板(20)とを接着層(30)を介して一
体化し、第二基板(20)のスルーホール(21)の端部を
第一基板(10)により塞いでブラインドスルーホール
(21)とした後に、第一基板(10)及び第二基板(20)
を貫通するスルーホール(40)を形成するのである。こ
のスルーホール(40)内にもめっき層を形成するとよ
い。
以上の製造方法によって、第一請求項に係る電子部品
搭載用基板(100)が確実かつ容易に製造されるのであ
る。
(実施例) 次に、各発明を図面に示した実施例に従って説明する
が、第一請求項に係る電子部品搭載用基板(100)は、
第二請求項に係る製造方法を採用した結果形成されるも
のであるから、以下の実施例においては、第二請求項に
係る製造方法を中心にして説明していく。
実施例1 第2図は、本発明に係る製造方法を具体的に実施した
場合についての第一実施例を示すものであり、特に第二
基板(20)を中心にして説明するものである。
まず、に示した両面銅張板に対して、のようにス
ルーホール(21)となるべき穴開けをした後に、このス
ルーホール(21)となるべき穴内が完全にめっきされる
ように両面銅張板に対してめっきを行なう()。この
ように銅張板に対して形成しためっきに対して、に示
すように、ランド(22)や導体パターン(23)となるべ
きパターン形成を常法により形成し、に示すように、
スルーホール(21)の周囲に位置するめっきのみが露出
するようにマスク形成を行なう。なお、この場合、図示
上側のマスクは所謂ソルダーレジストであり、図示下側
のマスクはドライフィルムである。
そして、にて示すように、スルーホール(21)の周
囲に位置するめっきに対して、ニッケル−金めっきを施
すことにより、全体としてめっき層(24)となるように
するのである。その後、にて示すように、図示下側の
ドライフィルムのみを剥離して第二基板(20)とし、
にて示すように、この第二基板(20)を予め裏面(内面
となる側の面)にのみ導体パターンを形成した第一基板
(10)に対して、接着層(30)を介して一体化し、スル
ーホール(21)の端部を第一基板(10)により塞いでブ
ラインドスルーホール(21)とするのである。この場合
に使用する接着層(30)としては、ノンフロータイプの
ものがよい。
この第二基板(20)と一体化された第一基板(10)に
対しては、搭載部(11)となるべき開口を形成するとと
もに、第一基板(10)及び第二基板(20)を貫通してス
ルーホール(40)となるべき穴を形成する。その後に、
に示すように第一基板(10)及び第二基板(20)の全
面に銅等による化学めっきあるいは電気めっきを施す。
このように形成しためっきに対してエッチングを施すこ
とにより、第一基板(10)及び第二基板(20)の表面に
に示すようなパターン形成を施すのであるが、ブライ
ンドスルーホール(21)においては既に形成されている
ニッケル−金めっき等、すなわちめっき層(24)がエッ
チングレジストとなるから、ブラインドスルーホール
(21)以外の所望の部分はドライフィルム等を使用して
エッチングレジストとする。
その後に、に示すように、所定のソルダーレジスト
印刷を施すとともにブラインドスルーホール(21)をマ
スクして、全体にニッケル−金めっきを施す。ブライン
ドスルーホール(21)をマスクするのは一般にドライフ
ィルムでよく、またこのようにマスクをするのはブライ
ンドスルーホール(21)内のめっき層(24)に不必要な
めっきがされないようにするためである。
最後に、に示すように、ソルダーレジストやドライ
フィルムを除去して、所望の電子部品搭載用基板(10
0)を得た。
実施例2 第3図には第二実施例である製造方法が順に示してあ
るが、この第二実施例においては、上記第一実施例と共
通する部分が多いため、以下の説明においては要点だけ
を示す。
この第二実施例においては、にて示すように、第二
基板(20)となるべき基材の図示上側にのみ導体パター
ン(23)を形成するのである。そして、にて示すよう
に、スルーホール(21)の上下にてランドとなるべき部
分を除いてマスクするが、この場合図示上側はソルダー
レジストを印刷し、また下側はドライフィルムを用いて
行なった。その後、各スルーホール(21)内にニッケル
−金めっきを施してめっき層(24)とし()、下側の
ドライフィルムのみを剥離する()。
以下は、実施例1と同様にすることにより、第3図の
にて示すような所望の電子部品搭載用基板(100)を
得た。
(発明の効果) 以上詳述した通り、第一請求項に係る発明において
は、 「表面にめっき層を有する凹状の電子部品(50)の搭
載部(11)を形成した第一基板(10)と、表面に導体パ
ターンを形成するとともに裏面にランド(22)を形成
し、表面を第一基板(10)の裏面に接着層(30)を介し
て一体化した第二基板と、第一基板(10)の搭載部(1
1)に対応する位置において第二基板(20)に形成され
た内面にめっき層(24)を有し導体パターンとランド
(22)とを電気的に接続するとともに端部が前記第一基
板に塞がれたブラインドスルーホール(21)と、電子部
品(50)の搭載部(11)以外の部位において第一基板
(10)及び第二基板(20)を貫通して形成され内面にめ
っき層を有するスルーホール(40)と、このスルーホー
ル(40)及び端部が前記第一基板(10)に塞がれたブラ
インドスルーホール(21)に挿入された導体ピン(60)
とを備えたこと」にその特徴があり、これにより、各ブ
ラインドスルーホール(21)がこれに形成しためっき層
(24)によって導体ピン(60)の支持あるいは保持をす
るのに十分な強度を有するものとすることができる電子
部品搭載用基板(100)を提供することができるのであ
る。また、この電子部品搭載用基板(100)によれば、
各ブラインドスルーホール(21)のめっき層(24)を通
して第二基板(20)のランド(22)や導体パターン(2
3)等を電気的に接続することができ、これにより高密
度実装のできる電子部品搭載用基板(100)とすること
ができたのである。
また、第二請求項に係る製造方法によれば、上記のよ
うな効果を有する電子部品搭載用基板(100)を、容易
かつ確実に製造することができるのである。
【図面の簡単な説明】
第1図は第一請求項に係る電子部品搭載用基板を使用し
て構成した電子装置の部分拡大断面図、第2図は第二請
求項に係る電子部品搭載用基板の製造方法の一実施例を
工程順に示す部分断面図、第3図は他の製造方法の実施
例を工程順に示す部分断面図、第4図は従来の電子装置
を示す部分拡大断面図である。 符号の説明 100……電子部品搭載用基板、10……第一基板、11……
搭載部、12……導体パターン、20……第二基板、21……
ブラインドスルーホール、22……ランド、23……導体パ
ターン、24……めっき層、30……接着層、40……スルー
ホール、50……電子部品、60……導体ピン。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】表面にめっき層を有する凹状の電子部品の
    搭載部を形成した第一基板と、表面に導体パターンを形
    成するとともに裏面にランドを形成し、表面を前記第一
    基板の裏面に接着層を介して一体化した第二基板と、 前記第一基板の搭載部に対応する位置において前記第二
    基板に形成された内面にめっき層を有し前記導体パター
    ンとランドとを電気的に接続するとともに端部が前記第
    一基板に塞がれたブラインドスルーホールと、 前記電子部品の搭載部以外の部位において前記第一及び
    第二基板を貫通して形成され内面にめっき層を有するス
    ルーホールと、 このスルーホール及び前記端部が前記第一基板に塞がれ
    たブラインドスルーホールに挿入された導体ピンとを備
    えたことを特徴とする電子部品搭載用基板。
  2. 【請求項2】電子部品の搭載部を有する第一基板と、外
    部接続部となる導体ピンが挿入されめっき層を有し端部
    が前記第一基板に塞がれたブラインドスルーホール及び
    これに対応するランドを有する第二基板とを一体化した
    電子部品搭載用基板を、次の各工程によって製造するよ
    うにした方法。 (イ)スルーホールとなる穴を開けた基材に対してめっ
    きを施し、このめっきを所定の導体パターンとした第二
    基板に対して、前記穴内のめっきにさらにめっきを施す
    ことによりめっき層を形成する工程; (ロ)以上のように構成した第二基板に対して、電子部
    品の搭載部を形成した第一基板を接着層を介して一体化
    し、前記第二基板のスルーホールの端部を塞ぐ工程; (ハ)その後、前記第一及び第二基板を貫通する所定の
    スルーホールを形成する工程。
JP63289727A 1988-11-16 1988-11-16 電子部品搭載用基板及びその製造方法 Expired - Lifetime JP2799456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63289727A JP2799456B2 (ja) 1988-11-16 1988-11-16 電子部品搭載用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63289727A JP2799456B2 (ja) 1988-11-16 1988-11-16 電子部品搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH02135792A JPH02135792A (ja) 1990-05-24
JP2799456B2 true JP2799456B2 (ja) 1998-09-17

Family

ID=17746974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63289727A Expired - Lifetime JP2799456B2 (ja) 1988-11-16 1988-11-16 電子部品搭載用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2799456B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182593A (ja) * 1983-03-31 1984-10-17 日本メクトロン株式会社 プリント配線基板とフレキシブルプリント配線板との接続構造
JPH07120842B2 (ja) * 1987-04-02 1995-12-20 イビデン株式会社 表面実装部品用パツケ−ジ

Also Published As

Publication number Publication date
JPH02135792A (ja) 1990-05-24

Similar Documents

Publication Publication Date Title
US5071359A (en) Array connector
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US5914534A (en) Three-dimensional multi-layer molded electronic device and method for manufacturing same
JP3775970B2 (ja) 電子部品実装用基板の製造方法
JPH11238959A (ja) 回路板
JP2799456B2 (ja) 電子部品搭載用基板及びその製造方法
JPH0268988A (ja) 表面実装プリント配線板
JPH10126025A (ja) プリント配線板のスルーホール構造
JP2001308484A (ja) 回路基板及びその製造方法
JPH01145891A (ja) ハンダバンプ付き回路基板の製造方法
JP2841045B2 (ja) プリント基板等の導電基板とlsi等の多接点部品との接合方法
JP2000036644A (ja) 両面フレキシブルプリント基板
KR100230657B1 (ko) 반도체패키지의 제조방법
JPH11126951A (ja) 印刷回路基板およびその製造方法
JPH11145607A (ja) 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板
JPH0491494A (ja) スルーホールプリント配線基板の製造方法
JPH08228075A (ja) 基板の製造方法
JPH0143877Y2 (ja)
JPH08213748A (ja) 基板およびその製造方法
JPS5814626Y2 (ja) 多層プリント板
JPH08186357A (ja) プリント配線板及びその製造方法
JPH06169171A (ja) 導体ピンの接合方法
JP2818904B2 (ja) 電子部品搭載用基板
JPH11145597A (ja) 絶縁基板及びその製造方法
JP3323114B2 (ja) 密着力強化穴を有する表面実装用パッド

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11