JPH1022412A - ボールグリッドアレイ型回路基板 - Google Patents

ボールグリッドアレイ型回路基板

Info

Publication number
JPH1022412A
JPH1022412A JP17632796A JP17632796A JPH1022412A JP H1022412 A JPH1022412 A JP H1022412A JP 17632796 A JP17632796 A JP 17632796A JP 17632796 A JP17632796 A JP 17632796A JP H1022412 A JPH1022412 A JP H1022412A
Authority
JP
Japan
Prior art keywords
circuit board
solder
grid array
layer
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17632796A
Other languages
English (en)
Other versions
JP2817715B2 (ja
Inventor
Yasushi Nakao
八州志 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8176327A priority Critical patent/JP2817715B2/ja
Publication of JPH1022412A publication Critical patent/JPH1022412A/ja
Application granted granted Critical
Publication of JP2817715B2 publication Critical patent/JP2817715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Abstract

(57)【要約】 【課題】 導電層とマザーボードとの間の接続抵抗を低
減する。 【解決手段】 電子部品が実装され,この電子部品と接
続された導電層を内部に有するベース基板と、このベー
ス基板の導電層に接続されると共に当該ベース基板のマ
ザーボードとの対向面側に配設されるソルダーボールと
を備え、プリント配線が付されたマザーボードに接続さ
れるボールグリッドアレイ型回路基板において、ベース
基板に,対向面側から導電層まで導通するソルダーボー
ルの径にほぼ等しい導通穴を設けると共に、この導通穴
を介してソルダーボールを導電層に直接接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ボールグリッドア
レイ型回路基板に係り、特に、多層構造を有するボール
グリッドアレイ型回路基板に関する。
【0002】
【従来の技術】従来のボールグリッドアレイ型回路基板
50について、図6乃至図8に基づいて説明する。図6
は従来のボールグリッドアレイ型回路基板50の一部切
り欠いた正面図を示し、図7は平面図を示す。
【0003】ボールグリッドアレイ型回路基板50は、
半導体チップ53,SMT部品54等の電子部品を実装
したベース基板52と、複数のソルダーボール56より
主に構成されており、プリント配線基板で構成されたマ
ザーボード60に接続される。
【0004】ベース基板52のマザーボード60との対
向面側には、ボール搭載パッド58が装備されており、
はんだ59を介して均一にソルダーボール56が接続さ
れている。また、ベース基板52の反対面(図7におけ
る上面)には、半導体チップ53、SMT部品54等の
電子部品が実装されており、任意の電気回路が構成され
ている。
【0005】また、ベース基板52は、複数の導電層を
有しており、内側となる層に電源層55とグランド層
(図示略)とを備えている。この電源層55と接続され
る所定のソルダーボール56は、導電性のスルーホール
57とボール搭載パット58とを介して、電源層又はグ
ランド層55に接続されている。その他のソルダーボー
ル56も同様にスルーホール57及びボール搭載パッド
58を介在し任意の回路を備える層に接続される。
【0006】マザーボード60は、所定の位置に銅パッ
ド61が設けられており、この銅パッド61を介してボ
ールグリッドアレイ型回路基板50のソルダーボール5
6が接続される。マザーボード60上の対応するボール
グリッドアレイ型回路基板50とマザーボード60は、
ソルダーボール56を介在し、電気信号や電源(又はグ
ランド)を相互に供給しており、システムとして上位階
層の電気回路を構成している。
【0007】マザーボード60とボールグリッドアレイ
型回路基板50の接続動作を図8に基づいて説明する。
前述したマザーボード60上の銅パッド61に、あらか
じめはんだメッキやクリームはんだ印刷等によりはんだ
59を供給しておく(図8(A))。そして、マザーボ
ード60の銅パッド61の位置に、ボールグリッドアレ
イ型回路基板50のソルダーボール56を搭載し(図8
(B))、リフロー等により銅パッド61上のはんだ5
9を溶解することにより、マザーボード60にボールグ
リッドアレイ型回路基板50を接続する(図8
(C))。これにより両者を電気的に接続することが可
能となる。
【0008】
【発明が解決しようとする課題】ここで、電源・グラン
ド層との接続は、電気的特性を向上するため、他の電気
信号より接続抵抗を小さくする必要がある。
【0009】しかしながら、上記従来例は、電源・グラ
ンド層55とボール搭載パッド56とがφ0.1mm程
度の小径のスルーホール57で接続されており、このた
め、両者間の接続抵抗が大きくなっていた。
【0010】さらに上記従来例は、ボールグリッドアレ
イ型回路基板50のソルダーボール56がすべて均一の
大きさであるため、ボールグリッドアレイ型回路基板5
0とマザーボード60との間の電源・グランド信号と他
の電気信号の接続抵抗が同等となっていた。
【0011】
【発明の目的】本発明は、上記従来例の有する不都合を
改善し、ボールグリッドアレイ型回路基板の導電層,特
に,電源・グランド層とマザーボードとの間の接続抵抗
を低減して電気的特性を向上させることを、その目的と
する。
【0012】
【課題を解決するための手段】請求項1記載の発明は、
電子部品が実装され,この電子部品と接続された導電層
を内部に有するベース基板と、このベース基板の導電層
に接続されると共に当該ベース基板のマザーボードとの
対向面側に配設されるソルダーボールとを備え、プリン
ト配線が付されたマザーボードに接続されるボールグリ
ッドアレイ型回路基板において、ベース基板に,対向面
側から導電層まで導通するソルダーボールの径にほぼ等
しい導通穴を設けると共に、この導通穴を介してソルダ
ーボールを導電層に直接接続するという構成を有してい
る。
【0013】この構成では、ボールグリッドアレイ型回
路基板をマザーボードに接続する場合には、マザーボー
ドに対してソルダーボールが所定の位置に合わせられる
と共にこのソルダーボールをはんだ等を用いて接続す
る。
【0014】これにより、マザーボードの配線基板とベ
ース基板に実装された電子部品とが電気的に接続され、
マザーボード側からベース基板の導電層側に,或いはそ
の逆方向にソルダーボールを介して直接電流が流れ、又
は信号が伝達されるようになっている。
【0015】請求項2記載の発明は、請求項1記載の発
明と同様の構成を有すると共に、ベース基板の導電層が
電源層であるという構成を採っている。
【0016】かかる構成では、請求項1記載の発明と同
様の動作が行われると共に、マザーボードからソルダー
ボールを介して直接導電層に電源用の電流が流され、又
は電源用信号が伝達される。
【0017】請求項3記載の発明は、請求項1記載の発
明と同様の構成を有すると共に、ベース基板の導電層が
グランド層であるという構成を採っている。
【0018】かかる構成では、請求項1記載の発明と同
様の動作が行われると共に、導電層側からソルダーボー
ルを介して直接マザーボード側に電流が流され、又はグ
ランド用信号が伝達される。
【0019】請求項4記載の発明は、請求項1記載の発
明と同様の構成を有すると共に、ベース基板に複数の導
電層が形成されると共にこれらの導電層の一つが電源層
又はグランド層であり、この電源層又はグランド層に接
続されるソルダーボールの大きさを、他の導電層に接続
されるソルダーボールより大きくするという構成を採っ
ている。
【0020】かかる構成では、請求項1記載の発明と同
様の動作が行われると共に、大きいソルダーボールを介
してマザーボードから直接導電層に,又は導電層からマ
ザーボードに電源用の電流が流され、又は信号が伝達さ
れる。また同様に、マザーボード側からベース基板の導
電層側に,或いはその逆方向に通常の大きさのソルダー
ボールを介して直接電流が流れ,又は信号が伝達される
ようになっている。
【0021】請求項5記載の発明は、請求項4記載の発
明と同様の構成を有すると共に、ソルダーボールにマザ
ーボードとの接続用のパッドを装備し、このパッドをソ
ルダーボールに対応する大きさとするという構成を採っ
ている。
【0022】かかる構成では、請求項4記載の発明と同
様の動作が行われると共に、接続用のパッドを介してソ
ルダーボールを電流が流れ,又は信号が伝達されるよう
になっている。
【0023】
【発明の実施の形態】本発明の第1実施形態について図
面を参照して詳細に説明する。図1は本発明の第1実施
形態を一部切り欠いた正面図を示し、図2は平面図を示
す。
【0024】この第1実施形態は、プリント配線が付さ
れたマザーボード20に接続されるボールグリッドアレ
イ型回路基板10を示している。このボールグリッドア
レイ型回路基板10は、電子部品が実装され,この電子
部品と接続された導電層を内部に有するベース基板1
と、このベース基板1の導電層に接続されると共に当該
ベース基板1のマザーボード20との対向面側に配設さ
れる複数のソルダーボールとしての信号用ソルダーボー
ル6及び電源・グランド用ソルダーボール6Aを備えて
いる。
【0025】各部を詳説すると、まず、ベース基板1
は、マザーボード20と対向しない面側に(以下、上面
とする)、半導体チップ3、SMT部品4等の電子部品
が実装されている。そして、この上面と、マザーボード
20との対向面(以下、下面とする)とには、それぞれ
導電性材料からなる任意の回路が形成されており(図示
略)、各電子部品が所望の状態で接続されている。
【0026】さらに、ベース基板1の内側には、周囲を
絶縁性の素材に囲まれて導電層としての電源・グランド
層5が形成されている。この電源・グランド層5は、そ
れぞれ電源層とグランド層とが互いに絶縁部材により仕
切られて同一平面上に形成されている。そして、前述し
た各電子部品とは、スルーホール等の手法で接続されて
いる(図示略)。
【0027】ベース基板1の下面には、ボール搭載パッ
ド8を介して無数の信号用ソルダーボール6(図1中で
は、二つを残して図示略)がはんだ9により装備されて
おり、これら各信号用ソルダーボール6は、ベース基板
1の下面の回路又はスルーホール等を介して各電子部品
と接続されている。また、信号用ソルダーボール6は、
当該信号用ソルダーボール6に対応する大きさの導線性
且つ円形のパッド7を介して、マザーボード20に形成
されたプリント基板上の所定の位置に、はんだ9により
接続されている。これにより、マザーボード20からの
信号が各電子部品に伝達されるようになっている。
【0028】また、ベース基板1は、その下面側の表面
を切り欠かれて、電源・グランド層5まで通じる電源・
グランド用ソルダーボール6Aにほぼ等しい径の導通穴
1aが形成されており、これにより、マザーボード20
側に電源・グランド層5が露出された状態となり、この
電源・グランド層5の露出部分に、はんだ9により直
接,電源・グランド用ソルダーボール6Aが接続されて
いる。この電源・グランド用ソルダーボール6Aは、信
号用ソルダーボール6よりもその寸法が大きく、このた
め、信号用ソルダーボール6に比べて電気抵抗が小さく
なっている。
【0029】そして、この電源・グランド用ソルダーボ
ール6Aは、当該電源・グランド用ソルダーボール6A
に対応して充分な大きさの導線性且つ円形のパッド7A
を介して、マザーボード20に形成されたプリント基板
上の所定の位置に、はんだ9により接続されている。こ
れにより、マザーボード20からベース基板1へ,又は
ベース基板1からマザーボード20への通電が行われ
る。
【0030】ここで、この電源・グランド用ソルダーボ
ール6Aは、その大きさをマザーボード20から電源・
グランド層5までの間隔により設定しても良い。即ち、
マザーボード20からベース基板1の下面までの間隔に
対してマザーボード20から電源・グランド層5までの
間隔が大きいため、その分、電源・グランド用ソルダー
ボール6Aは信号用ソルダーボール6よりも大きくする
ことができる。このとき、前述の貫通穴1aは、電源・
グランド用ソルダーボール6Aの大きさに合わせて電源
・グランド用ソルダーボール6Aが内部に入り込める大
きさで形成する必要がある。これらにより、各ソルダー
ボール6,6Aについて、マザーボード20との接続側
となる下端部を一様に揃えることが可能となり、マザー
ボード20との接続をより確実なものとすることができ
る。
【0031】ボールグリッドアレイ型回路基板20は、
マザーボード1上に実装されると、この両者間は、電気
信号については信号用ソルダーボール6を介し、電源・
グランド信号は、電源・グランド用ソルダーボール5を
介し、電気信号や電源・グランド信号を相互に供給する
形態となっており、システムとして上位階層の電気回路
を構成している。
【0032】次に、ボールグリッドアレイ型回路基板1
0とマザーボード20との接続動作について図3により
説明する。
【0033】まず、マザーボード20に予め装着された
各ソルダーボール6,6Aが接続される円形のパッド
7,7Aに予めはんだ9を供給しておく(図3
(A))。マザーボード1上の各パッド7,7A上に、
ボールグリッドアレイ型回路基板10の各ソルダーボー
ル6,6Aを搭載し(図3(B))、リフロー等により
パッド7,7A上の各はんだ9を溶解することにより、
マザーボード20にボールグリッドアレイ型回路基板1
0を接続する(図3(C))。これにより両者を電気的
に接続することが可能となる。
【0034】上記第1の実施形態によれば、ベース基板
1の電源・グランド層5に直接電源・グランド用ソルダ
ーボール6Aを接続することにより、従来のように、ス
ルーホールにより接続する場合と比較して、電源・グラ
ンド層5と電源・グランド用ソルダーボールあ6A間の
接続抵抗を0とすることができ、これにより、ボールグ
リッドアレイ型回路基板の電気的特性を向上させること
が可能となる。
【0035】また、接続抵抗により、熱が生じる等の不
都合を排除することができ、装置の保守性を向上させる
ことが可能となる。
【0036】また、電源・グランド層5に接続する電源
・グランド用ソルダーボール6Aを他の信号用ソルダー
ボール6よりも大きくすることにより、ボールグリッド
アレイ型回路基板10とマザーボード20との間の電源
・グランド信号を他の電気信号の接続抵抗より小さくす
ることができ、マザーボード20にボールグリッドアレ
イ型回路基板10を実装した場合の電気的特性を向上さ
せることが可能となる。
【0037】さらに、マザーボード20との接続用のパ
ッド7Aを電源・グランド用ソルダーボール6Aに対応
する大きさとすることにより、他のパッド7を装備した
信号用ソルダーボール6と比較して、上記電源・グラン
ド用ソルダーボール6Aの場合の方が、ソルダーボール
6Aとマザーボード20との間の電源・グランド信号を
他の電気信号の接続抵抗より小さくすることができ、マ
ザーボード20にボールグリッドアレイ型回路基板10
を実装した場合の電気的特性をより向上させることが可
能となる。
【0038】本発明の第2の実施形態を図4に示す。か
かる第2の実施形態については、第1の実施形態と同一
部分については同符号を使用し、重複する説明は省略す
るものとする。
【0039】この第2実施形態は、ベース基板1Aの内
層に電源層5Aとグランド層5Bとを個別に設けたボー
ルグリッドアレイ型回路基板10Aを示している。
【0040】電源層5Aには、ベース基板1Aの下面側
から当該電源層5Aまで切り欠かれた導通穴1cにより
露出した部分に直接,電源用ソルダーボール6Cが接続
されており、グランド層5Bには、ベース基板1Aの下
面側から当該グランド層5Bまで切り欠かれた導通穴1
bにより露出した部分に直接,グランド用ソルダーボー
ル6Bが接続されている。
【0041】各ソルダーボール6B,6Cは、それぞれ
マザーボード20から電源層5A及びグランド層5Bま
での距離に応じて、他の信号用ソルダーボール6よりも
その寸法が大きなものが使用されている。また、各ソル
ダーボール6B,6Cは、円形且つ導電性のパッド7
B,7Cを介して、マザーボード20と接続されてお
り、これらパッド7B,7Cは、各ソルダーボール6
B,6Cに対応した大きさとなっている。
【0042】以上の構成により、この第2の実施形態
は、前述した第1の実施形態とほぼ同一の効果を得るこ
とが可能である。
【0043】本発明の第3の実施形態を図5に示す。か
かる第3の実施形態については、第1の実施形態と同一
部分については同符号を使用し、重複する説明は省略す
るものとする。
【0044】この第3の実施形態では、ボールグリッド
アレイ型回路基板10Bのベース基板1の両面に電子部
品を搭載したボールグリッドアレイ型回路基板10Cを
示しており、ベース基板1のソルダーボール6,6Aが
装着される面と同一面側にも、半導体チップ3及びSM
T部品4を実装している。
【0045】以上の構成により、この第3の実施形態
は、前述した第1の実施形態とほぼ同一の効果を得るこ
とが可能である。
【0046】
【実施例】本発明の実施例をより具体的に説明する。こ
の実施例は、前述した第1の実施形態のボールグリッド
アレイ型回路基板10と同様の構成からなり、本実施例
も図1乃至図3に基づいて、同符号を使用して説明す
る。
【0047】ボールグリッドアレイ型回路基板は、ベー
ス基板1、半導体チップ3、SMT部品4、電源・グラ
ンド用ソルダーボール6A、信号用ソルダーボール6よ
り構成されている。またベース基板1のマザーボード2
0と相対する面のボール搭載バッド8上にはんだ9によ
り電源・グランド用ソルダーボール6A、信号用ソルダ
ーボール6が接続され、各ソルダーボール6,6Aが接
続された反対面に半導体チップ3、SMT部品4が実装
されており、任意の電気回路が構成されている。
【0048】ボールグリッドアレイ型回路基板10のベ
ース基板1は、一般的にはセラミック基板やガラスエポ
キシ基板等が使用され、ソルダーボール6,6Aには共
晶はんだが使用される。また、このベース基板1は、厚
みが約1.0mm程度であり、内部に電源層又はグラン
ド層5、もしくは両層を有する多層構造となっている。
【0049】また、この層と接続する必要のある任意の
電源・グランド用ソルダーボール6Aの実装位置には、
ベース基板1の表面層を切り欠き、内部の電源層又はグ
ランド層5を露出した電源・グランド用ソルダーボール
6Aが搭載可能な大きさを持つ切り欠き窓である導通穴
1Aを有している。電源・グランド用ソルダーボール6
Aは、ベース基板1の導通穴1Aにより露出した電源層
又はグランド層5に実装され、はんだ付けされることに
より、電源層又はグランド層5に直接接続されることに
なる。このため、電源層又はグランド層5と電源・グラ
ンド用ソルダーボール6A間の接続抵抗は0となる。
【0050】その他の信号用ソルダーボール6は、ベー
ス基板1の20〜30μmの厚みのボール搭載パッド8
を介在し任意の電気信号に接続される。信号用ソルダー
ボール6の大きさは一般的には500μm程度となる。
ベース基板1の表面層から、内層の電源層又はグランド
層5までの距離は一般の200μm程度であるため、電
源・グランド用ソルダーボール6Aは、ベース基板2の
実装位置の差から、信号用ソルダーボール6より200
μm大きくすることが可能となる。このため電源・グラ
ンド用ソルダーボール5の大きさは、約700μm程度
となる。
【0051】マザーボード20は、プリント配線基板で
構成されているが、これは絶縁基材の表面に接着剤層を
介して金属箔を積層し、金属箔の不要部分をエッチング
により除去することにより任意の電気回路パターンを形
成したものである。絶縁基材としては、一般的にはガラ
スエポキシ材やポリミイド系の基材が使用され、金属箔
としては銅箔が使用されている。
【0052】さらに、マザーボード20の表面には、ボ
ールグリッドアレイ型回路基板10の電源・グランド用
ソルダーボール6Aが接続される任意の位置に当該電源
・グランド用ソルダーボール6Aが接続可能な大きさの
円形の銅製のパッド7Aを有している。この銅製のパッ
ト7Aは、大きさがφ0.5〜0.6mm程度、厚みが
20〜30μm程度であり、電気信号用の銅パターンが
接続されている。
【0053】上記構成からなるボールグリッドアレイ型
回路基板10は、マザーボード20上に実装されること
になるが、この両者間の接続は、電気信号は信号用ソル
ダーボール6を介在し、電源・グランド信号は、電源・
グランド用ソルダーボール6Aを介在し、電気信号や電
源・グランド信号を相互に供給する形態となっており、
システムとして上位階層の電気回路を構成している。
【0054】マザーボード20とボールグリッドアレイ
型回路基板10の接続は、一般的にははんだ付けにより
行われるが、この工程を図3に示す。マザーボード20
上の銅パッド7,7Aに、あらかじめはんだメッキやク
リームはんだ印刷等により100〜200μm程度の厚
さのはんだ9を供給しておく(図3(A))。マザーボ
ード20の銅パッド7,7Aの位置に、ボールグリッド
アレイ型回路基板の電源・グランド用ソルダーボール6
A及び信号用ソルダーボール6を搭載し(図3
(B))、リフロー等により銅パッド10上のはんだ9
を溶解することにより、マサーボード20にボールグリ
ッドアレイ型回路基板10を接続する(図3(C))。
【0055】これにより両者を電気的に接続することが
可能となる。この場合、電源・グランド用ソルダーボー
ル6Aの直径は、信号用ソルダーボール6の直径の約
1.5倍となるが、はんだ接続により円柱形状となって
いるため、両者の接続抵抗はソルダーボールの断面積に
反比例することになり電源・グランド信号の接続抵抗は
電気信号に比較し、約40%接続抵抗を低減することが
可能となる。
【0056】
【発明の効果】本発明は、ベース基板の導電層に直接ソ
ルダーボールを接続することにより、従来のように、ス
ルーホールにより接続する場合と比較して、電源層又は
グランド層とソルダーボール間の接続抵抗を0とするこ
とができ、これにより、ボールグリッドアレイ型回路基
板の電気的特性を向上させることが可能となる。また、
接続抵抗により、熱が生じる等の不都合を排除すること
ができ、装置の保守性を向上させることが可能となる。
【0057】上述のソルダーボールを直接接続する手法
は、特に、他の信号用のソルダーボールの場合よりも、
より電流が流れる電源層と接続されたソルダーボール及
びグランド層に接続されたソルダーボールに適用すると
より有効である。
【0058】また、電源層又はグランド層に接続するソ
ルダーボールを他の信号用のソルダーボールよりも大き
くすることにより、ボールグリッドアレイ型回路基板と
マザーボードとの間の電源信号又はグランド信号を他の
電気信号の接続抵抗より小さくすることができ、マザー
ボードにボールグリッドアレイ型回路基板を実装した場
合の電気的特性を向上することが可能となる。
【0059】また、マザーボードとの接続用のパッドを
ソルダーボールに対応する大きさとすることにより、他
のソルダーボールとを比較して、上記電源層又はグラン
ド層と接続されたソルダーボールの場合の方が、ソルダ
ーボールとマザーボードとの間の電源信号又はグランド
信号を他の電気信号の接続抵抗より小さくすることがで
き、マザーボードにボールグリッドアレイ型回路基板を
実装した場合の電気的特性をより向上することが可能と
なる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す一部切り欠いた
正面図である。
【図2】本発明の第1の実施形態の平面図である。
【図3】本発明のボールグリッドアレイ型回路基板をマ
ザーボードに接続する動作を示す説明図であり、図3
(A)から図3(C)の順に進行する。
【図4】本発明の第2の実施形態を示す一部切り欠いた
正面図である。
【図5】本発明の第3の実施形態を示す一部切り欠いた
正面図である。
【図6】従来例を示す一部切り欠いた正面図である。
【図7】従来例の平面図である。
【図8】従来のボールグリッドアレイ型回路基板をマザ
ーボードに接続する動作を示す説明図であり、図8
(A)から図8(C)の順に進行する。
【符号の説明】
1,1A ベース基板 1a,1b,1c 導通穴 3 半導体チップ(電子部品) 4 SMT部品(電子部品) 5 電源・グランド層(電源層及びグランド層,即ち導
電層) 6,6A,6B,6C ソルダーボール 7 パッド(マザーボードとの接続用パッド) 9 はんだ 10,10A,10B ボールグリッドアレイ型回路基
板 20 マザーボード

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 電子部品が実装され,この電子部品と接
    続された導電層を内部に有するベース基板と、このベー
    ス基板の導電層に接続されると共に当該ベース基板の前
    記マザーボードとの対向面側に配設されるソルダーボー
    ルとを備え、プリント配線が付されたマザーボードに接
    続されるボールグリッドアレイ型回路基板において、 前記ベース基板に,前記対向面側から前記導電層まで導
    通する前記ソルダーボールの径にほぼ等しい導通穴を設
    けると共に、この導通穴を介して前記ソルダーボールを
    前記導電層に直接接続することを特徴とするボールグリ
    ッドアレイ型回路基板。
  2. 【請求項2】 前記ベース基板の導電層が電源層である
    ことを特徴とする請求項1記載のボールグリッドアレイ
    型回路基板。
  3. 【請求項3】 前記ベース基板の導電層がグランド層で
    あることを特徴とする請求項1記載のボールグリッドア
    レイ型回路基板。
  4. 【請求項4】 前記ベース基板に複数の導電層が形成さ
    れると共にこれらの導電層の一つが電源層又はグランド
    層であり、 この電源層又はグランド層に接続されるソルダーボール
    の大きさを、他の導電層に接続されるソルダーボールよ
    り大きくしたことを特徴とする請求項1記載のボールグ
    リッドアレイ型回路基板。
  5. 【請求項5】 前記ソルダーボールに前記マザーボード
    との接続用のパッドを装備し、このパッドを前記ソルダ
    ーボールに対応する大きさとすることを特徴とする請求
    項4記載のボールグリッドアレイ型回路基板。
JP8176327A 1996-07-05 1996-07-05 ボールグリッドアレイ型回路基板 Expired - Fee Related JP2817715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8176327A JP2817715B2 (ja) 1996-07-05 1996-07-05 ボールグリッドアレイ型回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8176327A JP2817715B2 (ja) 1996-07-05 1996-07-05 ボールグリッドアレイ型回路基板

Publications (2)

Publication Number Publication Date
JPH1022412A true JPH1022412A (ja) 1998-01-23
JP2817715B2 JP2817715B2 (ja) 1998-10-30

Family

ID=16011656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8176327A Expired - Fee Related JP2817715B2 (ja) 1996-07-05 1996-07-05 ボールグリッドアレイ型回路基板

Country Status (1)

Country Link
JP (1) JP2817715B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168131A (ja) * 1999-12-03 2001-06-22 Motorola Inc 薄型相互接続構造
US6471525B1 (en) * 2000-08-24 2002-10-29 High Connection Density, Inc. Shielded carrier for land grid array connectors and a process for fabricating same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088358A (ja) * 1994-06-20 1996-01-12 Toshiba Corp 半導体装置
JPH08139225A (ja) * 1994-11-11 1996-05-31 Hitachi Chem Co Ltd 半導体パッケージおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088358A (ja) * 1994-06-20 1996-01-12 Toshiba Corp 半導体装置
JPH08139225A (ja) * 1994-11-11 1996-05-31 Hitachi Chem Co Ltd 半導体パッケージおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168131A (ja) * 1999-12-03 2001-06-22 Motorola Inc 薄型相互接続構造
JP4545917B2 (ja) * 1999-12-03 2010-09-15 フリースケール セミコンダクター インコーポレイテッド 電子回路モジュールの薄型相互接続構造及び接続方法
US6471525B1 (en) * 2000-08-24 2002-10-29 High Connection Density, Inc. Shielded carrier for land grid array connectors and a process for fabricating same
CN1327570C (zh) * 2000-08-24 2007-07-18 高度连接密度公司 一种承座格距阵列连接器用的屏蔽载台及其制造方法

Also Published As

Publication number Publication date
JP2817715B2 (ja) 1998-10-30

Similar Documents

Publication Publication Date Title
US5819401A (en) Metal constrained circuit board side to side interconnection technique
JP2003197809A (ja) 半導体装置用パッケージ及びその製造方法並びに半導体装置
JP2000165007A (ja) プリント配線板、電子部品及び電子部品の実装方法
US6101098A (en) Structure and method for mounting an electric part
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JP2003188509A (ja) プリント配線基板
JP2642922B2 (ja) プリント配線基板
JPH01230289A (ja) 電子回路ユニット
JP3246959B2 (ja) バンプを備えた回路基板及びその製造法
JP3424685B2 (ja) 電子回路装置とその製造方法
JP2827965B2 (ja) ボールグリッドアレイ実装方式
JPH11163489A (ja) 電子部品の実装構造
JP3593249B2 (ja) 変換モジュール
JP2006041238A (ja) 配線基板及び配線基板の製造方法
JP2580607B2 (ja) 回路基板及び回路基板の製造方法
JP2002016330A (ja) 部品実装用基板およびその製造方法
JPH08315877A (ja) 表面実装型コネクタの実装方法
JP3936079B2 (ja) 変換モジュール
JP3510475B2 (ja) 変換モジュール
JP2002016334A (ja) プリント配線板およびその製造方法
JPH05259221A (ja) 電子部品搭載装置
JPH07211814A (ja) 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法
JP3404275B2 (ja) 複数基板からなるモジュール及びその製造方法
JPH03255691A (ja) プリント配線板
JPH01101689A (ja) 電子部品実装用プリント配線板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070821

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100821

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees