JP3936079B2 - 変換モジュール - Google Patents

変換モジュール Download PDF

Info

Publication number
JP3936079B2
JP3936079B2 JP20544598A JP20544598A JP3936079B2 JP 3936079 B2 JP3936079 B2 JP 3936079B2 JP 20544598 A JP20544598 A JP 20544598A JP 20544598 A JP20544598 A JP 20544598A JP 3936079 B2 JP3936079 B2 JP 3936079B2
Authority
JP
Japan
Prior art keywords
plated
pin
hole
board
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20544598A
Other languages
English (en)
Other versions
JP2000040568A (ja
Inventor
邦男 長屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP20544598A priority Critical patent/JP3936079B2/ja
Publication of JP2000040568A publication Critical patent/JP2000040568A/ja
Application granted granted Critical
Publication of JP3936079B2 publication Critical patent/JP3936079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Connecting Device With Holders (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、変換モジュールに関するものである。
【0002】
【従来の技術】
パーソナルコンピュータ内のマザーボードには、CPU(中央処理装置)としての機能を有する半導体パッケージがソケットを介して搭載されている。このような半導体パッケージとしては、現在のところ、片側面に多数のI/Oピンが立設されたPGA(ピングリッドアレイ)タイプが主流を占めている。
【0003】
ところで、パーソナルコンピュータのユーザーは、処理の高速化を目的としたアップグレードを望む場合がある。この場合、ソケットから既存の半導体パッケージを取り外し、より高機能な半導体パッケージを新たに搭載することが必要になる。その際、高機能な半導体パッケージを複数基板からなる変換モジュールに装着したうえでマザーボードのソケットに間接的に実装することがよいと提唱されている。
【0004】
従来の変換モジュールとしては、ソケット基板及び変換基板をその主要な構成要素としたものが提案されている。変換基板(例えば両面板)には複数のめっきスルーホールが設けられており、それらの下面側開口部には外部接続用ピンの基端部が挿入されている。なお、これらの外部接続用ピンはマザーボードのソケットに対して嵌脱される。ソケット基板は複数のI/Oピンを備えている。これらのI/Oピンは、ソケット基板の裏面側において前記複数のめっきスルーホールに対応した箇所に突設されている。各I/Oピンは各めっきスルーホールに挿入されかつはんだ付けされ、これによりソケット基板側と変換基板側との電気的な導通が図られる。また、ソケット基板のI/Oピンは自身の上端面に挿通穴を持つソケット状ピンであるため、そこには半導体パッケージのI/Oピンが嵌合される。従って、このような変換モジュールを用れば、半導体パッケージをマザーボード側に適合させることができ、そのパッケージ本来の性能が発揮されやすくなると考えられている。
【0005】
【発明が解決しようとする課題】
ところで、最近ではより大幅なアップグレードのための変換モジュール構造として、めっきスルーホール群によって包囲される領域に半導体パッケージ等の信号変換素子を実装し、同素子により信号変換を行わせるものが提案されるに至っている。しかしながら、このような構造を採用した場合、特定のI/Oピンについて入替接続を行う必要が生じる。即ち、当該特定のI/Oピンについては、対応するめっきスルーホールを介して外部接続用ピンに直接導通させずに、いったん信号変換素子の入力側に接続してその出力側から変換信号を得るためである。上記のような入替接続を実現する手段としては、特定のI/Oピンと信号変換素子の入力側とを、例えばリード線を介して用いて電気的に接続するという方法が考えられる。
【0006】
ところが、リード線を用いたこの手法では、一連の煩雑な作業(所定長さに切断、絶縁被覆の剥離、予備はんだ付け、位置決め及びはんだ付け)が要求され、作業性に劣るものとなる。特に、半導体パッケージのファイン化・多ピン化が進むと、位置決め作業自体も困難になることが予想され、さらに接続信頼性の低下にもつながることが予想される。
【0007】
また、変換基板自体を多層化するという手法や、変換基板にビルドアップ層を形成するという手法によって入替接続を実現しようとすると、高コスト化を招くという問題がある。従って、低コスト化に対する要求に応じるためには、両面板のように極力単純な構造の変換基板を使用すべきと考えられている。
【0008】
本発明は上記の課題を解決するためなされたものであり、その目的は、比較的簡単にかつ高コスト化を伴うことなく入替接続を行うことができる構造を持ち、しかも接続信頼性に優れた変換モジュールを提供することにある。
【0009】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、信号変換等の素子を有しかつ複数のめっきスルーホールが設けられた変換基板に、前記複数のめっきスルーホールに対応した箇所にI/Oピンが突設された半導体パッケージ装着用ソケット基板が搭載され、前記めっきスルーホールに前記I/Oピンを挿入することにより両基板同士が電気的に接続されている変換モジュールにおいて、前記複数のめっきスルーホールのうちの少なくとも一部のものは、本来導通に関与しない非導通めっきスルーホールであり、前記非導通めっきスルーホールの一端側に挿入されているI/Oピンと入替接続を要する特定のI/Oピンとが、前記両基板間に配置された子基板の導体パターンを介して電気的に接続され、かつ前記非導通めっきスルーホールの他端側と前記信号変換等の素子の入力側とが、前記非導通めっきスルーホールとは別の位置にある導体部分を介して電気的に接続され、前記非導通めっきスルーホールは前記変換基板内の複数箇所に存在するとともに、それらのうち前記入替接続を要する特定のI/Oピンに最も近いものが、前記子基板の導体パターンに電気的に接続されていることを特徴とする変換モジュールをその要旨とする。
【0010】
請求項2に記載の発明は、請求項1において、前記子基板はサブトラクティブ法によって形成された導体パターンを絶縁基材の片側面に有する片面板であって、前記導体パターンは前記特定のI/Oピンとの接続のための一次側パッドと、前記非導通めっきスルーホールに対応したI/Oピンとの接続のための二次側パッドとをその両端に備え、前記絶縁基材において前記二次側パッドがある領域には、前記非導通めっきスルーホールに対応したI/Oピンを反対面側に貫通させる貫通部が形成されているとした。
【0011】
請求項3に記載の発明は、信号変換等の素子を有しかつ複数のめっきスルーホールが設けられた変換基板に、前記複数のめっきスルーホールに対応した箇所にI/Oピンが突設された半導体パッケージ装着用ソケット基板が搭載され、前記めっきスルーホールに前記I/Oピンを挿入することにより両基板同士が電気的に接続されている変換モジュールにおいて、前記複数のめっきスルーホールのうちの少なくとも一部のものは、本来導通に関与しない非導通めっきスルーホールであり、前記非導通めっきスルーホールの一端側に挿入されているI/Oピンと入替接続を要する特定のI/Oピンとが、前記両基板間に配置された子基板の導体パターンを介して電気的に接続され、かつ前記非導通めっきスルーホールの他端側と前記信号変換等の素子の入力側とが、前記非導通めっきスルーホールとは別の位置にある導体部分を介して電気的に接続され、前記子基板はサブトラクティブ法によって形成された導体パターンを絶縁基材の片側面に有する片面板であって、前記導体パターンは前記特定のI/Oピンとの接続のための一次側パッドと、前記非導通めっきスルーホールに対応したI/Oピンとの接続のための二次側パッドとをその両端に備え、前記絶縁基材において前記二次側パッドがある領域には、前記非導通めっきスルーホールに対応したI/Oピンを反対面側に貫通させる貫通部が形成されているとした。
【0012】
以下、本発明の「作用」を説明する。
変換モジュールに用いられる変換基板におけるめっきスルーホールの大部分のものは、ソケット基板側のI/Oピンとの導通に関与するめっきスルーホールである。その反面、現状においては、めっきスルーホールの一部分のものは、本来導通に関与していないもの(即ち、非導通めっきスルーホール)として形成されている。本発明者らは、変換基板内にこのような2種のめっきスルーホールが存在するという事実に着目して、下記の発明を想到するに至ったのである。
【0013】
即ち、請求項1に記載の発明によると、子基板の導体パターン並びに変換基板の非導通めっきスルーホール及び導体部分を介して、入替接続を要する特定のI/O端子と信号変換等の素子の入力側とが電気的に接続される。その結果、特定のI/O端子についての入替接続が行われる。子基板にはあらかじめ導体パターンが形成されているため、例えばリード線を用いた場合とは異なり、所定長さに切断したり絶縁被覆を剥離する等、面倒な作業が不要となる。以上のことから本発明によると、入替接続を比較的簡単に行うことができ、しかも接続信頼性に優れたものとなる。
【0014】
また、変換基板が両面板等のような単純な構造のもので足りることとなり、多層板やビルドアップ層に頼って入替接続を行う必要がなくなる。よって、高コスト化が確実に回避される。
【0015】
さらに、子基板側と変換基板側との電気的な接続を例えばはんだ付けで行う場合でも、子基板の端縁部分と変換基板の表面とがなす段差を覆うようにはんだを付着させる必要がない。このため、子基板の厚さ如何にかかわらずはんだ付けを容易かつ確実に行うことができ、製造容易化及び接続信頼化を図ることができる。
【0016】
加えて、非導通めっきスルーホールのうち入替接続を要する特定のI/Oピンに最も近いものを選択すれば、子基板の導体パターンが比較的短くてよくなる。従って、ソケット基板側と変換基板側とをより短い距離で結ぶことができ、このことは変換モジュールの高速化や高性能化に確実に貢献する。また、子基板自体も小さく形成すれば足りるため、子基板をソケット基板と変換基板との間に配置する際の困難性が小さくなり、製造容易化を図ることができる。
【0017】
請求項2,3に記載の発明によると、非導通めっきスルーホールに対応したI/Oピンは、二次側パッドがある領域に設けられた貫通部を貫通して、絶縁基材の反対面側に到ることができる。従って、当該I/Oピンの先端は非導通めっきスルーホールに挿入されることができ、これをもって子基板の導体パターンの二次側パッドと非導通めっきスルーホールとが電気的に接続される。ゆえに、子基板と変換基板との電気的な接続を行うにあたって、上述のごとく段差を覆うようなはんだ付けを行う必要がない。また、子基板はサブトラクティブ法によって形成された導体パターンを絶縁基材の片側面に有する片面板であるため、廉価であって比較的簡単に製造されることができる。よって、これを用いたとしても特に高コスト化にはつながらない。
【0018】
【発明の実施の形態】
[第1の実施形態]
以下、本発明を具体化した一実施形態のPGA用変換モジュール1を図1〜図5に基づき詳細に説明する。
【0019】
図1,図4に示されるように、この実施形態の変換モジュール1は、PGA2を信号変換を行なったうえでマザーボードMBに搭載するための装置である。変換モジュール1は複数の基板、即ち変換基板3及びソケット基板4をその主要な構成要素としている。
【0020】
変換基板3は、矩形状をしたリジッドな両面板である。同変換基板3は、多数(本実施形態では321個)のめっきスルーホール5を略ロ字状に配置してなるめっきスルーホール群を備えている。図3に示されるように、各めっきスルーホール5は一定のピッチで千鳥状に配置されている。図4に示されるように、各々のめっきスルーホール5の下面側開口部には、外部接続用ピン6の基端部が挿入されている。このピン6ははんだ付けにより接合されていてもよい。
【0021】
ところで、本実施形態の変換基板3において多数存在するめっきスルーホール5の大部分のものは、ソケット基板4側のI/Oピン24との導通に関与するめっきスルーホール(導通めっきスルーホールと呼ぶ。)になっている。かかる導通めっきスルーホール5のうちの1つは、後に行う説明の便宜上、5Aを付すことで他のものと区別されている。一方、多数存在するめっきスルーホール5のうち一部分のもの(本実施形態では4つ)は、本来導通に関与していない、いわば非導通めっきスルーホール5Bになっている。ここでは、非導通めっきスルーホール5Bのうちの3つが基板中央領域に位置し、残りの1つが基板外周領域に位置している。図3に示されるように、非導通めっきスルーホール5Bのうちの1つは、前記導通めっきスルーホール5Aのすぐ隣に存在している。
【0022】
変換基板3の上面側においてめっきスルーホール群によって包囲される略正方形状の領域には、1つのダイパッド7とそれを取り囲む複数のパッド8とが形成されている。ダイパッド7上には、信号変換等の素子としての信号変換用QFP(クアッドフラットパッケージ)9が表面実装されている。QFP9の各リードは、各パッド8に対して導電性材料であるはんだS1 を用いて接合されている。なお、複数あるパッド8のうちの1つは、入替接続用の入力側パッド8aとして割り当てられ、別の1つは入替接続用の出力側パッド8bとして割り当てられている。
【0023】
変換基板3の上面側においてスルーホール群により包囲されていない領域には、電子部品接続用のパッド10が形成されている。かかるパッド10にはDIP(デュアルインラインパッケージ)11が表面実装されている。変換基板3の下面側にも電子部品接続用パッド12が形成されていて、そこにはチップ抵抗13が表面実装されている。これらの電子部品11,13も、各パッド10,12に対していずれもはんだS1 を用いて接合されている。
【0024】
図4に示されるように、この変換基板3はミニバイアホール14を備えている。この変換基板3では、複数のミニバイアホール14が変換基板3における中央領域に形成されている。ここでミニバイアホール14とは、ピン挿通及び表裏の導通を目的とした通常のめっきスルーホール5よりも小径(数10μmφ)であって、表裏の導通のみを目的とするものを指す。変換基板3の上下面を貫通するミニバイアホール14の上端には、上記の入力側パッド8a及び出力側パッド8bがそれぞれ電気的に接続されている。
【0025】
入力側パッド8aに対応して設けられているミニバイアホール14の下端部は、変換基板3の下面に形成された導体パターン15の一端につながれている。そして、その導体パターン15の他端は、前記導通めっきスルーホール5Aの下面側開口部のランド5Abにつながれている。従って、QFP9の入力側と前記ランド5Abとは電気的に接続されており、その様子は図1,図4の破線矢印A2 により概略的に示されている。
【0026】
出力側パッド8bに対応して設けられているミニバイアホール(図示略)の下端部は、変換基板3の下面に形成された図示しない導体パターンの一端につながれている。そして、その導体パターンの他端は、非導通めっきスルーホール5Bの下面側開口部のランド5Bbにつながれている。従って、QFP9の出力側と前記ランド5Bbとは電気的に接続されており、その様子は図1の破線矢印A1 により概略的に示されている。
【0027】
もっとも、変換基板3の下面側には、その他に図示しない導体パターンがいくつか形成されている。かかる導体パターンは、めっきスルーホール5のランド5b及び電子部品13のためのパッド12の相互間を電気的に接続している。変換基板3の上面側にも、図示しない同様の導体パターンがいくつか形成されている。かかる導体パターンは、めっきスルーホール5のランド5b、QFP9のパッド8及び電子部品11のためのパッド10の相互間を電気的に接続している。
【0028】
次に、ソケット基板4の構成について説明する。図1,図4,図5に示されるように、ソケット基板4を構成する絶縁基材21は正方形状かつ枠状をしていて、その外形の大きさは被搭載物であるPGA2の大きさにほぼ等しい。絶縁基材21は正方形状の中央孔22を備えている。このような中央孔22を設けた理由は、QFP9の収容スペースを確保するため、及びQFP9の発する熱を効率よく放散するためである。従って、前記中央孔22は、QFP9に対応する位置において当該QFP9よりも若干大きめに形成されることがよい。
【0029】
中央孔22の周囲には、断面円形状であってその中央孔22よりも遙かに小径のピン挿通孔23が多数かつ千鳥状に形成されている。各ピン挿通孔23にはソケット状I/Oピン24がそれぞれ挿通されている。ソケット状I/Oピン24の数は、本実施形態では321個である。同I/Oピン24の下端部は、絶縁基材21の裏面側(下面側)から突出している。各ソケット状I/Oピン24には、軸線方向に沿って延びる挿通穴25が形成されている。この挿通穴25にはPGA2側のI/Oピン26が挿抜可能である。即ち、同ソケット基板4はPGA2が着脱可能な構造を表面側(上面側)に有している。
【0030】
このソケット基板4は、入替接続を要する特定のソケット状I/Oピン24Aを1つ備えている。前記特定のソケット状I/Oピン24Aは、導通めっきスルーホール5Aに対応する位置に設けられている(図5の二重白丸を参照)。
【0031】
また、このソケット基板4の場合、4つの非導通めっきスルーホール5Bに対応する位置に、それぞれソケット状I/Oピン24Bが形成されている(図5の一重黒丸を参照)。残りのソケット状I/Oピン24、即ち導通めっきスルーホール24に対応する位置にあるものは、図5では一重白丸で表わされている。
【0032】
I/Oピン24の小径部は、導通めっきスルーホール5の上面側開口部に挿入されかつはんだ付けされている。I/Oピン24Bの小径部は、非導通めっきスルーホール5Bの上面側開口部に挿入されかつはんだ付けされている。
【0033】
特定のI/Oピン24Aの小径部は、他のI/Oピン24,24Bの小径部に比べていくぶん短く形成されている。従って、入替接続を要しない他のI/Oピン24,24Bをめっきスルーホール5,5Bの上面側開口部に挿入した場合でも、特定のI/Oピン24Aについては、導通めっきスルーホール5Aの上面側開口部に挿入されることがない。このとき、特定のI/Oピン24Aは、導通めっきスルーホール5Aの上面側開口部のランド5Aaから離間した状態となる。即ち、変換基板3と特定のI/Oピン24Aとの間には、後述する子基板31を挿入しうる隙間ができる。
【0034】
前記特定のI/Oピン24Aは、例えば入替接続を要しないI/Oピン24の小径部を所定長さだけ切断することで得ることができる。
図1に示されるように、マザーボードMBにはあらかじめソケット30がはんだ付けによって脱着不能に固定されており、変換モジュール1はこのソケット30の上面側に搭載された状態で使用される。このとき、外部接続用ピン6は、ソケット30の有するソケット状ピン31の挿通穴に挿通される。なお、部品交換を行う際の便宜を図るため、当該接続部位にははんだ付けがなされない。
【0035】
本実施形態の変換モジュール1は、変換基板3及びソケット基板4に加えて、さらに子基板32をその構成要素としている。以下、その子基板32の構造について説明する。
【0036】
図2等に示されるように、本実施形態の子基板32は、絶縁基材37の片側面に導体パターン38を備える、いわゆる両面板である。前記導体パターン38は、従来公知のサブトラクティブ法によって形成されたものであることがよい。ここで使用されている絶縁基材37は長方形状かつリジッドなものであって、0.8mmの厚さを有している。
【0037】
導体パターン38は絶縁基材37の長手方向に沿って延びるように形成されている。導体パターン38の一端には一次側パッド39が形成され、他端には二次側パッド36が形成されている。両パッド36,39はともに円形状である。はんだ付け部分の接続信頼性の向上という観点からすると、これらのパッド36,39は極力大きく形成されることがよい。また、絶縁基材37において二次側パッド36の中心部には、貫通部としての断面円形状の貫通孔35が形成されている。この貫通孔35は、非導通めっきスルーホール5Bに対応するI/Oピン24Bの先端を反対面側に貫通させる役割を果たす。なお、このような子基板32は、1枚の板材から、いわゆる多数個どりで作製されることが好ましい。
【0038】
図3に示されるように、導体パターン38を備える子基板32は、両基板3,4間に配置された状態で使用される。その際、子基板32のパターン形成面はソケット基板4側に向けられる。子基板32のパターン形成面を変換基板3側に向けた場合、ある程度のスペースを設けないと、導体パターン38等がランド5a,5Aa,5Baと接触してショートすることがありうるからである。両基板3,4間に配置された子基板32は、I/Oピン24の外周面に対して当接することにより、自身の面方向へ位置ずれ不能な状態に保持される。この場合、位置決めの確実化という観点からすると、子基板32は複数本のI/Oピン24に対して当接する(または当接可能)であることがよい。本実施形態では、図3に示されるように、子基板32が4本のI/Oピン24に対して当接する構成となっている。
【0039】
このような位置決め状態においては、図4に示されるように一次側パッド39は、ちょうど前記特定のI/Oピン24Aの真下、かつ導通めっきスルーホール5Aの真上の位置をとる。このとき、I/Oピン24Aの先端は一次側パッド39上に載置された状態となる。一方、二次側パッド36の貫通孔35には、I/Oピン24Bが挿通可能な状態となる。
【0040】
そして、一次側パッド39と特定のI/Oピン24Aの先端、二次側パッド36とI/Oピン24Bの周面、非導通スルーホール5Bのランド5BaとI/Oピン24Bの先端が、それぞれはんだS1 を用いて接合される。
【0041】
次に、この変換モジュール1を製造する方法の一例を紹介する。
まず、変換基板3、ソケット基板4及び子基板32をあらかじめ作製しておく。変換基板3は、例えばガラスエポキシ製絶縁基材の両面に銅箔を貼着してなる銅箔積層板を出発材料とし、サブトラクティブ法等のような従来公知のパターン形成を行うことで得ることができる。それにより、絶縁基材にはめっきスルーホール5,5A,5B、ミニバイアホール14、ダイパッド7、パッド8,8a,8b等が形成される。ガラスエポキシに代えて、ガラスポリイミド製の銅張積層板を選択してもよい。ソケット基板4は、枠状の絶縁基材21にピン挿通孔23を透設した後、それらに対してソケット状I/Oピン24,24Bを挿入することで得ることができる。そして、ソケット状I/Oピン24のうち特定のものの小径部を所定長さだけ切断し、特定のソケット状I/Oピン24Aとする。切断はピンの挿入を行う前になされてもよい。子基板32は、例えばガラスエポキシ製絶縁基材の片面に銅箔を貼着してなる銅箔積層板を出発材料として、サブトラクティブ法により作製される。多数個どりの場合には、多数個どり用ボードを分割して、必要な数だけ子基板32を得ればよい。
【0042】
続く第1のピン立て工程では、変換基板3の各めっきスルーホール5,5A,5Bの下面側開口部に対し、外部接続用ピン6の基端部をプレスで圧入する。
続くはんだ印刷工程では、スクリーン印刷の手法によって、変換基板3の上面側に位置するめっきスルーホール5のランド5aにクリームはんだを印刷する。変換基板3の上面側は、外部接続用ピン6が突出している下面側とは異なりフラットなため、印刷に適しているからである。クリームはんだの印刷は、スクリーン印刷以外の手法によってなされてもよい。前記クリームはんだとしては、例えば共晶はんだ(Pb:Sn=37:63,融点183℃)の粉末をベヒクルに分散させてなるもの等が使用される。このとき、QFP9を包囲する各パッド8,8a,8bや非導通めっきスルーホール5Bのランド5Baにも、クリームはんだが印刷される。
【0043】
続く第2のピン立て工程では、あらかじめ変換基板3上に子基板32を位置決めして配置した後、さらにその変換基板3上にソケット基板4を搭載する。そして、導通めっきスルーホール5の上面側開口部に対して各ソケット状I/Oピン24の先端部を挿通させるとともに、非導通めっきスルーホール5Bの上面側開口部に対してソケット状I/Oピン24Bの先端部を挿通させる。なお、ダイパッド7上にはQFP9を固定する。
【0044】
続くリフロー工程では、ソケット基板4を搭載した変換基板3をリフロー炉内にセットした後、クリームはんだが融点する温度付近まで炉内の温度を上昇させ、はんだS1 を溶融させる。溶融したはんだS1 が冷えて硬化すると、ソケット状I/Oピン24が導通めっきスルーホール5に接合される。同様にして、ソケット状I/Oピン24Bが非導通めっきスルーホール5Bに接合され、かつQFP9の各リードが各パッド8,8a,8bに接合される。
【0045】
続く個別はんだ付け工程では、一次側パッド39と特定のI/Oピン24Aの先端とをはんだ付けし、かつ二次側パッド36とI/Oピン24Bの周面とをはんだ付けする。その際、同時に電子部品11,13を対応するそれぞれのパッド10,12に対してはんだ付けする。
【0046】
以上のようにして所望の変換モジュール1を完成させた後、その変換モジュール1にPGA2を搭載し、さらにそれをマザーボードMBのソケット30に搭載する。この場合、特定のI/Oピン24Aを流れるPGA2の信号は、一次側パッド39、導体パターン38、二次側パッド36及びのI/Oピン24Bというルートを経て、まず非導通めっきスルーホール5Bの上面側開口部に到る。そして、前記信号は非導通めっきスルーホール5Bの下面側開口部に流れるとともに、さらにランド5Bb、導体パターン15、ミニバイアホール14及び入力側パッド8aというルートを経て、QFP9に入力される。そこで変換された信号は、さらにQFP9から出力された後、出力側パッド8b、図示しないミニバイアホール、図示しない導体パターン、導通めっきスルーホール5Aのランド5Ab、外部接続用ピン6及びソケット状ピン31というルートを経て、マザーボードMB側に供給される。即ち、特定のI/Oピン24Aは、対応する導通めっきスルーホール5Aを介して外部接続用ピン6に直接導通されるのではなく、同外部接続用ピン6に間接的に導通された状態となる。
【0047】
このように前記特定のI/Oピン24Aについて入替接続を行なうと、主としてQFP9によって信号変換が図られ、PGA2本来の機能を充分に発揮させることができる。
【0048】
従って、本実施形態によれば以下のような効果を得ることができる。
(1)この変換モジュール1では、上記のような子基板32を両基板3,4間に配置することにより入替接続を行っている。子基板32にはあらかじめ導体パターン38が形成されているため、例えばリード線を用いた場合とは異なり、所定長さに切断したり絶縁被覆を剥離する等、面倒な作業が不要となる。また、リジッドな子基板32は、リード線とは異なり定型的であるので、I/Oピン24に当接させることで位置ずれ不能に保持可能である。このため、位置決め自体が極めて容易になる。以上のことから、本実施形態によると入替接続を比較的簡単に行うことができ、その製造にあたって作業性の向上を図ることができる。
【0049】
(2)本実施形態では位置決め状態ではんだ付けがなされるため、導体同士を確実に接合することができ、接続信頼性に優れたものとすることができる。
(3)本実施形態の変換モジュール1では、変換基板3が両面板という単純な構造のもので足りることとなり、多層板やビルドアップ層に頼って入替接続を行う必要がなくなる。よって、入替接続を行うに際しても、高コスト化を確実に回避することができる。
【0050】
(4)また、本実施形態の変換モジュール1では、子基板32側と変換基板3側との電気的な接続を図るに際して、子基板32の端縁部分と変換基板3の表面とがなす段差を覆うようにはんだ付けを行う必要がない。このため、子基板32の厚さ如何にかかわらず、はんだ付けを容易かつ確実に行うことができる。従って、製造容易化及び接続信頼化を図ることができる。
【0051】
(5)この変換モジュール1では、4つ存在する非導通めっきスルーホール5Bのうち、入替接続を要する特定のI/Oピン24Aに最も近いもの1つに対し、I/Oピン24Bが挿入されかつはんだ付けされている。よって、子基板32の導体パターン38が比較的短いものでよくなる。従って、ソケット基板4側と変換基板3側とをより短い距離で結ぶことができる。このことは変換モジュール1の高速化や高性能化にも確実に貢献する。また、子基板32自体も小さく形成すれば足りるため、子基板32をソケット基板4と変換基板3との間に配置する際の困難性が小さくなり、製造容易化を図ることができる。
【0052】
(6)この変換モジュール1の子基板32は、サブトラクティブ法によって形成された導体パターン38を絶縁基材37の片側面に有する片面板であるため、廉価であって比較的製造が簡単である。よって、これを用いたとしても特に高コスト化にはつながらない。
【0053】
(7)本実施形態では、入替接続を要する特定のI/Oピン24Aが、他のI/Oピン24,24Bに比べて短く形成されている。ゆえに、両基板3,4間に子基板32を配置した場合、特定のI/Oピン24Aの先端は、導体パターン38の一次側パッド39上に載置した状態で位置決めされる。従って、両者24A,39を簡単にかつ確実に接続することができる。
【0054】
(8)本実施形態において使用している子基板32は、変換基板3やソケット基板4に比べて面積が格段に小さい。しかも、かかる子基板32は、多数個どりによって1枚の板材から多量に得ることができる。以上のことも高コスト化の防止に貢献している。なお、本実施形態のように子基板32を長方形状にしておけば、多数個どりを実施する際に好都合となる。
[第2の実施形態]
次に、本発明を具体化した実施形態2の変換モジュール41を図6〜図8に基づいて説明する。ここでは実施形態1と相違する点を主に述べ、共通する点については同一部材番号を付すのみとしてその説明を省略する。
【0055】
本実施形態の変換モジュール1では、図7,図8に示されるように子基板33の絶縁基材37において一次側パッド39の中心部に、貫通部としての断面円形状の貫通孔34が形成されている。この貫通孔34は、導通めっきスルーホール5Aに対応する特定のI/Oピン24Aの先端を反対面側に貫通させる役割を果たす。
【0056】
また、変換基板3の導通めっきスルーホール5Aの上面側開口部は、図6に示されるように当該部分のめっき層G1 とともに凹状に除去されている。このようなすり鉢状除去部44は、例えばざぐり加工によって形成することができる。また、導通めっきスルーホール5Aと特定のI/Oピン24Aとの間には、図7,図8に示されるように、可撓性を有する絶縁体としての樹脂製フィルム43が介在されている。
【0057】
この樹脂製フィルム43は矩形状かつ数十μm厚であって、特定のI/Oピン24Aを包囲する7〜8本のI/Oピン24間に挿入される程度の小さなものである(図8参照)。より具体的にいうと、本実施形態では樹脂製フィルム43としてPI(ポリイミド)フィルムが使用されている。これに代えて、例えばエポキシフィルム等を使用してもかまわない。また、樹脂製フィルム43は、変換基板3に対してあらかじめ接着剤等により固定されていてもよいほか、接着剤等を何ら使用することなくフリーの状態で配置されていてもよい。樹脂製フィルム43は、長めに形成された特定のI/Oピン24Aの先端によって下方に押圧されている。その結果、樹脂製フィルム43は撓み、すり鉢状除去部44の内壁面にほぼ追従した状態となっている。
【0058】
従って、本実施形態によれば、前記第1の実施形態における上記(1)〜(8)に記載の効果に加えて、以下のような効果を得ることができる。
(9)変換基板3にソケット基板4を搭載した場合、入替接続を要しないI/Oピン24については、対応する導通めっきスルーホール5の銅めっき層G1 と接触し、同めっきスルーホール5と直接的に導通する。I/Oピン24Bについても、対応する非導通めっきスルーホール5Bの銅めっき層G1 と接触し、同めっきスルーホール5Bと直接的に導通する。一方、入替接続を要する特定のI/Oピン24Aに対応する導通めっきスルーホール5Aについては、上記のもの5,5Bとは異なり、その上面側開口部がすり鉢状に除去されている。従って、当該特定のI/Oピン24Aは、他のI/Oピン24,24Bと同じ長さであるにもかかわらず、導通めっきスルーホール5Aの銅めっき層G1 と接触することがない。よって、前記特定のI/Oピン24Aは対応する導通めっきスルーホール5Aと直接的には導通せず、それによるショートが回避されている。このため、特定のI/Oピン24Aの長さをあえて短く変更する必要がなく、全て同じ長さのI/Oピン24,24A,24Bを用いれば足りるものとなる。このことは入替接続を簡単に行ううえで有利に働く。
【0059】
(10)本実施形態の変換モジュール41では、すり鉢状除去部44を有する導通めっきスルーホール5Aと特定のI/Oピン24Aとの間に、樹脂製フィルム43を介在させている。この樹脂製フィルム43の介在によって、導通めっきスルーホール5Aから特定のI/Oピン24Aが隔てられるため、直接導通に起因するショートがより確実に回避される。これにより装置の信頼性も向上する。また、直接導通を回避するために、安全を見越してすり鉢状除去部44の加工深さを必要以上に深く設定する必要もなくなる。従って、すり鉢状除去部44が最小限の加工深さで足りるようになり、それによって変換基板3の製造がより簡単になる。さらに、PIフィルム等のような樹脂製フィルム43は可撓性を有しているため、特定のI/Oピン24Aの先端によって押圧されても破れることはなく、撓んですり鉢状除去部44の内壁面に追従することができる。
【0060】
(11)本実施形態において使用している樹脂製フィルム43は、子基板33と同程度の面積であり、変換基板3やソケット基板4に比べて面積が格段に小さい。このことは高コスト化の防止に寄与している。
[第3の実施形態]
次に、本発明を具体化した実施形態3の変換モジュール51を図9に基づいて説明する。ここでは実施形態1と相違する点を主に述べ、共通する点については同一部材番号を付すのみとしてその説明を省略する。
【0061】
図9に示されるように、この変換基板3において特定のI/Oピン24Aに対応する箇所には、導通めっきスルーホール5Aの代わりに、単なるピン挿入孔52が形成されている。このピン挿入孔52は、内部に銅めっき層G1 を持たない点で、実施形態1の導通めっきスルーホール5Aと構造的に相違する。勿論、同ピン挿入孔52は、図9における導通めっきスルーホール5や非導通めっきスルーホール5Bとも構造的に相違する。
【0062】
このピン挿入孔52の上側開口縁には上面側ランド5Aaが存在し、下側開口縁には下面側ランド5Abが存在している。これらのランド5Aa,5Bbは同面積かつ円形状である。ピン挿入孔52内には銅めっき層G1 が存在していないため、これら一対のランド5Aa,5Bb同士は直接的には導通していない。本実施形態では、ピン挿入孔52の内径は、導通めっきスルーホール5の内径とほぼ同程度(100〜200μmφ)に設定されている。このようなピン挿入孔52の下面側開口部に対しては、外部接続用ピン6の基端部が挿入されている。このピン6ははんだ付けにより接合されることがよい。
【0063】
上記のピン挿入孔52は、所定箇所にあらかじめめっきスルーホール及びランド5Aa,5Abを形成した後、ランド形成領域を貫通するようにしてドリル加工を施すことにより形成可能である。このような領域に加工を施せば、ピン挿入孔52の開口縁の周囲に導体が存在した状態となる。
【0064】
また、変換基板3とソケット基板4との間には、実施形態2と同じく貫通孔34を備える子基板33が配置されている。長めに形成された特定のI/Oピン24Aの先端は、この貫通孔34を貫通して反対面側に到るとともに、ピン挿通孔52の上面側開口部に挿入されかつはんだ付けされている。
【0065】
従って、本実施形態によれば、前記第1の実施形態における上記(1)〜(8)に記載の効果に加えて、以下のような効果を得ることができる。
(12)この変換モジュール51では、特定のI/Oピン24Aの長さをあえて短く変更する必要がなく、全て同じ長さのI/Oピン24,24A,24Bを用いれば足りるものとなる。勿論、このことは入替接続を簡単に行ううえで有利に働く。
【0066】
なお、本発明の実施形態は以下のように変更してもよい。
・ 導体パターン38を1つのみ備える子基板32,33に限定されることはなく、導体パターン38を複数備えるものであってもよい。また、長方形状の子基板32,33に限定されることはなく、それ以外の形状であってもよい。
【0067】
・ はんだS1 は共晶はんだ等のように鉛及び錫を主成分として含むPb−Sn系のはんだのみに限定されることはなく、例えばAu系、In系、Bi系等のようなPbレスのはんだS1 であってもよい。さらには、はんだS1 よりも融点の高いろう材を導電性材料として選択することも許容されうる。
【0068】
・ 子基板32,33はリジッドなものに限定されることはなく、肉薄かつフレキシブルなものでもよい。このようにすると全体の肉薄化が達成される。
・ 変換基板3の下面側に立設された外部接続用ピン6に代えて、例えばはんだボール等をめっきスルーホール5,5A,5Bの下面側開口部に設けてもよい。
【0069】
・ 前記実施形態1〜3においては、子基板32,33や各種電子部品11,13を個別はんだ付けによって実装する方法を採用していた。これに代えて、QFP9等をはんだ付けする際に同時にそれらを一括はんだ付けすることも許容される。
【0070】
・ 実施形態2のごとく凹状除去部を設けた場合であっても、樹脂製フィルム43を省略した構成を採用することが許容されうる。また、凹状除去部は、実施形態のようにすり鉢状に限定されることはなく、例えば略半球状や円柱状等であってもよい。
【0071】
・ 導電体としての導体パターン38は、サブトラクティブ法以外の手法、例えば印刷法などにより形成されたものでもよい。
・ 絶縁体は実施形態2のような樹脂製フィルム43に限定されることはなく、フィルム状でないものであっても使用可能である。
【0072】
・ 信号変換素子であるQFP9は、変換基板3の表面側に実装されていてもよいほか、裏面側に実装されていてもよい。
・ 前記実施形態1〜3において、4つある非導通めっきスルーホール5Bのうち、ソケット状I/Oピン24Bが挿入されていないものは、全部で3つある。そして、これらのうちの1つまたは2つを、表裏導通用のミニバイアホール14の代わりに用いることも可能である。
・ 前記実施形態1〜3では、入替接続を要する特定のI/Oピン24Aと、それに最も近い非導通めっきスルーホール5Bとを、子基板32,33の導体パターン38を介して電気的に接続していた。勿論、これに限定されることはなく、入替接続を要する特定のI/Oピン24Aに最も近い位置にある非導通めっきスルーホール5B以外の非導通めっきスルーホール5Bを選択して、電気的な接続を図ってもよい。
【0073】
・ 子基板32,33において形成される貫通部は、実施形態1〜3のような貫通孔34,35のみに限定されることはなく、例えば切欠のようなもの等でもよい。
【0074】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
(1) 請求項1〜3のいずれか1つにおいて、入替接続を要する特定のI/Oピンに対応するめっきスルーホールのソケット基板搭載側開口部が当該部分のめっき層とともに凹状に除去されていること。従って、この技術的思想1に記載の発明によると、入替接続を要する特定のI/Oピンについては、対応するめっきスルーホールのソケット基板搭載側開口部が当該部分のめっき層とともに凹状に除去されているので、そのめっき層と接触することがない。よって、前記特定のI/Oピンは対応するめっきスルーホールと直接的には導通せず、それによるショートが回避される。このため、前記特定のI/Oピンの長さを短く変更しなくても、入替接続を行うことが可能となる。
【0075】
(2) 技術的思想1において、凹状除去部を有する前記めっきスルーホールと前記特定のI/Oピンとの間に、可撓性を有する絶縁体を介在させたこと。従って、この技術的思想2に記載の発明によると、絶縁体の介在によって、凹状除去部を有するめっきスルーホールから前記特定のI/Oピンが隔てられるため、両者が直接的に接触して導通することはない。そのため、直接導通に起因するショートがより確実に回避され、信頼性も向上する。また、直接導通を回避するために安全を見越して凹状除去部を深めに設定する必要がなくなることから、凹状除去部が最小限の深さで足りるようになり、製造がより簡単になる。さらに、可撓性を有する絶縁体は、前記特定のI/Oピンの先端によって押圧されても破れることはなく、撓んで凹状除去部の内壁面に追従する。
【0076】
(3) 前記I/Oピンのうち入替接続を要する特定のI/Oピンは、その先端が前記パッド上に載置可能となるべく、入替接続を要しない他のI/Oピンに比べて短く形成されていること。
【0077】
(4) 請求項1〜3のいずれか1つにおいて、前記子基板は1枚の板材から多数個どりで製造されること。この技術的思想4に記載の発明によると、高コスト化を防止できる。
【0078】
(5) 請求項1〜3のいずれか1つにおいて、前記変換基板は、サブトラクティブ法により形成された導体パターンをその両面に有するとともに、ミニバイアホールを有する両面板であること。この技術的思想5に記載の発明によると、変換基板が廉価なものとなり高コスト化を防止できる。
【0079】
【発明の効果】
以上詳述したように、請求項1〜3に記載の発明によれば、比較的簡単にかつ高コスト化を伴うことなく入替接続を行うことができる構造を持ち、しかも接続信頼性に優れた変換モジュールを提供することができる。加えて、変換モジュールの高速化、高性能化及び製造容易化を図ることができる。
【0080】
請求項2,3に記載の発明によれば、変換モジュールの製造容易化及び高コスト化防止を図ることができる。
【図面の簡単な説明】
【図1】本発明を具体化した第1実施形態の変換モジュールの使用状態を説明するための概略側面図。
【図2】第1実施形態において使用される子基板の平面図。
【図3】第1実施形態の子基板を配置した状態を示す平面図。
【図4】第1実施形態の変換モジュールの部分拡大断面図。
【図5】第1実施形態のソケット基板の底面図。
【図6】第2実施形態の変換モジュールの部分拡大断面図。
【図7】第2実施形態において使用される子基板の平面図。
【図8】第2実施形態の子基板を配置した状態を示す平面図。
【図9】第3実施形態の変換モジュールの部分拡大断面図。
【符号の説明】
1,41,51…変換モジュール、2…半導体パッケージとしてのPGA、3…変換基板、4…半導体パッケージ装着用ソケット基板、5,5A…めっきスルーホールとしての導通めっきスルーホール、5B…非導通めっきスルーホール、8a,8b…導体部分の一部であるパッド、9…信号変換素子としてのQFP、14…導体部分の一部であるミニバイアホール、15…導体部分の一部である導体パターン、24…I/Oピンとしてのソケット状I/Oピン、24A…入替接続を要する特定のソケット状I/Oピン、24B…非導通めっきスルーホールの一端側に挿入されているソケット状I/Oピン、32,33…子基板、35…貫通部としての貫通孔、36…二次側パッド、37…絶縁基材、38…導体パターン、39…一次側パッド。

Claims (3)

  1. 信号変換等の素子を有しかつ複数のめっきスルーホールが設けられた変換基板に、前記複数のめっきスルーホールに対応した箇所にI/Oピンが突設された半導体パッケージ装着用ソケット基板が搭載され、前記めっきスルーホールに前記I/Oピンを挿入することにより両基板同士が電気的に接続されている変換モジュールにおいて、
    前記複数のめっきスルーホールのうちの少なくとも一部のものは、本来導通に関与しない非導通めっきスルーホールであり、前記非導通めっきスルーホールの一端側に挿入されているI/Oピンと入替接続を要する特定のI/Oピンとが、前記両基板間に配置された子基板の導体パターンを介して電気的に接続され、かつ前記非導通めっきスルーホールの他端側と前記信号変換等の素子の入力側とが、前記非導通めっきスルーホールとは別の位置にある導体部分を介して電気的に接続され
    前記非導通めっきスルーホールは前記変換基板内の複数箇所に存在するとともに、それらのうち前記入替接続を要する特定のI/Oピンに最も近いものが、前記子基板の導体パターンに電気的に接続されていることを特徴とする変換モジュール。
  2. 前記子基板はサブトラクティブ法によって形成された導体パターンを絶縁基材の片側面に有する片面板であって、前記導体パターンは前記特定のI/Oピンとの接続のための一次側パッドと、前記非導通めっきスルーホールに対応したI/Oピンとの接続のための二次側パッドとをその両端に備え、前記絶縁基材において前記二次側パッドがある領域には、前記非導通めっきスルーホールに対応したI/Oピンを反対面側に貫通させる貫通部が形成されていることを特徴とする請求項1に記載の変換モジュール。
  3. 信号変換等の素子を有しかつ複数のめっきスルーホールが設けられた変換基板に、前記複数のめっきスルーホールに対応した箇所にI/Oピンが突設された半導体パッケージ装着用ソケット基板が搭載され、前記めっきスルーホールに前記I/Oピンを挿入することにより両基板同士が電気的に接続されている変換モジュールにおいて、
    前記複数のめっきスルーホールのうちの少なくとも一部のものは、本来導通に関与しない非導通めっきスルーホールであり、前記非導通めっきスルーホールの一端側に挿入されているI/Oピンと入替接続を要する特定のI/Oピンとが、前記両基板間に配置された子基板の導体パターンを介して電気的に接続され、かつ前記非導通めっきスルーホールの他端側と前記信号変換等の素子の入力側とが、前記非導通めっきスルーホールとは別の位置にある導体部分を介して電気的に接続され、
    前記子基板はサブトラクティブ法によって形成された導体パターンを絶縁基材の片側面に有する片面板であって、前記導体パターンは前記特定のI/Oピンとの接続のための一次側パッドと、前記非導通めっきスルーホールに対応したI/Oピンとの接続のための二次側パッドとをその両端に備え、前記絶縁基材において前記二次側パッドがある領域には、前記非導通めっきスルーホールに対応したI/Oピンを反対面側に貫通させる貫通部が形成されていることを特徴とする変換モジュール。
JP20544598A 1998-07-21 1998-07-21 変換モジュール Expired - Fee Related JP3936079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20544598A JP3936079B2 (ja) 1998-07-21 1998-07-21 変換モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20544598A JP3936079B2 (ja) 1998-07-21 1998-07-21 変換モジュール

Publications (2)

Publication Number Publication Date
JP2000040568A JP2000040568A (ja) 2000-02-08
JP3936079B2 true JP3936079B2 (ja) 2007-06-27

Family

ID=16507006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20544598A Expired - Fee Related JP3936079B2 (ja) 1998-07-21 1998-07-21 変換モジュール

Country Status (1)

Country Link
JP (1) JP3936079B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6413553B2 (ja) 2014-09-26 2018-10-31 富士電機株式会社 パワー半導体モジュール装置

Also Published As

Publication number Publication date
JP2000040568A (ja) 2000-02-08

Similar Documents

Publication Publication Date Title
US6400018B2 (en) Via plug adapter
WO2000014798A1 (fr) Module de piece electronique monte sur une carte de connexion
US6609915B2 (en) Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same
JP3936079B2 (ja) 変換モジュール
JP3593249B2 (ja) 変換モジュール
JP3091159B2 (ja) 変換モジュール
JPS63114299A (ja) プリント配線板
JP3424685B2 (ja) 電子回路装置とその製造方法
JP3404275B2 (ja) 複数基板からなるモジュール及びその製造方法
JP3619358B2 (ja) 変換モジュール
US5880935A (en) Device for using in an electronic controller
JP3510475B2 (ja) 変換モジュール
JP3722911B2 (ja) Pgaソケットモジュール
JP2001156416A (ja) フレキシブル配線基板の接続構造
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JP2926956B2 (ja) プリント基板
JP3875311B2 (ja) Pgaソケットモジュール
JP2517315B2 (ja) 電子回路パッケ―ジ
CN116075074A (zh) 电路板及其制造方法
JP2000138328A (ja) 変換モジュール及びその製造方法
JP3323114B2 (ja) 密着力強化穴を有する表面実装用パッド
JP2000138329A (ja) 変換モジュールの製造方法
JP2002261429A (ja) 回路基板のランド
JPH0992746A (ja) リードレスチップキャリア
JP2000307212A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070322

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees