JP3404275B2 - 複数基板からなるモジュール及びその製造方法 - Google Patents
複数基板からなるモジュール及びその製造方法Info
- Publication number
- JP3404275B2 JP3404275B2 JP105998A JP105998A JP3404275B2 JP 3404275 B2 JP3404275 B2 JP 3404275B2 JP 105998 A JP105998 A JP 105998A JP 105998 A JP105998 A JP 105998A JP 3404275 B2 JP3404275 B2 JP 3404275B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- substrate
- pin
- replacement connection
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10333—Individual female type metallic connector elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
Description
モジュール及びその製造方法に関する。
ドには、CPU(中央処理装置)としての機能を有する
半導体パッケージがソケットを介して搭載されている。
このような半導体パッケージとしては、現在のところ、
片側面に多数のI/Oピンが立設されたPGA(ピング
リッドアレイ)タイプが主流を占めている。
ザーは、処理の高速化を目的としたアップグレードを望
む場合がある。この場合、ソケットから既存の半導体パ
ッケージを取り外し、より高機能な半導体パッケージを
新たに搭載することが必要になる。その際、高機能な半
導体パッケージを複数基板からなる変換モジュールに装
着したうえでマザーボードのソケットに間接的に実装す
ることがよいと提唱されている。
基板及び変換基板をその主要な構成要素としたものが提
案されている。変換基板(例えば両面板)には複数のめ
っきスルーホールが設けられており、それらの下面側開
口部には外部接続用ピンの基端部が挿入されている。な
お、これらの外部接続用ピンはマザーボードのソケット
に対して嵌脱される。ソケット基板は複数のI/Oピン
を備えている。これらのI/Oピンは、ソケット基板の
裏面側において前記複数のめっきスルーホールに対応し
た箇所に突設されている。各I/Oピンは各めっきスル
ーホールに挿入されかつはんだ付けされ、これによりソ
ケット基板側と変換基板側との電気的な導通が図られ
る。また、ソケット基板のI/Oピンは自身の上端面に
挿通穴を持つソケット状ピンであるため、そこには半導
体パッケージのI/Oピンが嵌合される。従って、この
ような変換モジュールを用れば、半導体パッケージをマ
ザーボード側に適合させることができ、そのパッケージ
本来の性能が発揮されやすくなると考えられている。
り大幅なアップグレードのための変換モジュール構造と
して、めっきスルーホール群によって包囲される領域に
半導体パッケージ等の信号変換素子を実装し、同素子に
より信号変換を行わせるものが提案されるに至ってい
る。しかしながら、このような構造を採用した場合、特
定のI/Oピンについて入替接続を行う必要が生じる。
即ち、当該特定のI/Oピンについては、対応するめっ
きスルーホールを介して外部接続用ピンに直接導通させ
ずに、いったん信号変換素子の入力側に接続してその出
力側から変換信号を得るためである。上記のような入替
接続を実現する手段としては、特定のI/Oピンと信号
変換素子の入力側とを、例えばリード線を介して用いて
電気的に接続するという方法が考えられる。
は、一連の煩雑な作業(所定長さに切断、絶縁被覆の剥
離、予備はんだ付け、位置決め及びはんだ付け)が要求
され、作業性に劣るものとなる。特に、半導体パッケー
ジのファイン化・多ピン化が進むと、位置決め作業自体
も困難になることが予想され、さらに接続信頼性の低下
にもつながることが予想される。
法や、変換基板にビルドアップ層を形成するという手法
によって入替接続を実現しようとすると、高コスト化を
招くという問題がある。従って、低コスト化に対する要
求に応じるためには、両面板のように極力単純な構造の
変換基板を使用すべきと考えられている。
たものであり、その目的は、比較的簡単にかつ高コスト
化を伴うことなく入替接続を行うことができる構造を持
ち、しかも接続信頼性に優れた複数基板からなるモジュ
ールを提供することにある。
れたモジュールを製造するにあたって好適な方法を提供
することにある。
めに、請求項1に記載の発明では、信号変換素子が実装
されるとともに複数の接続用導体部が設けられた第1の
基板に、前記複数の接続用導体部に対応した箇所にI/
O端子が突設された第2の基板が搭載され、両基板同士
が電気的に接続されているモジュールにおいて、前記I
/O端子のうち入替接続を要する特定のI/O端子は、
その先端が入替接続を要しない他のI/O端子に比べて
短く形成され、導体パターンを備える子基板が前記両基
板間に挿入されるとともに、前記I/O端子の外周面に
対して当接することによりその子基板が面方向へ位置ず
れ不能に保持された状態で前記第1の基板上に載置さ
れ、前記第1の基板側の入替接続用導体部及び入替接続
を要する特定のI/O端子が、前記導体パターンに対し
て導電性材料を用いて接合されていることを特徴とする
複数基板からなるモジュールをその要旨とする。
て、前記子基板はサブトラクティブ法によって形成され
た導体パターンを絶縁基材の片側面に有する片面板であ
って、前記絶縁基材は入替接続を要しない複数のI/O
端子間に挿入可能な幅の挿入可能部位をその一部に備
え、かつ前記導体パターンは前記特定のI/O端子との
接続のためのパッドを前記絶縁基材における挿入可能部
位に有するとした。
て、前記第1の基板は、複数のめっきスルーホールを備
えるとともに、前記めっきスルーホール群によって包囲
される領域に信号変換素子が実装されている変換基板で
あり、前記第2の基板は、半導体パッケージが着脱可能
な構造をその表面側に有するとともに、その裏側面にお
いて前記複数のめっきスルーホールに対応した箇所にI
/Oピンが突設されるソケット基板であり、前記I/O
ピンのうち入替接続を要する特定のI/Oピンは、その
先端が前記パッド上に載置可能となるべく、入替接続を
要しない他のI/Oピンに比べて短く形成されていると
した。
のいずれか1項に記載のモジュールを製造する方法であ
って、前記I/O端子を形成する工程を経た前記第2の
基板と前記入替接続用導体部を形成する工程を経た前記
第1の基板との間に、前記導体パターンを備える子基板
を配置し、前記I/O端子に前記子基板を当接させるこ
とによりその子基板を面方向へ位置ずれ不能な状態に保
持させる位置決め工程を行なった後、前記入替接続用導
体部及び前記特定のI/O端子を、前記導体パターンに
対してはんだ付けする接合工程を行うことを特徴とする
複数基板からなるモジュールの製造方法をその要旨とす
る。
項1に記載の発明によると、両基板間に配置された子基
板の備える導体パターンを介して、第1の基板側の入替
接続用導体部及び入替接続を要する特定のI/O端子が
電気的に接続される結果、特定のI/O端子についての
入替接続が行われる。前記子基板にはあらかじめ導体パ
ターンが形成されているため、例えばリード線を用いた
場合とは異なり、所定長さに切断したり絶縁被覆を剥離
する等、面倒な作業が不要となる。また、同子基板はI
/O端子により位置ずれ不能に保持されるため、その位
置決め自体が極めて容易になる。以上のことから本発明
によると、入替接続を比較的簡単に行うことができ、し
かも接続信頼性に優れたものとなる。
板等のような単純な構造のもので足りることとなり、多
層板やビルドアップ層に頼って入替接続を行う必要がな
くなる。よって、高コスト化が確実に回避される。
の一部にある挿入可能部位をI/O端子間に挿入した場
合、挿入可能部位は周囲にある複数のI/O端子に当接
することでその移動を規制される。ゆえに、子基板全体
が面方向に位置ずれ不能な状態に保持される。このと
き、挿入可能部位にあるパッドが特定のI/O端子に対
して位置決めされるため、両者を簡単にかつ確実に接続
することができる。
て形成された導体パターンを絶縁基材の片側面に有する
片面板であるため、廉価であって比較的簡単に製造され
ることができ、これを用いたとしても特に高コスト化に
はつながらない。
とソケット基板との間に子基板を配置した場合、入替接
続を要する特定のI/Oピンの先端は、前記導体パター
ンのパッド上に載置された状態で位置決めされることが
できる。従って、特定のI/Oピンとパッドとを簡単に
かつ確実に接続することができる。このとき、入替接続
を要しない他のI/Oピンについては、対応する個々の
めっきスルーホールの開口部に挿入されかつ同めっきス
ルーホールとの導通が図られる。その反面、前記特定の
I/Oピンについては、対応するめっきスルーホールの
開口部に挿入されることはなく、同めっきスルーホール
から離間して非導通の状態となる。
パッケージ側の信号のうちの特定のものが、前記特定の
I/Oピンを流れるとともに変換基板に実装された信号
変換素子で変換された後、マザーボード側に供給され
る。また、スルーホール群によって包囲される領域を利
用すれば、変換基板自体の外形大型化を伴うことなく、
比較的大きな信号変換素子を実装することができる。
配置して位置決め工程を行うと、I/O端子に子基板が
当接してその移動が規制される結果、子基板が面方向へ
位置ずれ不能な状態に保持される。そして、このように
好適な位置決め状態ではんだ付けを行うことにより、入
替接続用導体部及び特定のI/O端子を、導体パターン
に対して簡単にかつ正確に接合することができる。従っ
て、請求項1乃至3に記載のモジュールを製造するにあ
たって好適なものとなる。
形態のPGA用変換モジュール1を図1〜図5に基づき
詳細に説明する。
態の変換モジュール1は、PGA2を信号変換を行なっ
たうえでマザーボードMBに搭載するための装置であ
る。変換モジュール1は複数の基板、即ち変換基板3及
びソケット基板4をその主要な構成要素としている。
をしたリジッドな両面板である。同変換基板3は、複数
のめっきスルーホール5を略ロ字状に配置してなるめっ
きスルーホール群を備えている。図3に示されるよう
に、各めっきスルーホール5は一定のピッチで千鳥状に
配置されている。図4に示されるように、各々のめっき
スルーホール5の下面側開口部には、外部接続用ピン6
の基端部が挿入されている。このピン6ははんだ付けに
より接合されていてもよい。
略正方形状の領域には、1つのダイパッド7とそれを取
り囲む複数のパッド8とが形成されている。ダイパッド
7上には、信号変換素子としての信号変換用QFP(ク
アッドフラットパッケージ)9が表面実装されている。
QFP9の各リードは、各パッド8に対して導電性材料
であるはんだS1 を用いて接合されている。なお、前記
パッド8のうちの1つは、入替接続用導体部としての入
替接続用パッド8aとして割り当てられている。
群により包囲されていない領域には、電子部品接続用の
パッド10が形成されている。かかるパッド10にはD
IP(デュアルインラインパッケージ)11が表面実装
されている。変換基板3の下面側にも電子部品接続用パ
ッド12が形成されていて、そこにはチップ抵抗13が
表面実装されている。これらの電子部品11,13も、
各パッド10,12に対していずれもはんだS1 を用い
て接合されている。また、この変換基板3の上面及び下
面には、図示しない導体パターンが形成されている。上
記の導体パターンは、めっきスルーホール5のランド5
a,5b、QFP9及び電子部品11,13の相互間を
電気的に接続している。
ホールが形成されている。ここでミニバイアホールと
は、ピン挿通及び表裏の導通を目的とした通常のめっき
スルーホールよりも小径(数10μmφ)であって、表
裏の導通のみを目的とするものを指す。変換基板3の上
下面を貫通するミニバイアホールの上端には、前記パッ
ド8のうち前記変換信号が出力される側に該当するもの
(図1の8b)が電気的に接続されている。
する。図1,図4に示されるように、第2の基板として
のソケット基板4を構成する絶縁基材21は正方形状か
つ枠状をしていて、その外形の大きさは被搭載物である
PGA2の大きさにほぼ等しい。絶縁基材21は正方形
状の中央孔22を備えている。このような中央孔22を
設けた理由は、QFP9の収容スペースを確保するた
め、はんだ付けを容易に行うため、及びQFP9の発す
る熱を効率よく放散するためである。従って、前記中央
孔22は、QFP9に対応する位置において当該QFP
9よりも若干大きめに形成されることがよい。
てその中央孔22よりも遙かに小径のピン挿通孔23が
多数かつ千鳥状に形成されている。各ピン挿通孔23に
はI/O端子としてのソケット状I/Oピン24がそれ
ぞれ挿通されている。同I/Oピン24の下端部は、絶
縁基材21の裏面側(下面側)から突出している。各ソ
ケット状I/Oピン24には、軸線方向に沿って延びる
挿通穴25が形成されている。この挿通穴25にはPG
A2側のI/Oピン26が挿抜可能である。即ち、同ソ
ケット基板4はPGA2が着脱可能な構造を表面側(上
面側)に有している。
のうち、入替接続を要する特定のI/Oピンを24Aで
表わし、入替接続を要しないその他のI/Oピン24と
区別する。また、特定のI/Oピン24Aに対応するめ
っきスルーホールを5Aで表わし、それ以外のめっきス
ルーホール5と区別する。
ランド5Abと、上述のミニバイアホールの下端とは、
図示しない導体パターンにより導通されている。従っ
て、QFP9の出力側と前記ランド5Abとは電気的に
接続されおり、その様子は図1の破線矢印A1 により概
略的に示されている。
ピン24Aの小径部は、他のI/Oピン24の小径部に
比べていくぶん短く形成されている。従って、入替接続
を要しない他のI/Oピン24をめっきスルーホール5
の上面側開口部に挿入した場合であっても、特定のI/
Oピン24Aについては、対応するめっきスルーホール
5Aの上面側開口部に挿入されることがない。このと
き、特定のI/Oピン24Aは、同めっきスルーホール
5Aの上面側開口部のランド5Aaから離間した状態と
なる。即ち、変換基板3と特定のI/Oピン24Aとの
間には、後述する子基板36を挿入しうる隙間ができ
る。
替接続を要しないその他のI/Oピン24の小径部を所
定長さだけ切断することで得ることができる。勿論、長
さの異なる2種類のI/Oピン24,24Aをあらかじ
め作製しておき、それらを用いても構わない。I/Oピ
ン24の小径部を折り曲げて、前記特定のI/Oピン2
4Aとして用いることも可能である。
にはあらかじめソケット30がはんだ付けによって脱着
不能に固定されており、変換モジュール1はこのソケッ
ト30の上面側に搭載された状態で使用される。このと
き、外部接続用ピン6は、ソケット30の有するソケッ
ト状ピン31の挿通穴に挿通される。なお、部品交換を
行う際の便宜を図るため、当該接続部位にははんだ付け
がなされない。
板3及びソケット基板4に加えて、さらに子基板36を
その構成要素としている。以下、その子基板36の構造
について説明する。
基板36は、絶縁基材37の片側面に導体パターン38
を備える、いわゆる両面板である。前記導体パターン3
8は、従来公知のサブトラクティブ法によって形成され
たものであることがよい。ここで使用されている絶縁基
材37は長方形状かつリジッドなものであって、0.8
mmの厚さを有している。図3に示されるように、絶縁基
材37の幅W1 は、I/Oピン24のピッチ(例えば
2.54mm,1.27mm)よりも若干小さめに設定され
ている。よって、絶縁基材37の一部(即ち挿入可能部
位P1 )は、入替接続を要しない複数のI/Oピン24
間に無理なく挿入されることができる。
向に沿って延びるように形成されている。導体パターン
38の一端には一次側パッド39が形成され、他端には
二次側パッド40が形成されている。一次側パッド39
は円形状であって、絶縁基材37における挿入可能部位
P1 の略中央部に位置している。二次側パッド40は矩
形状であって、絶縁基材37の端部に位置している。は
んだ付け部分の接続信頼性の向上という観点からする
と、これらのパッド39,40は極力大きく形成される
ことがよい。ただし、一次側パッド39については、そ
の直径が絶縁基材37の幅W1 よりもひとまわり小さく
設定されていることがよい。一次側パッド39とI/O
ピン24との当接によるショートを未然に防止するため
である。
わゆる多数個どりで作製されることが好ましい。図5に
は、その際に用いられる多数個どり用ボードB1 の一例
が示されている。
を備える子基板36は、両基板3,4間に配置された状
態で使用される。その際、子基板36のパターン形成面
はソケット基板4側に向けられる。子基板36のパター
ン形成面を変換基板3側に向けた場合、ある程度のスペ
ースを設けないと、導体パターン38等がランド5a,
5Aaと接触してショートすることがありうるからであ
る。両基板3,4間に配置された子基板36は、I/O
ピン24の外周面に対して当接することにより、自身の
面方向へ位置ずれ不能な状態に保持される。この場合、
位置決めの確実化という観点からすると、子基板36は
複数本のI/Oピン24に対して当接する(または当接
可能)であることがよい。本実施形態では、図3に示さ
れるように、子基板36が5本のI/Oピン24に対し
て当接する構成となっている。より具体的にいうと、前
記5本のI/Oピン24のうち1本が子基板36の挿入
側短辺に当接する。さらに残りの4本のI/Oピン24
のうちの2本が子基板36の長辺のうちの一方側に当接
し、別の2本が長辺のうちの他方側に当接している。従
って、この子基板36はいわば3方向から位置決めされ
ている。
に示されるように一次側パッド39は、ちょうど前記特
定のI/Oピン24Aの真下、かつ前記めっきスルーホ
ール5Aの真上の位置をとる。このとき、I/Oピン2
4Aの先端は一次側パッド39上に載置された状態とな
る。一方、二次側パッド40は変換基板3上の入替接続
用パッド8aに対応した位置をとる。
のI/Oピン24Aの先端と一次側パッド39とが接合
され、二次側パッド40との入替接続用パッド8aとが
接合されている。
法の一例を紹介する。まず、変換基板3、ソケット基板
4及び子基板36をあらかじめ作製しておく。変換基板
3は、例えばガラスエポキシ製絶縁基材の両面に銅箔を
貼着してなる銅箔積層板を出発材料とし、サブトラクテ
ィブ法等のような従来公知のパターン形成を行うことで
得ることができる。それにより、絶縁基材にはめっきス
ルーホール5,5A、ミニバイアホール、ダイパッド
7、パッド8,8a,8b等が形成される。ガラスエポ
キシに代えて、ガラスポリイミド製の銅張積層板を選択
してもよい。ソケット基板4は、枠状の絶縁基材21に
ピン挿通孔23を透設した後、それらに対してソケット
状I/Oピン24を挿入することで得ることができる。
そして、ソケット状I/Oピン24のうち特定のものの
小径部を所定長さだけ切断し、特定のソケット状I/O
ピン24Aとする。切断はピンの挿入を行う前になされ
てもよい。子基板36は、例えばガラスエポキシ製絶縁
基材の片面に銅箔を貼着してなる銅箔積層板を出発材料
として、サブトラクティブ法により作製される。多数個
どりの場合には、多数個どり用ボードB1 を図5の破線
に沿って分割し、必要な数だけ子基板36を得ればよ
い。
の各めっきスルーホール5,5Aの下面側開口部に対し
て、外部接続用ピン6の基端部をプレスで圧入する。続
くはんだ印刷工程では、スクリーン印刷の手法によっ
て、変換基板3の上面側に位置するめっきスルーホール
5のランド5aにクリームはんだを印刷する。変換基板
3の上面側は、外部接続用ピン6が突出している下面側
とは異なりフラットなため、印刷に適しているからであ
る。なお、クリームはんだの印刷は、スクリーン印刷以
外の手法によってなされてもよい。また、前記クリーム
はんだとしては、例えば共晶はんだ(Pb:Sn=3
7:63,融点183℃)の粉末をベヒクルに分散させ
てなるもの等が使用される。このとき、QFP9を包囲
する各パッド8,8a,8bにもクリームはんだが印刷
される。
のめっきスルーホール5の上面側開口部に対して各ソケ
ット状I/Oピン24の先端部を挿通させるとともに、
ダイパッド7上にQFP9を固定する。
搭載した変換基板3をリフロー炉内にセットした後、ク
リームはんだが融点する温度付近まで炉内の温度を上昇
させ、はんだS1 を溶融させる。溶融したはんだS1 が
冷えて硬化すると、ソケット状I/Oピン24がめっき
スルーホール5に接合され、かつQFP9の各リードが
各パッド8,8a,8bに接合される。
/Oピン24間に挿入する。子基板36は、例えばソケ
ット基板4の中央孔22を介して挿入されることができ
る(図1の実線矢印A2 参照)。そして、I/Oピン2
4間への挿入で上述のごとく位置決めされた子基板36
を、はんだS1 を用いて個別にはんだ付けする。その
際、同時に電子部品11,13を対応するそれぞれのパ
ッド10,12に対して個別にはんだ付けする。
を完成させた後、その変換モジュール1にPGA2を搭
載し、さらにそれをマザーボードMBのソケット30に
搭載する。このようにして使用すると、主としてQFP
9によって信号変換が図られ、PGA2本来の機能を充
分に発揮させることができる。
作用効果を列挙する。 (イ)この変換モジュール1では、両基板3,4間に配
置された子基板36の備える導体パターン38を介し
て、入替接続用パッド8a及び入替接続を要する特定の
I/Oピン24Aが電気的に接続される。その結果、特
定のI/Oピン24Aについての入替接続が行われる。
即ち、当該特定のI/Oピン24Aについては、対応す
るめっきスルーホール5Aを介して外部接続用ピン6に
直接導通されるのではなく、QFP9等を経由して信号
変換されたうえで同外部接続用ピン6に間接的に導通さ
れる。子基板36にはあらかじめ導体パターン38が形
成されているため、例えばリード線を用いた場合とは異
なり、所定長さに切断したり絶縁被覆を剥離する等、面
倒な作業が不要となる。また、リジッドな子基板36
は、リード線とは異なり定型的であるので、I/Oピン
24に当接させることで位置ずれ不能に保持される。こ
のため、位置決め自体が極めて容易になる。以上のこと
から、本実施形態によると入替接続を比較的簡単に行う
ことができ、その製造にあたって作業性の向上を図るこ
とができる。
状態ではんだ付けがなされるため、導体同士を確実に接
合することができ、接続信頼性に優れたものとすること
ができる。
ル1では、変換基板3が両面板という単純な構造のもの
で足りることとなり、多層板やビルドアップ層に頼って
入替接続を行う必要がなくなる。よって、入替接続を行
うに際しても、高コスト化を確実に回避することができ
る。
替接続を要しない複数のI/Oピン24間に挿入可能な
幅W1 の挿入可能部位P1 を、絶縁基材37の一部に設
けている。従って、挿入可能部位P1 の挿入時には、挿
入可能部位P1 は周囲にある複数のI/Oピン24に当
接することで、その面方向への移動を規制される。ゆえ
に、子基板36全体が面方向に位置ずれ不能な状態に保
持される。このとき、挿入可能部位P1 にある一次側パ
ッド39が、特定のI/Oピン24Aに対して位置決め
される。このように好適な位置決め状態ではんだ付けが
行われる結果、特定のI/Oピン24Aと一次側パッド
39とを簡単にかつ確実に接合し、両者24A,39を
電気的に接続することができる。同様に二次側パッド4
0も入替接続用パッド8aに対して位置決めされるの
で、入替接続用パッド8aと二次側パッド40とをはん
だ付けにより簡単にかつ確実に接合し、両者8a,40
を電気的に接続することができる。
よって形成された導体パターン38を絶縁基材37の片
側面に有する片面板であるため、廉価であって比較的簡
単に製造されることができる。よって、これを用いたと
しても特に高コスト化にはつながらない。
特定のI/Oピン24Aが、入替接続を要しない他のI
/Oピン24に比べて短く形成されている。ゆえに、両
基板3,4間に子基板36を配置した場合、特定のI/
Oピン24Aの先端は、導体パターン38の一次側パッ
ド39上に載置した状態で位置決めされる。従って、両
者24A,39を簡単にかつ確実に接続することができ
る。このとき、入替接続を要しない他のI/Oピン24
については、対応する個々のめっきスルーホール5の上
側開口部に挿入されかつ同めっきスルーホール5との導
通が図られる。その反面、前記特定のI/Oピン24A
については、対応するめっきスルーホール5Aの上面側
開口部に挿入されることはなく、同めっきスルーホール
5Aから離間して非導通の状態となる。
Aを流れるPGA2の信号は、一次側パッド39、導体
パターン38、二次側パッド40及び入替接続用パッド
8aというルートを経て、QFP9に入力される。そこ
で変換された信号は、さらにQFP9から出力された
後、パッド8b、ミニバイアホール、導体パターン、ラ
ンド5Ab、外部接続用ピン6及びソケット状ピン31
というルートを経て、マザーボードMB側に供給され
る。
される領域を利用すれば、変換基板3自体の外形大型化
を伴うことなく、比較的大きなQFP9を実装すること
ができる。よって、例えば大きなPGA2を用いてアッ
プグレードを行うような場合に有利となる。
基板36は、変換基板3やソケット基板4に比べて面積
が格段に小さい。しかも、かかる子基板36は、多数個
どりによって1枚の板材から多量に得ることができる。
以上のことも高コスト化の防止に貢献している。なお、
本実施形態のように子基板36を長方形状にしておけ
ば、多数個どりを実施する際に好都合となる。
ことはなく、例えば次のような形態に変更することが可
能である。 ◎ 導体パターン38を1つのみ備える子基板36に限
定されることはなく、複数備えるものであってもよい。
また、長方形状の子基板36に限定されることはなく、
それ以外の形状であってもよい。例えば、図6に示され
る別例の子基板41は略コ字状であって、その片側面に
は導体パターン38が2つ設けられている。各々の導体
パターン38の両端には、一次側パッド39及び二次側
パッド40が形成されている。
及び錫を主成分として含むPb−Sn系のはんだのみに
限定されることはなく、例えばAu系、In系、Bi系
等のようなPbレスのはんだS1 であってもよい。さら
には、はんだS1 よりも融点の高いろう材を導電性材料
として選択することも許容されうる。
れることはなく、肉薄かつフレキシブルなものでもよ
い。このようにすると変換基板3の上面との段差が小さ
くなるため、はんだS1 が確実に被りやすくなり、二次
側パッド40に対するはんだ付けが楽になる。このこと
は接続信頼性のさらなる向上につながる。
接続用ピン6に代えて、例えばはんだボール等をめっき
スルーホール5,5Aの下面側開口部に設けてもよい。
◎ ソケット基板4の備えるI/O端子はソケット状I
/Oピン24,24Aに限定されることはなく、例えば
ソケット状でないものであってもよい。また、前記I/
O端子はピン形状のものに限らず、例えばバンプのよう
なものに適用されうる。
や各種電子部品11,13を個別はんだ付けによって実
装する方法を採用していた。これに代えて、QFP9等
をはんだ付けする際に同時にそれらを一括はんだ付けす
ることも許容される。
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に列挙する。 (1) 請求項1〜3のいずれか1項において、前記子
基板は少なくとも3つのI/O端子に対して当接するこ
とで位置決めされる、複数基板からなる変換モジュー
ル。この構成であると、子基板が確実に位置決めされ
る。
いて、前記子基板は0.8mm厚以下である、複数基板か
らなる変換モジュール。この構成であると、段差が小さ
くなるため、はんだ付けの容易化及び接続信頼性の向上
が図られる。
いて、前記子基板はフレキシブルな絶縁基材を用いて構
成される、複数基板からなる変換モジュール。この構成
であると、段差が小さくなるため、はんだ付けの容易化
及び接続信頼性の向上が図られる。
いて、前記子基板は矩形状であって、前記I/O端子の
ピッチより若干小さな幅を有する、複数基板からなる変
換モジュール。この構成であると、多数個どりに有利と
なりかつ位置決めがより容易になる。
基板は前記信号変換素子に対応する位置に中央孔を有す
ることを特徴とする、複数基板からなる変換モジュー
ル。この構成であると、子基板を所定位置に挿入しやす
くなり作業性が向上する。
いて、前記子基板は1枚の板材から多数個どりで製造さ
れる、複数基板からなる変換モジュール。この構成であ
ると、高コスト化を防止できる。
いて、前記変換基板は、サブトラクティブ法により形成
された導体パターンをその両面に有するとともに、ミニ
バイアホールを有する両面板である、複数基板からなる
変換モジュール。この構成であると、変換基板が廉価な
ものとなり高コスト化を防止できる。
載の発明によれば、比較的簡単にかつ高コスト化を伴う
ことなく入替接続を行うことができる構造を持ち、しか
も接続信頼性に優れた複数基板からなるモジュールを提
供することができる。
化をより確実に防止することができる。請求項3に記載
の発明によれば、例えば大きな信号変換素子を用いてア
ップグレードを行うような場合に有利な構造とすること
ができる。
つ正確にはんだ付けを行うことができるため、請求項1
乃至3に記載の優れたモジュールを製造するにあたって
好適な製造方法とすることができる。
の使用状態を説明するための概略側面図。
図。
ル、2…半導体パッケージとしてのPGA、3…第1の
基板としての変換基板、4…第2の基板としてのソケッ
ト基板、5,5A…接続用導体部としてのめっきスルー
ホール、8a…入替接続用導体部としての入替接続用パ
ッド、9…信号変換素子としてのQFP、24…入替接
続を要しないI/O端子としてのソケット状I/Oピ
ン、24A…入替接続を要する特定のI/O端子として
の特定のソケット状I/Oピン、36,41…子基板、
37…絶縁基材、38…導体パターン、39…(一次
側)パッド、40…(二次側)パッド、S1 …導電性材
料としてのはんだ、P1 …挿入可能部位。
Claims (4)
- 【請求項1】信号変換素子が実装されるとともに複数の
接続用導体部が設けられた第1の基板に、前記複数の接
続用導体部に対応した箇所にI/O端子が突設された第
2の基板が搭載され、両基板同士が電気的に接続されて
いるモジュールにおいて、前記I/O端子のうち入替接続を要する特定のI/O端
子は、その先端が入替接続を要しない他のI/O端子に
比べて短く形成され、 導体パターンを備える子基板が前
記両基板間に挿入されるとともに、前記I/O端子の外
周面に対して当接することによりその子基板が面方向へ
位置ずれ不能に保持された状態で前記第1の基板上に載
置され、前記第1の基板側の入替接続用導体部及び入替
接続を要する特定のI/O端子が、前記導体パターンに
対して導電性材料を用いて接合されていることを特徴と
する複数基板からなるモジュール。 - 【請求項2】前記子基板はサブトラクティブ法によって
形成された導体パターンを絶縁基材の片側面に有する片
面板であって、前記絶縁基材は入替接続を要しない複数
のI/O端子間に挿入可能な幅の挿入可能部位をその一
部に備え、かつ前記導体パターンは前記特定のI/O端
子との接続のためのパッドを前記絶縁基材における挿入
可能部位に有することを特徴とする請求項1に記載の複
数基板からなるモジュール。 - 【請求項3】前記第1の基板は、複数のめっきスルーホ
ールを備えるとともに、前記めっきスルーホール群によ
って包囲される領域に信号変換素子が実装されている変
換基板であり、 前記第2の基板は、半導体パッケージが着脱可能な構造
をその表面側に有するとともに、その裏側面において前
記複数のめっきスルーホールに対応した箇所にI/Oピ
ンが突設されるソケット基板であり、 前記I/Oピンのうち入替接続を要する特定のI/Oピ
ンは、その先端が前記パッド上に載置可能となるべく、
入替接続を要しない他のI/Oピンに比べて短く形成さ
れていることを特徴とする請求項2に記載の複数基板か
らなるモジュール。 - 【請求項4】請求項1乃至3のいずれか1項に記載のモ
ジュールを製造する方法であって、前記I/O端子を形
成する工程を経た前記第2の基板と前記入替接続用導体
部を形成する工程を経た前記第1の基板との間に、前記
導体パターンを備える子基板を配置し、前記I/O端子
に前記子基板を当接させることによりその子基板を面方
向へ位置ずれ不能な状態に保持させる位置決め工程を行
なった後、前記入替接続用導体部及び前記特定のI/O
端子を、前記導体パターンに対してはんだ付けする接合
工程を行うことを特徴とする複数基板からなるモジュー
ルの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP105998A JP3404275B2 (ja) | 1998-01-06 | 1998-01-06 | 複数基板からなるモジュール及びその製造方法 |
PCT/JP1999/000005 WO1999035689A1 (fr) | 1998-01-06 | 1999-01-05 | Module de conversion pour boitier de semiconducteur |
AU16932/99A AU1693299A (en) | 1998-01-06 | 1999-01-05 | Semiconductor package converter module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP105998A JP3404275B2 (ja) | 1998-01-06 | 1998-01-06 | 複数基板からなるモジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11195748A JPH11195748A (ja) | 1999-07-21 |
JP3404275B2 true JP3404275B2 (ja) | 2003-05-06 |
Family
ID=11490980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP105998A Expired - Lifetime JP3404275B2 (ja) | 1998-01-06 | 1998-01-06 | 複数基板からなるモジュール及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3404275B2 (ja) |
AU (1) | AU1693299A (ja) |
WO (1) | WO1999035689A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2836231B2 (ja) * | 1990-10-05 | 1998-12-14 | 日本電気株式会社 | サブ基板実装式lsiソケット |
JP2641404B2 (ja) * | 1995-02-21 | 1997-08-13 | 九州日本電気株式会社 | 半導体回路モジュール |
JP3091159B2 (ja) * | 1997-03-21 | 2000-09-25 | イビデン株式会社 | 変換モジュール |
-
1998
- 1998-01-06 JP JP105998A patent/JP3404275B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-05 WO PCT/JP1999/000005 patent/WO1999035689A1/ja active Application Filing
- 1999-01-05 AU AU16932/99A patent/AU1693299A/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
AU1693299A (en) | 1999-07-26 |
WO1999035689A1 (fr) | 1999-07-15 |
JPH11195748A (ja) | 1999-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11121897A (ja) | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 | |
WO2000014798A1 (fr) | Module de piece electronique monte sur une carte de connexion | |
JP3404275B2 (ja) | 複数基板からなるモジュール及びその製造方法 | |
JP3091159B2 (ja) | 変換モジュール | |
JP3593249B2 (ja) | 変換モジュール | |
JP3936079B2 (ja) | 変換モジュール | |
JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
JP3510475B2 (ja) | 変換モジュール | |
JP3619358B2 (ja) | 変換モジュール | |
JP2692522B2 (ja) | パッケージモジュール基板 | |
JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
JP3722911B2 (ja) | Pgaソケットモジュール | |
JP3875311B2 (ja) | Pgaソケットモジュール | |
JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
JPH08315877A (ja) | 表面実装型コネクタの実装方法 | |
JP2000138328A (ja) | 変換モジュール及びその製造方法 | |
JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 | |
JP2004172426A (ja) | 電子装置 | |
JPS60201692A (ja) | 配線回路装置 | |
JP2000138329A (ja) | 変換モジュールの製造方法 | |
JPH0992746A (ja) | リードレスチップキャリア | |
JP2000138325A (ja) | 変換モジュール及びその製造方法 | |
JP2000183243A (ja) | 変換モジュール | |
JPH06318666A (ja) | セラミックパッケージ | |
JPH0710969U (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090228 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110228 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120229 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |