JPH06318666A - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JPH06318666A JPH06318666A JP24013793A JP24013793A JPH06318666A JP H06318666 A JPH06318666 A JP H06318666A JP 24013793 A JP24013793 A JP 24013793A JP 24013793 A JP24013793 A JP 24013793A JP H06318666 A JPH06318666 A JP H06318666A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- ceramic
- mounting
- metal lead
- mounting carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ファイン化したときでもマザーボードである
プリント配線板に対して容易にかつ確実に実装でき、し
かも温度変化による応力の影響を緩和できかつ低コスト
化をも実現できるセラミックパッケージを提供するこ
と。 【構成】 このセラミックパッケージ１５は、半導体素
子９を搭載するためのセラミックス配線基板５と実装用
キャリア１とからなる。実装用キャリア１を構成する可
撓性を有する樹脂基体２の少なくともいずれかの面に
は、放射状に広がる複数本の金属リード４が形成されて
いる。各金属リード４の内端は、セラミックス配線基板
５側の導体部分との電気的接続をとるための端子４ａと
なっている。各金属リード４の外端は、マザーボード１
６側との電気的接続をとるための脚部４ｂとなってい
る。
プリント配線板に対して容易にかつ確実に実装でき、し
かも温度変化による応力の影響を緩和できかつ低コスト
化をも実現できるセラミックパッケージを提供するこ
と。 【構成】 このセラミックパッケージ１５は、半導体素
子９を搭載するためのセラミックス配線基板５と実装用
キャリア１とからなる。実装用キャリア１を構成する可
撓性を有する樹脂基体２の少なくともいずれかの面に
は、放射状に広がる複数本の金属リード４が形成されて
いる。各金属リード４の内端は、セラミックス配線基板
５側の導体部分との電気的接続をとるための端子４ａと
なっている。各金属リード４の外端は、マザーボード１
６側との電気的接続をとるための脚部４ｂとなってい
る。
Description
【０００１】
【産業上の利用分野】本発明は、セラミックパッケージ
に関するものである。
に関するものである。
【０００２】
【従来の技術】従来より、導体回路を有する絶縁基板上
にＩＣチップ等を搭載し、かつそのＩＣチップをキャッ
プで気密に封止した容器（半導体素子パッケージ）とし
て、様々なものが知られている。なかでも、パッケージ
を構成する絶縁基板にアルミナ基板や窒化アルミニウム
基板等の高熱伝導材料を使用した、いわゆるセラミック
パッケージに対する期待が近年特に高まっている。
にＩＣチップ等を搭載し、かつそのＩＣチップをキャッ
プで気密に封止した容器（半導体素子パッケージ）とし
て、様々なものが知られている。なかでも、パッケージ
を構成する絶縁基板にアルミナ基板や窒化アルミニウム
基板等の高熱伝導材料を使用した、いわゆるセラミック
パッケージに対する期待が近年特に高まっている。
【０００３】この種のパッケージとしては、例えば側面
に端子を有するＤＩＰ（デュアル・インライン・パッケ
ージ）やＱＦＰ（クアッド・フラット・パッケージ）、
下面に端子を有するＰＧＡ（ピン・グリッド・アレイ）
等がある。そして、これらのパッケージは、通常、樹脂
等からなるプリント配線板に実装されると共にプリント
配線板側の導体部との電気的接続が図られた状態で使用
される。
に端子を有するＤＩＰ（デュアル・インライン・パッケ
ージ）やＱＦＰ（クアッド・フラット・パッケージ）、
下面に端子を有するＰＧＡ（ピン・グリッド・アレイ）
等がある。そして、これらのパッケージは、通常、樹脂
等からなるプリント配線板に実装されると共にプリント
配線板側の導体部との電気的接続が図られた状態で使用
される。
【０００４】前述したパッケージのうちＰＧＡタイプの
パッケージでは、下面側に突出した多数のピンを被実装
側であるプリント配線板側の貫通スルーホール内に挿入
するという実装方法が採られている。そして、ピンのピ
ッチとしては、２．５４mm（100mil），１．２７mm（50
mil ）が従来までの主流となっている。
パッケージでは、下面側に突出した多数のピンを被実装
側であるプリント配線板側の貫通スルーホール内に挿入
するという実装方法が採られている。そして、ピンのピ
ッチとしては、２．５４mm（100mil），１．２７mm（50
mil ）が従来までの主流となっている。
【０００５】
【発明が解決しようとする課題】近年においては、ＩＣ
チップ自体の高機能化・高集積化等に伴って、それを搭
載するためのパッケージについても、ピン数の増加や、
ピン及び配線パターンのピッチを狭くすること（ファイ
ン化）等が要求されている。また、このような配線のフ
ァイン化に伴うパッケージサイズの小型化は、高価なセ
ラミックス材料を用いたパッケージの製造コストを下げ
るうえでも好ましいと考えられている。
チップ自体の高機能化・高集積化等に伴って、それを搭
載するためのパッケージについても、ピン数の増加や、
ピン及び配線パターンのピッチを狭くすること（ファイ
ン化）等が要求されている。また、このような配線のフ
ァイン化に伴うパッケージサイズの小型化は、高価なセ
ラミックス材料を用いたパッケージの製造コストを下げ
るうえでも好ましいと考えられている。
【０００６】ところが、ファイン化の一貫としてピンの
ピッチを１．０mm以下に狭くすると、ピン立てや貫通ス
ルーホールの形成を精度良く行うことが難しくなり、プ
リント配線板へのパッケージの実装が極めて困難になっ
てしまう。
ピッチを１．０mm以下に狭くすると、ピン立てや貫通ス
ルーホールの形成を精度良く行うことが難しくなり、プ
リント配線板へのパッケージの実装が極めて困難になっ
てしまう。
【０００７】また、セラミックス材料からなるパッケー
ジと樹脂材料からなるプリント配線板（いわゆるマザー
ボード）とでは、熱膨張係数に差があるという問題があ
る。このため、ピンや配線パターンが周囲の温度変化等
による応力の影響を受け、接続不良等の不具合が生じる
場合がある。
ジと樹脂材料からなるプリント配線板（いわゆるマザー
ボード）とでは、熱膨張係数に差があるという問題があ
る。このため、ピンや配線パターンが周囲の温度変化等
による応力の影響を受け、接続不良等の不具合が生じる
場合がある。
【０００８】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、ファイン化したときでもマザーボ
ードであるプリント配線板に対して容易にかつ確実に実
装することが可能であり、しかも温度変化等による応力
の影響を緩和でき、かつ低コスト化をも実現することが
できるセラミックパッケージを提供することにある。
であり、その目的は、ファイン化したときでもマザーボ
ードであるプリント配線板に対して容易にかつ確実に実
装することが可能であり、しかも温度変化等による応力
の影響を緩和でき、かつ低コスト化をも実現することが
できるセラミックパッケージを提供することにある。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、半導体素子を搭載するためのセラミ
ックス配線基板と、可撓性を有する樹脂基体の少なくと
もいずれかの面に放射状に広がる複数本の金属リードを
備えた実装用キャリアとからなり、前記各金属リードの
内端を前記セラミックス配線基板側との電気的接続をと
るための端子とし、前記各金属リードの外端をマザーボ
ード側との電気的接続をとるための脚部としたことを特
徴とするセラミックパッケージをその要旨としている。
めに、本発明では、半導体素子を搭載するためのセラミ
ックス配線基板と、可撓性を有する樹脂基体の少なくと
もいずれかの面に放射状に広がる複数本の金属リードを
備えた実装用キャリアとからなり、前記各金属リードの
内端を前記セラミックス配線基板側との電気的接続をと
るための端子とし、前記各金属リードの外端をマザーボ
ード側との電気的接続をとるための脚部としたことを特
徴とするセラミックパッケージをその要旨としている。
【００１０】この場合、セラミックス配線基板の導体部
分に端子を設け、前記端子と各金属リード側の端子とを
はんだバンプを介して接合したり、樹脂基体をフィルム
状のものとしても良い。また、金属リードの脚部または
脚部よりも外端側となる部分に導通検査用パッドを設け
ても良い。
分に端子を設け、前記端子と各金属リード側の端子とを
はんだバンプを介して接合したり、樹脂基体をフィルム
状のものとしても良い。また、金属リードの脚部または
脚部よりも外端側となる部分に導通検査用パッドを設け
ても良い。
【００１１】
【作用】この構成によると、セラミックス配線基板側の
導体部分は、被実装側であるマザーボードの導体部分に
じかに接続されるわけではなく、実装用キャリアの金属
リードを介して間接的に接続されることになる。このた
め、ファイン化への対応が容易になり、かつそのような
場合であっても、ピンを用いたときのように実装が困難
になることはない。
導体部分は、被実装側であるマザーボードの導体部分に
じかに接続されるわけではなく、実装用キャリアの金属
リードを介して間接的に接続されることになる。このた
め、ファイン化への対応が容易になり、かつそのような
場合であっても、ピンを用いたときのように実装が困難
になることはない。
【００１２】また、この構成によると、セラミックス配
線基板とマザーボードとの熱膨張係数差が大きくても、
両者間に介在する実装用キャリアによって応力が緩衝さ
れ、接続不良等の発生が防止される。
線基板とマザーボードとの熱膨張係数差が大きくても、
両者間に介在する実装用キャリアによって応力が緩衝さ
れ、接続不良等の発生が防止される。
【００１３】この場合、セラミックス配線基板の導体部
分に端子を設け、前記端子と金属リードの端子とをはん
だバンプを介して接合することが望ましい。この接合方
法は、一般にピン接合のときほど厳密な精度は要求され
ず、ピン立てや基板側の貫通スルーホールの形成も不要
なため、パッケージがファイン化したときの接合方法と
して適している。
分に端子を設け、前記端子と金属リードの端子とをはん
だバンプを介して接合することが望ましい。この接合方
法は、一般にピン接合のときほど厳密な精度は要求され
ず、ピン立てや基板側の貫通スルーホールの形成も不要
なため、パッケージがファイン化したときの接合方法と
して適している。
【００１４】また、樹脂基体をフィルム状にすることが
望ましい。その理由は、このような形状にすると可撓性
が増すため、セラミックス配線基板と被実装側のプリン
ト配線板との間の応力をより確実に緩衝できるからであ
る。
望ましい。その理由は、このような形状にすると可撓性
が増すため、セラミックス配線基板と被実装側のプリン
ト配線板との間の応力をより確実に緩衝できるからであ
る。
【００１５】更に、金属リードの脚部または脚部よりも
外端側となる部分に導通検査用パッドを設けておくこと
により、搭載された後における電子部品の導通検査が容
易になる。
外端側となる部分に導通検査用パッドを設けておくこと
により、搭載された後における電子部品の導通検査が容
易になる。
【００１６】
〔実施例１〕以下、本発明を窒化アルミニウム（Ａｌ
Ｎ）製のセラミックパッケージに具体化した実施例を図
１〜図５に基づき詳細に説明する。
Ｎ）製のセラミックパッケージに具体化した実施例を図
１〜図５に基づき詳細に説明する。
【００１７】図５に示されるように、実施例１のセラミ
ックパッケージ１５は、主としてセラミックス配線基板
としてのＡｌＮ多層配線基板（以下、単に多層板とい
う）５と実装用キャリア１とによって構成されている。
ックパッケージ１５は、主としてセラミックス配線基板
としてのＡｌＮ多層配線基板（以下、単に多層板とい
う）５と実装用キャリア１とによって構成されている。
【００１８】まず、接合前における実装用キャリア１及
び多層板５の構成についてそれぞれ説明する。図１に示
されるように、実装用キャリア１は、主として絶縁体部
分である樹脂基体としてのポリイミドフィルム２と、導
体部分である金属リード４とからなる。ポリイミドフィ
ルム２は略正方形状であり、その外縁部には台形状ホー
ル２ｂが４つ設けられている。ポリイミドフィルム２の
片面（本実施例では上面）には、放射状に広がる複数本
の金属リード４が形成されている。
び多層板５の構成についてそれぞれ説明する。図１に示
されるように、実装用キャリア１は、主として絶縁体部
分である樹脂基体としてのポリイミドフィルム２と、導
体部分である金属リード４とからなる。ポリイミドフィ
ルム２は略正方形状であり、その外縁部には台形状ホー
ル２ｂが４つ設けられている。ポリイミドフィルム２の
片面（本実施例では上面）には、放射状に広がる複数本
の金属リード４が形成されている。
【００１９】各金属リード４の内端、即ちポリイミドフ
ィルム２の中心側の端部には、多層板５側の導体部分と
の電気的接続をとるための端子として、正方形状の接続
用パッド４ａが形成されている。接続用パッド４ａは、
図１に示されるようにポリイミドフィルム２の上面にお
いて等間隔にかつ規則的に配列されている。一方、各金
属リード４の外端、即ちポリイミドフィルム２の外縁側
の端部は、マザーボード１６側との電気的接続をとるた
めの脚部４ｂとなっている。ポリイミドフィルム２の上
面には、はんだバンプ１７による金属リード４間のショ
ートを未然に防止するために、ソルダーレジスト１２が
形成されている。図１に示されるように、被覆された金
属リード４の内端側部分のうち、接続用パッド４ａの部
分のみがソルダーレジスト１２から露出した状態となっ
ている。
ィルム２の中心側の端部には、多層板５側の導体部分と
の電気的接続をとるための端子として、正方形状の接続
用パッド４ａが形成されている。接続用パッド４ａは、
図１に示されるようにポリイミドフィルム２の上面にお
いて等間隔にかつ規則的に配列されている。一方、各金
属リード４の外端、即ちポリイミドフィルム２の外縁側
の端部は、マザーボード１６側との電気的接続をとるた
めの脚部４ｂとなっている。ポリイミドフィルム２の上
面には、はんだバンプ１７による金属リード４間のショ
ートを未然に防止するために、ソルダーレジスト１２が
形成されている。図１に示されるように、被覆された金
属リード４の内端側部分のうち、接続用パッド４ａの部
分のみがソルダーレジスト１２から露出した状態となっ
ている。
【００２０】金属リード４の最外端は、ＩＣチップ９の
導通試験等に使用される長方形状の導通検査用パッド４
ｃとなっている。なお、本実施例の導通検査用パッド４
ｃは、プリント配線板１６の実装時に実装用キャリア１
から除去されるようになっている。
導通試験等に使用される長方形状の導通検査用パッド４
ｃとなっている。なお、本実施例の導通検査用パッド４
ｃは、プリント配線板１６の実装時に実装用キャリア１
から除去されるようになっている。
【００２１】ここで図１の実装用キャリア１を作製する
ときの一般的な手順を図４（ａ）〜図４（ｆ）に基づい
て述べる。実装用キャリア１は、厚さ１００μｍ前後の
ポリイミドフィルム（商品名：ＩＥＬ−Ｌ１２０）２を
出発材料として作製される。このポリイミドフィルム２
の片面には、図４（ａ）に示されるように、予め厚さ約
２０μｍの接着剤層Ｂが形成されている。次に、図４
（ｂ）に示されるように、ポリイミドフィルム２をルー
ター加工することによって、その外縁部に台形状ホール
２ｂを形成する。次に、図４（ｃ）に示されるように、
接着剤層Ｂを有する面に厚さ３５μｍの銅箔Ｃをラミネ
ートする。そして、図４（ｄ）に示されるように、銅箔
Ｃの表面に更に感光性樹脂製のドライフィルムＤｆをラ
ミネートする。また、ポリイミドフィルム２の裏側に液
体レジストＬｒを塗布することにより、台形状ホール２
ｂを暫定的に穴埋めしておく。
ときの一般的な手順を図４（ａ）〜図４（ｆ）に基づい
て述べる。実装用キャリア１は、厚さ１００μｍ前後の
ポリイミドフィルム（商品名：ＩＥＬ−Ｌ１２０）２を
出発材料として作製される。このポリイミドフィルム２
の片面には、図４（ａ）に示されるように、予め厚さ約
２０μｍの接着剤層Ｂが形成されている。次に、図４
（ｂ）に示されるように、ポリイミドフィルム２をルー
ター加工することによって、その外縁部に台形状ホール
２ｂを形成する。次に、図４（ｃ）に示されるように、
接着剤層Ｂを有する面に厚さ３５μｍの銅箔Ｃをラミネ
ートする。そして、図４（ｄ）に示されるように、銅箔
Ｃの表面に更に感光性樹脂製のドライフィルムＤｆをラ
ミネートする。また、ポリイミドフィルム２の裏側に液
体レジストＬｒを塗布することにより、台形状ホール２
ｂを暫定的に穴埋めしておく。
【００２２】ここで、ドライフィルムＤｆ上に図示しな
いマスクを配置して露光・現像を行った後、銅を溶解し
得るエッチング液で銅箔Ｃを処理することよって、銅箔
Ｃを部分的に除去する。この工程を経ると、ポリイミド
フィルム２の所定部分に接続用パッド４ａ、脚部４ｂ及
び導通検査用パッド４ｃを有する金属リード４が形成さ
れる。この後、図４（ｅ）に示されるように、不要とな
ったドライフィルムＤｆ及び液体レジストＬｒを金属リ
ード４から剥離する。更に、ポリイミドフィルム２の上
面にソルダーレジスト１２を塗布し、露光・現像を行う
ことにより、図４（ｆ）に示されるように、接続用パッ
ド４ａの部分に開口を形成する。以上の手順を経ること
によって、実装用キャリア１が得られる。
いマスクを配置して露光・現像を行った後、銅を溶解し
得るエッチング液で銅箔Ｃを処理することよって、銅箔
Ｃを部分的に除去する。この工程を経ると、ポリイミド
フィルム２の所定部分に接続用パッド４ａ、脚部４ｂ及
び導通検査用パッド４ｃを有する金属リード４が形成さ
れる。この後、図４（ｅ）に示されるように、不要とな
ったドライフィルムＤｆ及び液体レジストＬｒを金属リ
ード４から剥離する。更に、ポリイミドフィルム２の上
面にソルダーレジスト１２を塗布し、露光・現像を行う
ことにより、図４（ｆ）に示されるように、接続用パッ
ド４ａの部分に開口を形成する。以上の手順を経ること
によって、実装用キャリア１が得られる。
【００２３】図２〜図４に示されるように、多層板５の
上面中央部には、半導体素子としてのＩＣチップ９が搭
載されている。このような多層板５は、例えばグリーン
シートに導体ペーストを印刷したものを積層した後、そ
の積層体を高温条件下において焼成することによって得
ることができる。多層板５には複数のスルーホール８が
形成されている。スルーホール８の上部開口には、ボン
ディングパッド６が接合されている。ボンディングパッ
ド６とＩＣチップ９側のボンディングパッド（図示略）
とは、金ワイヤ１０を介してボンディングされている。
ワイヤボンディングされたＩＣチップ９は、それよりも
ひとまわり大きなＡｌＮ製のキャップ１１によって気密
に封止される。
上面中央部には、半導体素子としてのＩＣチップ９が搭
載されている。このような多層板５は、例えばグリーン
シートに導体ペーストを印刷したものを積層した後、そ
の積層体を高温条件下において焼成することによって得
ることができる。多層板５には複数のスルーホール８が
形成されている。スルーホール８の上部開口には、ボン
ディングパッド６が接合されている。ボンディングパッ
ド６とＩＣチップ９側のボンディングパッド（図示略）
とは、金ワイヤ１０を介してボンディングされている。
ワイヤボンディングされたＩＣチップ９は、それよりも
ひとまわり大きなＡｌＮ製のキャップ１１によって気密
に封止される。
【００２４】スルーホール８の下部開口には、実装用キ
ャリア１との接合時に使用される端子としての接続用パ
ッド７が接合されている。実装用キャリア１側の接続用
パッド４ａと多層板５側の接続用パッド７とは、同数で
ありかつ互いに対応する位置関係となっている。
ャリア１との接合時に使用される端子としての接続用パ
ッド７が接合されている。実装用キャリア１側の接続用
パッド４ａと多層板５側の接続用パッド７とは、同数で
ありかつ互いに対応する位置関係となっている。
【００２５】図５に示されるように、実装用キャリア１
は多層板５の下面に取付けられる。そして、接続用パッ
ド４ａ，７同士の接合は、多層板５の接続用パッド７上
に予め設けられたはんだバンプ１７をリフローすること
によって行われる。その結果、実装用キャリア１側の金
属リード４と多層板５側の導体部分とが、はんだバンプ
１７を介して電気的に接続された状態となる。この後、
金型等を用いた加工によって実装用キャリア１が所定位
置（図４(f) の破線の位置）で切断され、実装用キャリ
ア１から導通検査用パッド４ｃが除去される。このと
き、金型によって各金属リード４の脚部４ｂがガルウィ
ング状に屈曲される。
は多層板５の下面に取付けられる。そして、接続用パッ
ド４ａ，７同士の接合は、多層板５の接続用パッド７上
に予め設けられたはんだバンプ１７をリフローすること
によって行われる。その結果、実装用キャリア１側の金
属リード４と多層板５側の導体部分とが、はんだバンプ
１７を介して電気的に接続された状態となる。この後、
金型等を用いた加工によって実装用キャリア１が所定位
置（図４(f) の破線の位置）で切断され、実装用キャリ
ア１から導通検査用パッド４ｃが除去される。このと
き、金型によって各金属リード４の脚部４ｂがガルウィ
ング状に屈曲される。
【００２６】以上のようにして得られるセラミックパッ
ケージ１５は、マザーボード（本実施例ではエポキシ樹
脂等からなるプリント配線板）１６に実装された状態で
使用される。このとき、図５に示されるように、屈曲さ
れた脚部４ｂとマザーボード１６側の導体パターン１６
ａとは、はんだ付け等により接合される。
ケージ１５は、マザーボード（本実施例ではエポキシ樹
脂等からなるプリント配線板）１６に実装された状態で
使用される。このとき、図５に示されるように、屈曲さ
れた脚部４ｂとマザーボード１６側の導体パターン１６
ａとは、はんだ付け等により接合される。
【００２７】さて、本実施例の構成によると、多層板５
側の導体部分は、マザーボード１６側の導体パターン１
６ａにじかに接続されないことを特徴とする。つまり、
前記導体部分は、実装用キャリア１の周辺部から四方に
放射状に広がった金属リード４を介して、導体パターン
１６ａに間接的に接続されることになる。それゆえ、従
来のセラミックパッケージとは異なり、狭いスペースに
多数のピンを立てたり、マザーボード１６側にピン実装
用の貫通スルーホールを多数設けることも不要となる。
よって、従来においてファイン化の障壁となっていた諸
問題が解消されることとなる。
側の導体部分は、マザーボード１６側の導体パターン１
６ａにじかに接続されないことを特徴とする。つまり、
前記導体部分は、実装用キャリア１の周辺部から四方に
放射状に広がった金属リード４を介して、導体パターン
１６ａに間接的に接続されることになる。それゆえ、従
来のセラミックパッケージとは異なり、狭いスペースに
多数のピンを立てたり、マザーボード１６側にピン実装
用の貫通スルーホールを多数設けることも不要となる。
よって、従来においてファイン化の障壁となっていた諸
問題が解消されることとなる。
【００２８】この結果、接続用パッド４ａ，７数の増加
及びその狭ピッチ化などが実現可能になり、ひいては製
造コストの低減が達成可能になる。また、実施例のよう
なはんだバンプ１７による接合方法によると、ピンを貫
通スルーホールに挿入するという従来の接合方法のとき
ほど厳密な寸法精度が要求されないという利点がある。
このため、ファイン化したセラミックパッケージ１５を
マザーボード１６に実装する場合でも、従来と比較して
実装作業を容易にかつ確実に行うことが可能となる。
及びその狭ピッチ化などが実現可能になり、ひいては製
造コストの低減が達成可能になる。また、実施例のよう
なはんだバンプ１７による接合方法によると、ピンを貫
通スルーホールに挿入するという従来の接合方法のとき
ほど厳密な寸法精度が要求されないという利点がある。
このため、ファイン化したセラミックパッケージ１５を
マザーボード１６に実装する場合でも、従来と比較して
実装作業を容易にかつ確実に行うことが可能となる。
【００２９】更に、実装用キャリア１に導通検査用パッ
ド４ｃを設けた実施例の構成によると、接続用パッド４
ａ，７の数が増えたり狭ピッチ化した場合であっても、
それらに無関係に導通検査等を実施できるという利点が
ある。
ド４ｃを設けた実施例の構成によると、接続用パッド４
ａ，７の数が増えたり狭ピッチ化した場合であっても、
それらに無関係に導通検査等を実施できるという利点が
ある。
【００３０】本実施例では、実装用キャリア１を構成す
る樹脂基体として、可撓性に優れたポリイミドフィルム
２を選択している。このため、多層板５とマザーボード
１６との間の熱膨張係数差が大きくても、周囲の温度変
化等に起因する応力は、両者間に介在する実装用キャリ
ア１によって緩衝される。その結果、接続不良等の発生
等を未然に防止することが可能となる。そして、このよ
うなフィルム状のものであれば、セラミックパッケージ
１５の肉厚化または高コスト化をもたらすという不利益
もない。 〔実施例２〕次に、図６〜図８に基づき実施例２のセラ
ミックパッケージ２０を詳細に説明する。
る樹脂基体として、可撓性に優れたポリイミドフィルム
２を選択している。このため、多層板５とマザーボード
１６との間の熱膨張係数差が大きくても、周囲の温度変
化等に起因する応力は、両者間に介在する実装用キャリ
ア１によって緩衝される。その結果、接続不良等の発生
等を未然に防止することが可能となる。そして、このよ
うなフィルム状のものであれば、セラミックパッケージ
１５の肉厚化または高コスト化をもたらすという不利益
もない。 〔実施例２〕次に、図６〜図８に基づき実施例２のセラ
ミックパッケージ２０を詳細に説明する。
【００３１】図６には、多層板５と共にセラミックパッ
ケージ２０を構成する実装用キャリア２１が示されてい
る。本実施例の実装用キャリア２１は、ポリイミドフィ
ルム２の片面に放射状に広がる複数本の金属リード４が
形成されてなることが実施例１との共通点である。ま
た、接続用パッド４ａ、脚部４ｂ、導通検査用パッド４
ｃ、台形状ホール２ｂの形状・配列等は基本的に実施例
１のときと同じであるため、ここではそれらの詳細な説
明を省略する。
ケージ２０を構成する実装用キャリア２１が示されてい
る。本実施例の実装用キャリア２１は、ポリイミドフィ
ルム２の片面に放射状に広がる複数本の金属リード４が
形成されてなることが実施例１との共通点である。ま
た、接続用パッド４ａ、脚部４ｂ、導通検査用パッド４
ｃ、台形状ホール２ｂの形状・配列等は基本的に実施例
１のときと同じであるため、ここではそれらの詳細な説
明を省略する。
【００３２】この実装用キャリア２１の場合、図７に示
されるように金属リード４がポリイミドフィルム２の下
面に配置されている。そして、この点が実施例１の実装
用キャリア１の構成との大きな相違点になっている。従
って、この実装用キャリア２１のポリイミドフィルム２
には、ショート防止用のソルダーレジスト１２が形成さ
れていない。また、ポリイミドフィルム２において各接
続用パッド４ａが形成された部分には、ポリイミドフィ
ルム２の表裏を貫通するめっきスルーホール２２が形成
されている。即ち、接続用パッド４ａが下面側になるこ
の実装用キャリア２１の場合、実質的にはめっきスルー
ホール２２の上部開口２２ａが接続用の端子として機能
することになる。
されるように金属リード４がポリイミドフィルム２の下
面に配置されている。そして、この点が実施例１の実装
用キャリア１の構成との大きな相違点になっている。従
って、この実装用キャリア２１のポリイミドフィルム２
には、ショート防止用のソルダーレジスト１２が形成さ
れていない。また、ポリイミドフィルム２において各接
続用パッド４ａが形成された部分には、ポリイミドフィ
ルム２の表裏を貫通するめっきスルーホール２２が形成
されている。即ち、接続用パッド４ａが下面側になるこ
の実装用キャリア２１の場合、実質的にはめっきスルー
ホール２２の上部開口２２ａが接続用の端子として機能
することになる。
【００３３】なお、図６の実装用キャリア２１は、実施
例１の実装用キャリア１と基本構造が同一であることか
ら、基本的には実施例１にて示した手順に準拠して作製
することができる。但し、本実施例の場合、めっきスル
ーホール２２形成用の穴あけ工程及びその部分への無電
解銅めっき工程が必要になる。また、ソルダーレジスト
１２形成工程が不要になる。
例１の実装用キャリア１と基本構造が同一であることか
ら、基本的には実施例１にて示した手順に準拠して作製
することができる。但し、本実施例の場合、めっきスル
ーホール２２形成用の穴あけ工程及びその部分への無電
解銅めっき工程が必要になる。また、ソルダーレジスト
１２形成工程が不要になる。
【００３４】図８に示されるように、実装用キャリア２
１は多層板５の下面に取付けられる。そして、接続用パ
ッド４ａとめっきスルーホール２２の上部開口２２ａと
の接合は、多層板５の接続用パッド７上に予め設けられ
たはんだバンプ１７をリフローすることによって行われ
る。その結果、実装用キャリア２１側の金属リード４と
多層板５側の導体部分とが、はんだバンプ１７を介して
電気的に接続された状態となる。この後、金型等を用い
た加工によって実装用キャリア２１が所定位置（図７の
破線の位置）で切断され、実装用キャリア２１から導通
検査用パッド４ｃが除去される。このとき、金型によっ
て各金属リード４の脚部４ｂがガルウィング状に屈曲さ
れる。そして、屈曲された脚部４ｂは、マザーボード１
６側の導体パターン１６ａに対してはんだ等により接合
される。
１は多層板５の下面に取付けられる。そして、接続用パ
ッド４ａとめっきスルーホール２２の上部開口２２ａと
の接合は、多層板５の接続用パッド７上に予め設けられ
たはんだバンプ１７をリフローすることによって行われ
る。その結果、実装用キャリア２１側の金属リード４と
多層板５側の導体部分とが、はんだバンプ１７を介して
電気的に接続された状態となる。この後、金型等を用い
た加工によって実装用キャリア２１が所定位置（図７の
破線の位置）で切断され、実装用キャリア２１から導通
検査用パッド４ｃが除去される。このとき、金型によっ
て各金属リード４の脚部４ｂがガルウィング状に屈曲さ
れる。そして、屈曲された脚部４ｂは、マザーボード１
６側の導体パターン１６ａに対してはんだ等により接合
される。
【００３５】さて、本実施例の構成によると、多層板５
側の導体部分は、マザーボード１６側の導体パターン１
６ａにじかに接続されず、四方に放射状に広がった金属
リード４を介して間接的に接続されることになる。それ
ゆえ、実施例１のときと同じく、従来の諸問題（狭いス
ペースに多数のピンを立てること、マザーボード１６側
にピン実装用の貫通スルーホールを多数設けること等）
が解消される。この結果、接続用パッド４ａ，７数の増
加及びその狭ピッチ化などが実現可能になり、ひいては
製造コストの低減が達成可能になる。
側の導体部分は、マザーボード１６側の導体パターン１
６ａにじかに接続されず、四方に放射状に広がった金属
リード４を介して間接的に接続されることになる。それ
ゆえ、実施例１のときと同じく、従来の諸問題（狭いス
ペースに多数のピンを立てること、マザーボード１６側
にピン実装用の貫通スルーホールを多数設けること等）
が解消される。この結果、接続用パッド４ａ，７数の増
加及びその狭ピッチ化などが実現可能になり、ひいては
製造コストの低減が達成可能になる。
【００３６】また、本実施例の構成によると、従来とき
ほど厳密な寸法精度が要求されないため、ファイン化し
たセラミックパッケージ２０をマザーボード１６に実装
する作業が容易かつ確実なものとなる。更に、導通検査
用パッド４ｃを設けていることから、狭ピッチ化したと
きなどの導通検査が容易になる。
ほど厳密な寸法精度が要求されないため、ファイン化し
たセラミックパッケージ２０をマザーボード１６に実装
する作業が容易かつ確実なものとなる。更に、導通検査
用パッド４ｃを設けていることから、狭ピッチ化したと
きなどの導通検査が容易になる。
【００３７】そして、実装用キャリア２１に可撓性に優
れたポリイミドフィルム２を使用していることから、多
層板５とマザーボード１６との間の熱膨張係数差に起因
する応力も確実に緩衝される。その結果、接続不良等の
発生等が未然に防止される。しかも、このようなフィル
ム状のものであれば、セラミックパッケージ２０の肉厚
化または高コスト化をもたらすという不利益もない。
れたポリイミドフィルム２を使用していることから、多
層板５とマザーボード１６との間の熱膨張係数差に起因
する応力も確実に緩衝される。その結果、接続不良等の
発生等が未然に防止される。しかも、このようなフィル
ム状のものであれば、セラミックパッケージ２０の肉厚
化または高コスト化をもたらすという不利益もない。
【００３８】なお、実施例２の実装用キャリア２１の場
合、金属リード４が多層板５側に配置されていないた
め、はんだバンプ１７をリフローさせることによるショ
ートが発生し難いという利点がある。従って、ショート
を防止するためのソルダーレジスト１２が不要になる。
このため、実施例１のときよりも更に製造コストを易く
することが可能になる。
合、金属リード４が多層板５側に配置されていないた
め、はんだバンプ１７をリフローさせることによるショ
ートが発生し難いという利点がある。従って、ショート
を防止するためのソルダーレジスト１２が不要になる。
このため、実施例１のときよりも更に製造コストを易く
することが可能になる。
【００３９】本発明は上記実施例１，２の構成のみに限
定されることはなく、以下のような構成に変更すること
が可能である。例えば、 （ａ）実施例１，２にて使用したＡｌＮ製のセラミック
ス配線基板５以外のものとして、例えば窒化ホウ素、ア
ルミナ、窒化珪素、ムライト等からなるセラミックス配
線基板を使用しても良い。
定されることはなく、以下のような構成に変更すること
が可能である。例えば、 （ａ）実施例１，２にて使用したＡｌＮ製のセラミック
ス配線基板５以外のものとして、例えば窒化ホウ素、ア
ルミナ、窒化珪素、ムライト等からなるセラミックス配
線基板を使用しても良い。
【００４０】（ｂ）セラミックス配線基板５を実装用キ
ャリア１の上面側に取付ける場合、実施例１，２のよう
に、いわゆるフェースアップ式にするばかりでなく、フ
ェースダウン式にしても良い。また、セラミックス配線
基板５を実装用キャリア１の下面側に取付けた状態でマ
ザーボード１６に実装するという方法を採用することも
可能である。
ャリア１の上面側に取付ける場合、実施例１，２のよう
に、いわゆるフェースアップ式にするばかりでなく、フ
ェースダウン式にしても良い。また、セラミックス配線
基板５を実装用キャリア１の下面側に取付けた状態でマ
ザーボード１６に実装するという方法を採用することも
可能である。
【００４１】（ｃ）本発明を、１枚のセラミックス配線
基板５上に複数個のＩＣチップ９が搭載されたマルチチ
ップモジュールのようなものに具体化することもでき
る。また、本発明をＩＣチップ９以外の半導体部品を搭
載・封止したセラミックパッケージに具体化することも
勿論可能である。
基板５上に複数個のＩＣチップ９が搭載されたマルチチ
ップモジュールのようなものに具体化することもでき
る。また、本発明をＩＣチップ９以外の半導体部品を搭
載・封止したセラミックパッケージに具体化することも
勿論可能である。
【００４２】（ｄ）はんだバンプ１７は、実装用キャリ
ア１側の接続用パッド４ａ上または実装用キャリア２１
側のめっきスルーホール２２の上部開口２２ａ上に設け
ても良い。
ア１側の接続用パッド４ａ上または実装用キャリア２１
側のめっきスルーホール２２の上部開口２２ａ上に設け
ても良い。
【００４３】（ｅ）はんだ以外の金属として、例えば金
等を用いてバンプを形成しても良い。また、接続用パッ
ド４ａ，７同士の接合または接続用パッド４ａと上部開
口２２ａとの接合をするにあたり、バンプ以外の接合方
法を採用しても勿論良い。
等を用いてバンプを形成しても良い。また、接続用パッ
ド４ａ，７同士の接合または接続用パッド４ａと上部開
口２２ａとの接合をするにあたり、バンプ以外の接合方
法を採用しても勿論良い。
【００４４】（ｆ）樹脂基体２は実施例にて示したポリ
イミドフィルム２のみに限定されることはなく、例えば
エポキシやその他の樹脂からなるフィルムを用いても良
い。また、その形状もフィルム状のみに限られず、例え
ば板状等のその他の形状に変更することが勿論可能であ
る。また、ある程度の可撓性を有するものであれば、そ
の材質も適宜変更することが可能である。
イミドフィルム２のみに限定されることはなく、例えば
エポキシやその他の樹脂からなるフィルムを用いても良
い。また、その形状もフィルム状のみに限られず、例え
ば板状等のその他の形状に変更することが勿論可能であ
る。また、ある程度の可撓性を有するものであれば、そ
の材質も適宜変更することが可能である。
【００４５】なお、フィルム状の実装用キャリア１，２
１としては、例えば周知のＴＡＢテープのように、長尺
状であって複数個が連続しており、しかもスプロケット
用ホールが形成されているようなものを使用することが
好ましい。このようなＴＡＢテープ様の実装用キャリア
を使用すると、自動化等に好都合である。加えて、リー
ドフレームを備えたプリント配線板等を樹脂基体２とし
て用いることも可能である。
１としては、例えば周知のＴＡＢテープのように、長尺
状であって複数個が連続しており、しかもスプロケット
用ホールが形成されているようなものを使用することが
好ましい。このようなＴＡＢテープ様の実装用キャリア
を使用すると、自動化等に好都合である。加えて、リー
ドフレームを備えたプリント配線板等を樹脂基体２とし
て用いることも可能である。
【００４６】（ｇ）セラミックス配線基板５は、実施例
１，２のような多層板のみに限定されることはなく両面
板であっても良い。 （ｈ）キャップ１１の形状は、実施例１，２のものに限
定されることはない。例えば、セラミックス配線基板５
の略中央部にＩＣチップ９を収容するためのキャビティ
を形成したような場合には、板状のキャップにて封止す
るようにしても良い。この場合、キャップによる封止に
代えて、樹脂による封止を採用しても良い。
１，２のような多層板のみに限定されることはなく両面
板であっても良い。 （ｈ）キャップ１１の形状は、実施例１，２のものに限
定されることはない。例えば、セラミックス配線基板５
の略中央部にＩＣチップ９を収容するためのキャビティ
を形成したような場合には、板状のキャップにて封止す
るようにしても良い。この場合、キャップによる封止に
代えて、樹脂による封止を採用しても良い。
【００４７】（ｉ）勿論、本発明のセラミックパッケー
ジ１５，２０が実装されるべきマザーボード１６は、必
ずしも樹脂製のプリント配線板１６であることに限られ
ない。例えば、セラミックス焼結体やアルミニウム等の
金属板に導体パターンが印刷された配線板等であっても
良い。
ジ１５，２０が実装されるべきマザーボード１６は、必
ずしも樹脂製のプリント配線板１６であることに限られ
ない。例えば、セラミックス焼結体やアルミニウム等の
金属板に導体パターンが印刷された配線板等であっても
良い。
【００４８】この場合、被実装側であるセラミックス配
線板の熱膨張係数と、セラミック配線基板５の熱膨張係
数とが異なるようなき合には、前述したマザーボード１
６のときと同様に熱膨張係数差による応力が緩衝される
ことになる。
線板の熱膨張係数と、セラミック配線基板５の熱膨張係
数とが異なるようなき合には、前述したマザーボード１
６のときと同様に熱膨張係数差による応力が緩衝される
ことになる。
【００４９】（ｊ）金属リード４を形成するにあたり、
銅箔以外の金属箔を用いても勿論良い。また、金属リー
ド４において脚部４ｂとなる部分以外（接続用パッド４
ａ等）については、例えばタングステンペーストのよう
な導電性金属ペーストの印刷や、めっきなどによっても
形成することが可能である。
銅箔以外の金属箔を用いても勿論良い。また、金属リー
ド４において脚部４ｂとなる部分以外（接続用パッド４
ａ等）については、例えばタングステンペーストのよう
な導電性金属ペーストの印刷や、めっきなどによっても
形成することが可能である。
【００５０】（ｋ）金属リード４はポリイミドフィルム
２の両面に設けても良い。このような構成にすれば、よ
りファイン化したセラミック配線基板５との組み合わせ
によって高密度なセラミックパッケージを実現すること
ができる。つまり、この構成であると、接続用パッド４
ａとめっきスルーホール２２の上部開口２２ａとをポリ
イミドフィルム２の全面に多数個設けることが可能だか
らである。
２の両面に設けても良い。このような構成にすれば、よ
りファイン化したセラミック配線基板５との組み合わせ
によって高密度なセラミックパッケージを実現すること
ができる。つまり、この構成であると、接続用パッド４
ａとめっきスルーホール２２の上部開口２２ａとをポリ
イミドフィルム２の全面に多数個設けることが可能だか
らである。
【００５１】（ｌ）複数のセラミックス多層基板５を１
枚の実装用キャリア１，２１に載せた状態でマザーボー
ド１６に実装するという方式を採用しても良い。 （ｍ）実施例２の構成を採る場合、必ずしもめっきスル
ーホール２２を完全に無電解銅めっきで充填する必要は
なく、例えばめっきスルーホール２２内に多少の空隙を
残した状態としても良い。この場合、リフローによって
接合を行うときのはんだバンプ１７の分量制御が容易に
なる。
枚の実装用キャリア１，２１に載せた状態でマザーボー
ド１６に実装するという方式を採用しても良い。 （ｍ）実施例２の構成を採る場合、必ずしもめっきスル
ーホール２２を完全に無電解銅めっきで充填する必要は
なく、例えばめっきスルーホール２２内に多少の空隙を
残した状態としても良い。この場合、リフローによって
接合を行うときのはんだバンプ１７の分量制御が容易に
なる。
【００５２】（ｎ）実施例２の実装用キャリア２１の構
成を採用する場合、以下に示すような構成に代えても良
い。例えば、図９（ａ）に示される別例１のように、ポ
リイミドフィルム２の外周部に窓部２３を設けることに
より、各導通検査用パッド４ｃを上面側に露出させても
良い。また、図９（ｂ）に示される別例２のように、金
属リード４の脚部４ｂ自体に導通検査用パッド２４を設
けても良い。上記のような構成とすると、上面側から導
通検査を行うことができ好都合である。
成を採用する場合、以下に示すような構成に代えても良
い。例えば、図９（ａ）に示される別例１のように、ポ
リイミドフィルム２の外周部に窓部２３を設けることに
より、各導通検査用パッド４ｃを上面側に露出させても
良い。また、図９（ｂ）に示される別例２のように、金
属リード４の脚部４ｂ自体に導通検査用パッド２４を設
けても良い。上記のような構成とすると、上面側から導
通検査を行うことができ好都合である。
【００５３】
【発明の効果】以上詳述したように、本発明のセラミッ
クパッケージによれば、ファイン化したときでもマザー
ボードであるプリント配線板に対して容易にかつ確実に
実装することができるという優れた効果を奏する。しか
も、本発明のセラミックパッケージによれば、温度変化
等による応力の影響を緩和することができ、かつ低コス
ト化を実現することができるという優れた効果も奏す
る。
クパッケージによれば、ファイン化したときでもマザー
ボードであるプリント配線板に対して容易にかつ確実に
実装することができるという優れた効果を奏する。しか
も、本発明のセラミックパッケージによれば、温度変化
等による応力の影響を緩和することができ、かつ低コス
ト化を実現することができるという優れた効果も奏す
る。
【図１】実施例１の実装用キャリアを示す平面図であ
る。
る。
【図２】ＡｌＮ多層配線基板を示す平面図である。
【図３】図２のＡｌＮ多層配線基板の底面図である。
【図４】（ａ）〜（ｆ）は、図１の実装用キャリアの作
製手順を説明するための正断面図である。
製手順を説明するための正断面図である。
【図５】実施例１のセラミックパッケージをマザーボー
ドに実装した状態を示す部分概略正断面図である。
ドに実装した状態を示す部分概略正断面図である。
【図６】実施例２の実装用キャリアを示す平面図であ
る。
る。
【図７】図６の実装用キャリアを示す正断面図である。
【図８】実施例２のセラミックパッケージをマザーボー
ドに実装した状態を示す部分概略正断面図である。
ドに実装した状態を示す部分概略正断面図である。
【図９】（ａ）は別例１の実装用キャリアを示し、
（ｂ）は別例２の実装用キャリアを示す部分拡大平面図
である。
（ｂ）は別例２の実装用キャリアを示す部分拡大平面図
である。
１，２１…実装用キャリア、２…樹脂基体としてのポリ
イミドフィルム、４…金属リード、４ａ…端子としての
接続用パッド、４ｂ…脚部、４ｃ，２４…導通検査用パ
ッド、５…セラミックス配線基板としてのＡｌＮ多層配
線基板（＝多層板）、７…端子としての接続用パッド、
９…半導体素子としてのＩＣチップ、１６…マザーボー
ド、１７…はんだバンプ。
イミドフィルム、４…金属リード、４ａ…端子としての
接続用パッド、４ｂ…脚部、４ｃ，２４…導通検査用パ
ッド、５…セラミックス配線基板としてのＡｌＮ多層配
線基板（＝多層板）、７…端子としての接続用パッド、
９…半導体素子としてのＩＣチップ、１６…マザーボー
ド、１７…はんだバンプ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｕ 7128−4Ｅ
Claims (4)
- 【請求項１】半導体素子を搭載するためのセラミックス
配線基板と、 可撓性を有する樹脂基体の少なくともいずれかの面に放
射状に広がる複数本の金属リードを備えた実装用キャリ
アとからなり、前記各金属リードの内端を前記セラミッ
クス配線基板側との電気的接続をとるための端子とし、
前記各金属リードの外端をマザーボード側との電気的接
続をとるための脚部としたことを特徴とするセラミック
パッケージ。 - 【請求項２】前記セラミックス配線基板の導体部分に端
子を設け、前記端子と前記各金属リード側の端子とをは
んだバンプを介して接合したことを特徴とする請求項１
に記載のセラミックパッケージ。 - 【請求項３】前記樹脂基体はフィルム状であることを特
徴とした請求項１または２に記載のセラミックパッケー
ジ。 - 【請求項４】前記金属リードの脚部または前記脚部より
も外端側となる部分に導通検査用パッドを設けたことを
特徴とする請求項１乃至３のいずれか１項に記載のセラ
ミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24013793A JP3279765B2 (ja) | 1993-03-08 | 1993-09-27 | セラミックパッケージ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-46894 | 1993-03-08 | ||
| JP4689493 | 1993-03-08 | ||
| JP24013793A JP3279765B2 (ja) | 1993-03-08 | 1993-09-27 | セラミックパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318666A true JPH06318666A (ja) | 1994-11-15 |
| JP3279765B2 JP3279765B2 (ja) | 2002-04-30 |
Family
ID=26387041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24013793A Expired - Lifetime JP3279765B2 (ja) | 1993-03-08 | 1993-09-27 | セラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279765B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020048315A (ko) * | 2002-03-16 | 2002-06-22 | 김영선 | 이미지 센서 시스템을 위한 반도체 모듈 패캐지 |
| US9520544B2 (en) | 2014-09-30 | 2016-12-13 | Nichia Corporation | Light source including ceramic substrate mounted on mounting substrate |
-
1993
- 1993-09-27 JP JP24013793A patent/JP3279765B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020048315A (ko) * | 2002-03-16 | 2002-06-22 | 김영선 | 이미지 센서 시스템을 위한 반도체 모듈 패캐지 |
| US9520544B2 (en) | 2014-09-30 | 2016-12-13 | Nichia Corporation | Light source including ceramic substrate mounted on mounting substrate |
| US10833235B2 (en) | 2014-09-30 | 2020-11-10 | Nichia Corporation | Light source, method of manufacturing the light source, and method of mounting the light source |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3279765B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| US6889429B2 (en) | Method of making a lead-free integrated circuit package | |
| US20030222344A1 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| KR20050007394A (ko) | 반도체장치 및 그 제조방법 | |
| JPH09283695A (ja) | 半導体実装構造 | |
| US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPH05136558A (ja) | プリント板ユニツトの実装方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2001024033A (ja) | 半導体素子実装用テープ、半導体装置及びそれらの製造方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0462457B2 (ja) | ||
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2535739B2 (ja) | パッケ−ジの製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JPH0936271A (ja) | 半導体パッケージ | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2002280713A (ja) | 電子部品内蔵型回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |