JPH05136558A - プリント板ユニツトの実装方法 - Google Patents

Abstract

(57)【要約】 【目的】 各種電子機器に広く装着されるプリント板ユ
ニットの実装方法に関し、実装された半導体チップの信
頼性評価が確実にできるとともに更に高密度実装が可能
となってユニット全体が小形化でき、且つトータルコス
トをダウンすることを目的とする。 【構成】 高精度のファインパターンとメインボード11
への接合手段を形成した絶縁基板12-1に半導体チップ２
等の超高集積微小部品を実装したサブボード12を、各種
ＬＳＩ３および抵抗やコンデンサー等の受動チップ部品
４とともに上記メインボード11に搭載する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各種電子機器に広く装
着されるプリント板ユニットの実装方法に関する。

【０００２】最近、特にワードプロセッサーやパーソナ
ルコンピューター等の電子機器はディスクトップからラ
ップトップ, パームトップへと進化して更に小型化と高
性能化が要求されるに伴い、これらの機器に装着される
プリント板ユニットは高密度実装の一環として高集積半
導体（以下ＬＳＩと略称する）やハイブリット部品が急
速に進展して多ピン化および狭ピッチ化した小形電子部
品の表面実装が必要とされている。

【０００３】そのため、従来の表面実装技術（ＳＭＴ）
に加え、新たにＴＡＢ(Tape Aoutmated Bonding)やＣＯ
Ｂ(Chip On Board) などのテクノロジー開発によりダウ
ンサイジングされた部品の実装技術が必要となるととも
に、プリント配線基板（以下配線基板と略称する）の微
小部品実装部にはファインパターン化や金メッキ等の表
面処理に特別仕様が付与されている。

【０００４】しかるに、この微小部品の実装と汎用の各
種半導体デバイス（以下ＬＳＩと略称する）等の表面実
装作業がシリーズであるためリードタイムが長いと同時
に、この微小部品は接着剤等で配線基板の表面に固着し
ているから部品不良（ＣＯＢ部等）があるとプリント板
ユニット全体を廃却することとなるから、微小部品実装
部の品質確保と実装作業のコストを低下することができ
る新しいプリント板ユニットの実装方法が要求されてい
る。

【０００５】

【従来の技術】従来広く使用されているプリント板ユニ
ットの実装方法は、図４に示すようにＴＡＢ，ＣＯＭ，
フリップチップ等の半導体チップ２および各種表面実装
部品３，４と接合する図示していない導体パターンを形
成した配線基板１に対し、上記半導体チップ２を実装位
置に載置してその微細で多数本のリードワイヤを上記接
続パッドと接続して、上記半導体チップ２を覆うように
絶縁性の優れた樹脂よりなる接着剤を塗布することによ
り配線基板１の表面に固着した後に当該半導体チップ２
の特性試験が行われている。

【０００６】そして、この特性試験で上記半導体チップ
２が合格すると配線基板１の他の部分にＳＯＰ，ＱＦＰ
タイプ等のＬＳＩ３と抵抗やコンデンサー等の受動チッ
プ部品４の表面実装部品を接合位置に載置するとともに
図示していない入出力用のコネクタも前記配線基板１の
端縁に載置して、このＬＳＩ３，受動チップ部品４およ
び前記コネクタをリフローボンディング等によりフット
パターンと接合させて各種機能試験を行うことにより、
各種電子部品を高密度に表面実装したプリント板ユニッ
トが形成されている。

【０００７】

【発明が解決しようとする課題】以上説明した従来の実
装方法で問題となるのは、配線基板１の半導体チップ実
装位置に形成した微細なフットパターンと半導体チップ
２のリードワイヤを接続して絶縁性の優れた接着剤によ
り固着してこの半導体チップ２の特性試験を行った後
に、その配線基板１の他の部分にＬＳＩ３や受動チップ
部品４等を表面実装して全体の各種機能試験を行ってい
るために、アッセンブリ作業のリードタイムが長いと同
時に実装部品に不良があるとユニット全体の廃却につな
がり、配線基板１に実装する半導体チップ２の数が一枚
に数個と少ない場合が多くてユニットの出し入れ時間比
率が高くアッセンブリラインの稼働率が低くなってい
る。

【０００８】また、半導体チップ２と接合する部分には
接合品質確保のために金メッキが必要であるが基板中央
部のみの部分金めっきが不可能であるから、ファインな
部分を基準とした基板品質確保のためにラフな部分を含
めた全体のコストバランスが悪いという問題が生じてい
る。

【０００９】本発明は上記のような問題点に鑑み、実装
された半導体チップの信頼性評価が確実にできるととも
に更に高密度実装が可能となってユニット全体が小形化
でき、且つトータルコストをダウンすることができる新
しいプリント板ユニットの実装方法の提供を目的とす
る。

【００１０】

【課題を解決するための手段】本発明は、図１に示すよ
うに高精度のファインパターンとメインボード11への接
合手段を形成した絶縁基板12-1に半導体チップ２等の超
高集積微小部品を実装したサブボード12を、各種ＬＳＩ
３および抵抗やコンデンサー等の受動チップ部品４とと
もに上記メインボード11に搭載する。

【００１１】

【作用】本発明では、プリント板ユニットを半導体チッ
プ２等の超高集積微小部品を実装したサブボード12と、
各種ＬＳＩ３および抵抗やコンデンサー等の受動チップ
部品４を搭載するメインボード11に分割して、前記サブ
ボード12をＬＳＩ３および受動チップ部品４とともにメ
インボード11に搭載することによりサブボード12とメイ
ンボード11のそれぞれアッセンブリ作業が別個に行うこ
とができるから、サブボード12単体による半導体チップ
２の特性試験で信頼性評価ができるとともにアッセンブ
リ作業のリードタイムを短くすることが可能となる。

【００１２】また、サブボード12の多数枚分同時製作が
容易になるとともに半導体チップ２と接合する部分のみ
に金メッキができてファインな部分とラフな部分のコス
トバランスが保て、かつサブボード12に抵抗やコンデン
サー等の受動チップを内蔵することで更に高密度実装が
はかられユニット全体の小形化とトータルコストをダウ
ンすることも可能となる。

【００１３】

【実施例】以下図１〜図３について本発明の実施例を詳
細に説明する。図１は本実施例によるプリント板ユニッ
トの実装方法を示す模式図、図２は本実施例によるメイ
ンボードとサブボードの接合構造を示す模式図、図３は
本実施例のサブボード形成方法の平面図を示し、図中に
おいて、図４と同一部材には同一記号が付してあるが、
その他の11, 21は各種電子部品を高密度に実装して装置
に直接装着されるメインボード，12, 22は半導体チップ
等の超高集積微小部品を実装してメインボードに搭載す
るサブボードである。

【００１４】メインボード11は、図１に示すように超高
集積微小部品，例えばＴＡＢ，ＣＯＢ，フリップチップ
等の半導体チップ２を除く、他の各種表面実装部品と接
合する図示していないフットパターンや配線パターンを
従来と同様に形成した配線基板11-1へ、ＳＯＰ，ＱＦＰ
タイプ等のＬＳＩ３と抵抗やコンデンサー等の受動チッ
プ部品４を表面実装するとともに図示していない入出力
用のコネクタを基板端縁に固着して、上記実装状態での
各種機能試験を行ったものである。

【００１５】サブボード12は、図１に示すようにＴＡ
Ｂ，ＣＯＢ，フリップチップ等の半導体チップ２を実装
する部分に高精度のファインパターンとメインボード11
へ接合する図示していないスルーホールを形成して金メ
ッキを施した絶縁基板12-1に、上記半導体チップ２を実
装位置に位置決めしてその微細で多数本のリードワイヤ
を上記接続パッドと接続して絶縁性の優れた接着剤にて
当該絶縁基板12-1の表面に固着し、その状態で接合用の
スルーホールを介して固着した当該半導体チップ２の特
性試験を行っている。

【００１６】また、図３に示すように絶縁基板12-1を複
数，例えば４枚を平板状に並べた大きさの基板に図示し
ていない高精度のファインパターンと、後述するメイン
ボードへの接合用スルーホール12-1ａを形成して表面に
金メッキを施し、半導体チップ２をそれぞれ絶縁基板12
-1の実装される位置に載置してリードワイヤを前記接続
パッドと接合した後に絶縁性を有する接着剤にて当該絶
縁基板12-1の表面に固着して、上記と同様に各スルーホ
ール12-1ａを介して固着した当該半導体チップ２の特性
試験を行った後に破線の位置で絶縁基板12-1を切断して
複数枚を同時に形成している。

【００１７】上記部材を使用したプリント板ユニットの
実装方法は、上記特性試験で合格となったサブボード12
を同じく機能試験で合格となったメインボード11の実装
面側に載置して、図２(a) に示すようにサブボード12の
スルーホール12-1ａとメインボード11のスルーホール11
-1ａとを互いに位置合わせを行って、導電性の優れた接
続ピン13をそれぞれのスルーホール12-1ａ, 11-1ａに貫
通させることによりメインボード11とサブボード12を導
通させ、メインボード11の図示していない入出力用のコ
ネクタを介してユニット試験を行っている。

【００１８】また、他の結合方法としては、図２(b) に
示すようにサブボード22の端縁に配設したスルーホール
22-1ａの中心を結ぶ線で絶縁基板22-1を切断するととも
に、メインボード21の配線基板21-1においてもこのスル
ーホール22-1ａと対応する位置に入出力パッド21-1ａを
設けて上面にソルダークリーム21-2を塗布し、上記と同
様サブボード22のスルーホール22-1ａとメインボード21
の入出力パッド21-1ａを互いに位置合わせを行ってソル
ダークリーム21-2を溶融することにより、メインボード
21とサブボード22を導通させてユニット試験を行ってい
る。

【００１９】尚、サブボード12が大きい場合には、メイ
ンボード11の配線基板11-1とサブボード12の絶縁基板12
-1は熱膨張差による接合部の破損を防止するために同一
材質で形成することが望ましい。

【００２０】その結果、サブボードを多数枚分同時製作
が可能となり半導体チップの実装に合わせた専用治具，
設備が使用できて作業効率と、サブボード単体での信頼
性評価ができてメインボードへ組み立て後の歩留りが向
上し、且つメインボードの材質，積層数を適宜選択でき
るとともに製作工程のリードタイムが軽減できてユニッ
トのトータルコストを低下させることができ、またサブ
ボードにより各種電子部品の高密度実装が可能となって
プリント板ユニットを小形化することが可能となる。

【００２１】以上、図示実施例に基づき説明したが、本
発明は上記実施例の態様のみに限定されるものでなく、
例えば上記サブボードの絶縁基板に抵抗やキャパシタ等
の受動素子分を内蔵しても良く、また絶縁基板の両面に
半導体チップを表面実装しても良い。また、メインボー
ドとサブボードの接合は、異方性素材，例えば形状記憶
合金等を使用してサブボードの接続パッドをメインボー
ドの入出力パッドへ圧接させる構造にしても良い。

【００２２】

【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な方法で、半導体チップの信頼性評価
が確実にできるとともに更に高密度実装が可能となって
ユニット全体が小形化でき、且つトータルコストを低下
させることができる等の利点があり、著しい経済的及
び、信頼性向上の効果が期待できるプリント板ユニット
の実装方法を提供することができる。

【図面の簡単な説明】

【図１】 本発明の一実施例によるプリント板ユニット
の実装方法を示す模式図である。

【図２】 本実施例によるメインボードとサブボードの
接合構造を示す模式図である。

【図３】 本実施例のサブボード形成方法を示す平面図
である。

【図４】 従来のプリント板ユニットの実装方法を示す
模式図である。

【符号の説明】

２は半導体チップ、３はＬＳＩ：４は受動チップ部品、
11, 21はメインボード、11-1, 21-1は配線基板、11-1
ａ, 12-1ａ, 22-1ａはスルーホール、12, 22はサブボー
ド、12-1, 22-1は絶縁基板、13は接続ピン、21-1ａは入
出力パッド、21-2はソルダークリーム、

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚田 秀一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 高精度のファインパターンとメインボ
   ード(11)への接合手段を形成した絶縁基板(12-1)に半導
   体チップ(2) 等の超高集積微小部品を実装したサブボー
   ド(12)を、各種半導体デバイス(3) および抵抗やコンデ
   ンサー等の受動チップ部品(4) とともに上記メインボー
   ド(11)に搭載したことを特徴とするプリント板ユニット
   の実装方法。
2. 【請求項２】 上記サブボード(12)は、パターンの
   幅，導体厚み，表面処理およびパターン接続が任意に形
   成できることを特徴とする請求項１記載のプリント板ユ
   ニットの実装方法。
3. 【請求項３】 上記サブボード(12)には、抵抗やキャ
   パシタ等の受動素子を内蔵したことを特徴とする請求項
   １記載のプリント板ユニットの実装方法。
4. 【請求項４】 上記サブボード(12)には、絶縁基板(1
   2-1)の片面および両面に半導体チップ(2) を実装したこ
   とを特徴とする請求項１記載のプリント板ユニットの実
   装方法。
5. 【請求項５】 上記サブボード(12)と該メインボード
   (11)の結合は、当該サブボード(12)の端面接続や、入出
   力ピン取り付け或いはコネクタ接続等を用いたことを特
   徴とする請求項１記載のプリント板ユニットの実装方
   法。