JP2531467B2 - テ―プキャリアパッケ―ジ - Google Patents
テ―プキャリアパッケ―ジInfo
- Publication number
- JP2531467B2 JP2531467B2 JP6088137A JP8813794A JP2531467B2 JP 2531467 B2 JP2531467 B2 JP 2531467B2 JP 6088137 A JP6088137 A JP 6088137A JP 8813794 A JP8813794 A JP 8813794A JP 2531467 B2 JP2531467 B2 JP 2531467B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pattern
- film
- substrate
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩを実装するため
のテープキャリアパッケージに関し、特に高密度、大消
費費電力のＬＳＩへ電源供給を効果的に行なうパッケー
ジ構造に関する。
のテープキャリアパッケージに関し、特に高密度、大消
費費電力のＬＳＩへ電源供給を効果的に行なうパッケー
ジ構造に関する。
【０００２】
【従来の技術】テープキャリアでＩＣを実装する構造が
特開昭６３−３４９３６号公報に示されている。これ
は、絶縁材料から成るキャリアテープ１に貫通スルーホ
ール４が形成され、キャリアテープ１裏面の外部接続用
端子５と、このスルーホール４を介してテープ表面に形
成された接続リード２とを電気的に導通されたテープキ
ャリアパッケージの構造である。
特開昭６３−３４９３６号公報に示されている。これ
は、絶縁材料から成るキャリアテープ１に貫通スルーホ
ール４が形成され、キャリアテープ１裏面の外部接続用
端子５と、このスルーホール４を介してテープ表面に形
成された接続リード２とを電気的に導通されたテープキ
ャリアパッケージの構造である。
【０００３】また、特開平１−３０７２３６号公報には
電子デバイス組立体とその製造方法が示されている。こ
れは、熱膨張係数の低い導電性材料製の可とう性キャリ
ア１とこのキャリア１によって支持されてその上に形成
された電気的絶縁材料の層２と、この絶縁材料層２の上
に電気的回路を形成した導体パターン４を有した構造で
あり、電子デバイスが導体パターン４の予定の位置にボ
ンディングされ、可とう性キャリア１に電気的に接続す
るため絶縁材料層２を通して形成されたものである。
電子デバイス組立体とその製造方法が示されている。こ
れは、熱膨張係数の低い導電性材料製の可とう性キャリ
ア１とこのキャリア１によって支持されてその上に形成
された電気的絶縁材料の層２と、この絶縁材料層２の上
に電気的回路を形成した導体パターン４を有した構造で
あり、電子デバイスが導体パターン４の予定の位置にボ
ンディングされ、可とう性キャリア１に電気的に接続す
るため絶縁材料層２を通して形成されたものである。
【０００４】
【発明が解決しようとする課題】これらの従来技術は、
基本的には、絶縁材料層に設けたスルーホールを介して
絶縁層の表面の導体パターンと裏面の外部接続用端子と
を電気的に接続したテープキャリアパッケージを示して
いる。
基本的には、絶縁材料層に設けたスルーホールを介して
絶縁層の表面の導体パターンと裏面の外部接続用端子と
を電気的に接続したテープキャリアパッケージを示して
いる。
【０００５】最近の半導体技術の進展は著しく、ＬＳＩ
の集積度も飛躍的に高くなり、高速化も進んでいる。一
方、コンピュータ、伝送および交換機等の電子装置にお
いては小型化および高速化の要求がますます高くなって
いる。そのためＬＳＩの消費電力が大きくなるとともに
入出力端子数も多くなる傾向にあり、それを実装するた
めのパッケージにおいても端子数が多くなる傾向にあ
る。しかし、パッケージの形状をできるかぎり小型にし
たいという制約のもとに、信号の入出力は少なくなり、
電源給電能力が低下したり、また微細配線化に伴ない電
源電圧低下が大きくなるなどの問題が発生する。その結
果、高周波高速化において電源によるノイズが発生し、
電子装置の性能を著しく低下させる原因になる。
の集積度も飛躍的に高くなり、高速化も進んでいる。一
方、コンピュータ、伝送および交換機等の電子装置にお
いては小型化および高速化の要求がますます高くなって
いる。そのためＬＳＩの消費電力が大きくなるとともに
入出力端子数も多くなる傾向にあり、それを実装するた
めのパッケージにおいても端子数が多くなる傾向にあ
る。しかし、パッケージの形状をできるかぎり小型にし
たいという制約のもとに、信号の入出力は少なくなり、
電源給電能力が低下したり、また微細配線化に伴ない電
源電圧低下が大きくなるなどの問題が発生する。その結
果、高周波高速化において電源によるノイズが発生し、
電子装置の性能を著しく低下させる原因になる。
【０００６】このように従来技術においては、これらの
問題点を解決することは不可能であった。
問題点を解決することは不可能であった。
【０００７】本発明の目的はＬＳＩへの電源供給を効率
良く行うことができ、電源電圧低下を低減することので
きるテープキャリアパッケージを提供することにある。
良く行うことができ、電源電圧低下を低減することので
きるテープキャリアパッケージを提供することにある。
【０００８】本発明の他の目的は高周波、高速下におけ
る電源ノイズを低減するようにしたテープキャリアパッ
ケージを提供することにある。
る電源ノイズを低減するようにしたテープキャリアパッ
ケージを提供することにある。
【０００９】
【課題を解決するための手段】 本発明のテープキャリ
アパッケージは、集積回路チップと、この集積回路チッ
プが実装され第１および第２の面を有しこれら第１およ
び第２の面に第１および第２の接続端子をそれぞれ有す
るフィルム基板と、前記集積回路チップに電源を供給す
るための電源層とグランド層とが設けられ第１および第
２の面を有しこの第２の面に接続端子を有し前記第２の
面と前記フィルム基板の前記第１の面とが対向するよう
に位置づけられ前記接続端子が前記フィルム基板の前記
第１の接続端子に接続された電源配線基板とを含む。
アパッケージは、集積回路チップと、この集積回路チッ
プが実装され第１および第２の面を有しこれら第１およ
び第２の面に第１および第２の接続端子をそれぞれ有す
るフィルム基板と、前記集積回路チップに電源を供給す
るための電源層とグランド層とが設けられ第１および第
２の面を有しこの第２の面に接続端子を有し前記第２の
面と前記フィルム基板の前記第１の面とが対向するよう
に位置づけられ前記接続端子が前記フィルム基板の前記
第１の接続端子に接続された電源配線基板とを含む。
【００１０】 他の実施態様において、本発明のテープ
キャリアパッケージは、前記集積回路が前記フィルム基
板の前記第１の面側に実装され、前記電源配線基板が前
記集積回路を収容するための開口部を有する。
キャリアパッケージは、前記集積回路が前記フィルム基
板の前記第１の面側に実装され、前記電源配線基板が前
記集積回路を収容するための開口部を有する。
【００１１】他の実施態様において、本発明のテープキ
ャリアパッケージは、前記電源配線基板の前記第２の面
に取り付けられたコンデンサを含む。
ャリアパッケージは、前記電源配線基板の前記第２の面
に取り付けられたコンデンサを含む。
【００１２】
【００１３】
【００１４】
【００１５】図１を参照すると、本発明の第１の実施例
におけるＬＳＩチップ１は多端子化、挟ピッチ化が進ん
でいる。例えばＬＳＩチップ１の周辺には８０ミクロン
（μｍ）ピッチで５００以上の端子パッドが形成されて
いる。なお、本発明のチップはこのＬＳＩチップに限定
されず電子回路を実現できるチップであればよい。
におけるＬＳＩチップ１は多端子化、挟ピッチ化が進ん
でいる。例えばＬＳＩチップ１の周辺には８０ミクロン
（μｍ）ピッチで５００以上の端子パッドが形成されて
いる。なお、本発明のチップはこのＬＳＩチップに限定
されず電子回路を実現できるチップであればよい。
【００１６】有機絶縁フィルム２は、本実施例では５０
ミクロン（μｍ）の厚さのポリイミドフィルムが用いら
れている。このフィルム２は耐熱性があり寸法安定度が
良好で導体との密着性が十分あることが必要である。こ
のため有機絶縁フィルム２としては、導体と密着性の良
好な耐熱性樹脂が最適である。しかし、これに限定され
ずこのフィルムとしては、フッ素系フィルムやエポキシ
系フィルム等が広く適用されうる。フィルム２の表面に
は導体３の配線パターンが形成されている。この配線パ
ターンの特性インピーダンスを一定に保つために、フィ
ルム２の裏面には、導体３のグランドパターンが形成さ
れている。このフィルム２の裏面には、さらに外部接続
用のハンダ端子６も形成されている。導体３の厚みは約
１０〜２５ミクロン（μｍ）で材質は銅であり、銅の表
面には金メッキが施されている。
ミクロン（μｍ）の厚さのポリイミドフィルムが用いら
れている。このフィルム２は耐熱性があり寸法安定度が
良好で導体との密着性が十分あることが必要である。こ
のため有機絶縁フィルム２としては、導体と密着性の良
好な耐熱性樹脂が最適である。しかし、これに限定され
ずこのフィルムとしては、フッ素系フィルムやエポキシ
系フィルム等が広く適用されうる。フィルム２の表面に
は導体３の配線パターンが形成されている。この配線パ
ターンの特性インピーダンスを一定に保つために、フィ
ルム２の裏面には、導体３のグランドパターンが形成さ
れている。このフィルム２の裏面には、さらに外部接続
用のハンダ端子６も形成されている。導体３の厚みは約
１０〜２５ミクロン（μｍ）で材質は銅であり、銅の表
面には金メッキが施されている。
【００１７】スルーホール４は、フィルム２の表面の導
体と裏面の導体とを電気的に接続するために使われてい
る。そのためにスルーホール４内には金メッキされた銅
導体が形成されている。スルーホールの形成は、パンチ
ング等による物理的方法および露充現象をともなった化
学的方法のいずれによってもできる。スルーホール形成
後に、スルーホール内をメタライズ形成しフィルム２の
表裏面の電気的接続がとられる。
体と裏面の導体とを電気的に接続するために使われてい
る。そのためにスルーホール４内には金メッキされた銅
導体が形成されている。スルーホールの形成は、パンチ
ング等による物理的方法および露充現象をともなった化
学的方法のいずれによってもできる。スルーホール形成
後に、スルーホール内をメタライズ形成しフィルム２の
表裏面の電気的接続がとられる。
【００１８】有機絶縁フィルム２に形成された導体３の
回路とＬＳＩチップ１とを電気的に接続するためにリー
ド５が形成されている。リード５の材質は、金メッキさ
れた銅が用いられており、リード５はＬＳＩチップ１周
辺の端子パッドと接合されている。
回路とＬＳＩチップ１とを電気的に接続するためにリー
ド５が形成されている。リード５の材質は、金メッキさ
れた銅が用いられており、リード５はＬＳＩチップ１周
辺の端子パッドと接合されている。
【００１９】ハンダ端子６は、テープキャリアパッケー
ジの外部端子部をベース回路基板に電気的に接続するた
めに用いられる。この他、ハンダ端子６は、電源供給パ
ターン１２およびグランドパターン１３を設けた基板１
１の外部端子部とフィルム２上導体３とを接続するため
に用いられる。
ジの外部端子部をベース回路基板に電気的に接続するた
めに用いられる。この他、ハンダ端子６は、電源供給パ
ターン１２およびグランドパターン１３を設けた基板１
１の外部端子部とフィルム２上導体３とを接続するため
に用いられる。
【００２０】ここで用いられたハンダの材質は、主成分
としてＰｂ−Ｓｎ系を用いた。しかし、本発明の目的を
達成するためには、これに限定されずＰｂ−Ｓｎ−Ａｇ
系，Ｐｂ−５ｎ−１３ｉ系，Ｐｂ−Ｓｎ−Ｉｎ系，Ｐｂ
−Ｉｎ系およびＰｂ−Ｉｎ−Ａｇ系等の組成でも十分適
応できる。
としてＰｂ−Ｓｎ系を用いた。しかし、本発明の目的を
達成するためには、これに限定されずＰｂ−Ｓｎ−Ａｇ
系，Ｐｂ−５ｎ−１３ｉ系，Ｐｂ−Ｓｎ−Ｉｎ系，Ｐｂ
−Ｉｎ系およびＰｂ−Ｉｎ−Ａｇ系等の組成でも十分適
応できる。
【００２１】本発明の第１の実施例の特徴である基板１
１は導体パターンが多層に形成された構造をとってお
り、電源給電パターン１２およびグランドパターン１３
を含む。基板１１としてガラスクロス入エキポシ基板が
用いられている。導体感の絶縁層の厚みとしては１００
ミクロン（μｍ）−２００ミクロン（μｍ）が望まし
い。
１は導体パターンが多層に形成された構造をとってお
り、電源給電パターン１２およびグランドパターン１３
を含む。基板１１としてガラスクロス入エキポシ基板が
用いられている。導体感の絶縁層の厚みとしては１００
ミクロン（μｍ）−２００ミクロン（μｍ）が望まし
い。
【００２２】本発明に用いられる基板１１としては、エ
キポシ基板以外にもポリイミドやフッ素系等の有機樹脂
基板、アルミナやガラスセラミックを用いたセラミック
基板、さらには絶縁被服した金属コア多層基板が用いら
れる。
キポシ基板以外にもポリイミドやフッ素系等の有機樹脂
基板、アルミナやガラスセラミックを用いたセラミック
基板、さらには絶縁被服した金属コア多層基板が用いら
れる。
【００２３】電源給電パターン１２およびグランドバタ
ー１３は、銅導体が用いられ、有機絶縁フィルム２上に
形成された電源配線およびグランド端子にそれぞれ電気
的に接続された構造になっている。電源給電パターン１
２の層数は電源水準やパターンの形成状態等により任意
に選ぶことができる。また、グランドパターン１３の層
数もグランド水準や形成状態等により任意に選ぶことが
できる。ただし、基板構成として少なくとも電源パター
ン層とグランドパターン層がそれぞれ一層以上含まれ
る。
ー１３は、銅導体が用いられ、有機絶縁フィルム２上に
形成された電源配線およびグランド端子にそれぞれ電気
的に接続された構造になっている。電源給電パターン１
２の層数は電源水準やパターンの形成状態等により任意
に選ぶことができる。また、グランドパターン１３の層
数もグランド水準や形成状態等により任意に選ぶことが
できる。ただし、基板構成として少なくとも電源パター
ン層とグランドパターン層がそれぞれ一層以上含まれ
る。
【００２４】図２を参照すると、本発明の第１の実施例
の変形側は、電源給電パターン層１２とグランドパター
ン層１４とがそれぞれ２層で形成されている。
の変形側は、電源給電パターン層１２とグランドパター
ン層１４とがそれぞれ２層で形成されている。
【００２５】図３を参照すると、電源給電パターン層お
よびグランドパターン層のいずれも、層１９で示すよう
にスルーホールを除く全面にパターンが形成されてい
る。この層において２重丸で示されるスルーホール１７
はこの層全面に張られたパターンと電気的に接続されて
おらず、１重丸で示されるスルーホール１８はこの層全
面に貼られたパターンと電気的に接続される。このパタ
ーンの材料は銅が用いられている。
よびグランドパターン層のいずれも、層１９で示すよう
にスルーホールを除く全面にパターンが形成されてい
る。この層において２重丸で示されるスルーホール１７
はこの層全面に張られたパターンと電気的に接続されて
おらず、１重丸で示されるスルーホール１８はこの層全
面に貼られたパターンと電気的に接続される。このパタ
ーンの材料は銅が用いられている。
【００２６】図２を参照すると、図３に示されたパター
ン層が必要総数分積層され基板１１が形成される。
ン層が必要総数分積層され基板１１が形成される。
【００２７】図１−図３を参照すると、ＬＳＩ１の端子
と接続された有機絶縁フィルム２の表面の配線パターン
のうち電源用配線はフィルム２上を可能な限り短く形成
するとともに多層機番１１の電源給電パターン１２と電
気的に接続される。さらに多層配線基板１１の外部端子
６から有機フィルム２のスルーホール４を介してフィル
ム２裏面の外部端子６に接続されている。
と接続された有機絶縁フィルム２の表面の配線パターン
のうち電源用配線はフィルム２上を可能な限り短く形成
するとともに多層機番１１の電源給電パターン１２と電
気的に接続される。さらに多層配線基板１１の外部端子
６から有機フィルム２のスルーホール４を介してフィル
ム２裏面の外部端子６に接続されている。
【００２８】このことにより、有機フィルム上のみで電
源用配線を形成するよりも電源給電配線を強化すること
ができ、配線抵抗を低く下げることができる。また、基
板内のグランドパターン層についても同様に強化する効
果があるとともに、電源パターンとフィルム上の配線パ
ターンとが相互に影響しないために形成される。
源用配線を形成するよりも電源給電配線を強化すること
ができ、配線抵抗を低く下げることができる。また、基
板内のグランドパターン層についても同様に強化する効
果があるとともに、電源パターンとフィルム上の配線パ
ターンとが相互に影響しないために形成される。
【００２９】本発明の第１の実施例は、電源給電配線お
よびグランドを強化することが可能となり、ＬＳＩの高
速化、大消費電力化および多ピン化に伴なった電源電圧
低下や電源雑音の発生に対して効果的に低減させること
ができる。
よびグランドを強化することが可能となり、ＬＳＩの高
速化、大消費電力化および多ピン化に伴なった電源電圧
低下や電源雑音の発生に対して効果的に低減させること
ができる。
【００３０】次に本発明の第２の実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００３１】図４および図５を参照すると、電源給電パ
ターン１２とグランドパターン１３とを含む多層構造の
基板１１上にチップコンデンサ２１が取り付けられてい
る。コンデンサ２１はハンダ２２より基板１１上の導体
パッド２３に電気的に接続されている。コンデンサ２１
の大きさは２ｍｍ×１．２５ｍｍでその容量は０．１μ
Ｆであり、基板１１上に２４取り付けられている。コン
デンサ２１は、電源とグランドとの間に電気的に接続さ
れている。したがって、ＬＳＩチップ１から有機絶縁フ
ィルム２上の導体配線３、基板１１内の導体パターン１
２および１３を介して電気的接続された電源およびグラ
ンドの間にコンデンサが接続されている。コンデンサン
２１は、ノイズフィルター的に用いられ、コンデンサ２
１の容量は、大きい程電源ノイズの防止に効果的であ
る。さらに、図５に示すように、ＬＳＩチップ１からで
きるだけ近いところに取付けられる方がインダクタンス
をより小さくでき、電源ノイズの防止に効果的である。
容量を大きくするとチップサイズが大きくなる傾向にあ
るが、パッケージ形状をできるだけ小さくしなければな
らないという制約から前述の形状および容量をもつコン
デンサが用いられている。
ターン１２とグランドパターン１３とを含む多層構造の
基板１１上にチップコンデンサ２１が取り付けられてい
る。コンデンサ２１はハンダ２２より基板１１上の導体
パッド２３に電気的に接続されている。コンデンサ２１
の大きさは２ｍｍ×１．２５ｍｍでその容量は０．１μ
Ｆであり、基板１１上に２４取り付けられている。コン
デンサ２１は、電源とグランドとの間に電気的に接続さ
れている。したがって、ＬＳＩチップ１から有機絶縁フ
ィルム２上の導体配線３、基板１１内の導体パターン１
２および１３を介して電気的接続された電源およびグラ
ンドの間にコンデンサが接続されている。コンデンサン
２１は、ノイズフィルター的に用いられ、コンデンサ２
１の容量は、大きい程電源ノイズの防止に効果的であ
る。さらに、図５に示すように、ＬＳＩチップ１からで
きるだけ近いところに取付けられる方がインダクタンス
をより小さくでき、電源ノイズの防止に効果的である。
容量を大きくするとチップサイズが大きくなる傾向にあ
るが、パッケージ形状をできるだけ小さくしなければな
らないという制約から前述の形状および容量をもつコン
デンサが用いられている。
【００３２】本発明の第２の実施例は、コンデンサを電
気回路的に電源とグランド間に取り付けることにより、
電源ノイズの低減を一層効果的に実現できる。
気回路的に電源とグランド間に取り付けることにより、
電源ノイズの低減を一層効果的に実現できる。
【００３３】
【発明の効果】本発明は、ＬＳＩの多ピン化，高速化，
大消費電力化に伴ない、テープキャリアパッケージの微
細化された電源配線で増加する電源電圧ドロップや電源
ノイズを低減することができる。特にコンデンサを取り
付けた構造では、一層の電源ノイズの低減が可能とな
り、非常に効果的なテープキャリアパッケージが得られ
るという効果がある。
大消費電力化に伴ない、テープキャリアパッケージの微
細化された電源配線で増加する電源電圧ドロップや電源
ノイズを低減することができる。特にコンデンサを取り
付けた構造では、一層の電源ノイズの低減が可能とな
り、非常に効果的なテープキャリアパッケージが得られ
るという効果がある。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第１の実施例の変形例の特徴部分を示
す図である。
す図である。
【図３】本発明の第１の実施例の変形例の特徴部分を示
す図である。
す図である。
【図４】本発明の第２の実施例を示す図である。
【図５】本発明の第２の実施例の変形例を示す図であ
る。
る。
１ ＬＳＩチップ ２ 有機絶縁フィルム ３ 導体 ４ スルーホール ５ リード ６ ハンダ端子 １１ 基板 １２ 電源給電パターン １３ グランドパターン １７ スルーホール １８ スルーホール １９ パターン層 ２１ コンデンサ ２２ ハンダ ２３ コンデンサ搭載用パッド
Claims (3)
- 【請求項１】 集積回路チップと、 この集積回路チップが実装され、第１および第２の面を
有し、これら第１および第２の面に第１および第２の接
続端子をそれぞれ有するフィルム基板と、 前記集積回路チップに電源を供給するための電源層とグ
ランド層とが設けられ、第１および第２の面を有し、こ
の第２の面に接続端子を有し、前記第２の面と前記フィ
ルム基板の前記第１の面とが対向するように位置づけら
れ、前記接続端子が前記フィルム基板の前記第１の接続
端子に接続された電源配線基板とを含むことを特徴とす
るテープキャリアパッケージ。 - 【請求項２】 前記集積回路が前記フィルム基板の前記
第１の面側に実装され、 前記電源配線基板が前記集積回路を収容するための開口
部を有することを特徴とする請求項１記載のテープキャ
リアパッケージ。 - 【請求項３】 前記電源配線基板の前記第２の面に取り
付けられたコンデンサを含むことを特徴とする請求項１
記載のテープキャリアパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088137A JP2531467B2 (ja) | 1994-04-26 | 1994-04-26 | テ―プキャリアパッケ―ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088137A JP2531467B2 (ja) | 1994-04-26 | 1994-04-26 | テ―プキャリアパッケ―ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297225A JPH07297225A (ja) | 1995-11-10 |
| JP2531467B2 true JP2531467B2 (ja) | 1996-09-04 |
Family
ID=13934553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6088137A Expired - Fee Related JP2531467B2 (ja) | 1994-04-26 | 1994-04-26 | テ―プキャリアパッケ―ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531467B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148482A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425144A (ja) * | 1990-05-21 | 1992-01-28 | Shinko Electric Ind Co Ltd | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 |
| JPH06132349A (ja) * | 1992-06-19 | 1994-05-13 | Hitachi Ltd | 低ノイズ半導体パッケ−ジ |
-
1994
- 1994-04-26 JP JP6088137A patent/JP2531467B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297225A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611419B1 (en) | Electronic assembly comprising substrate with embedded capacitors | |
| US7326643B2 (en) | Method of making circuitized substrate with internal organic memory device | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| JP2011139083A (ja) | 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 | |
| WO2002011206A2 (en) | Electronic assembly comprising interposer with embedded capacitors and methods of manufacture | |
| JP2004235650A (ja) | ラミネート・キャリアを有する積層チップ電子パッケージとその製造方法 | |
| JP2004235629A (ja) | 高速性能を有する印刷回路基板とその製造方法 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP2799472B2 (ja) | 電子部品搭載用基板 | |
| JPH03246993A (ja) | 実装基板 | |
| WO2006036282A1 (en) | Circuit board assembly with reduced capacitive coupling | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US7045897B2 (en) | Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same | |
| US5977617A (en) | Semiconductor device having multilayer film carrier | |
| JP2531467B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JP3592515B2 (ja) | 半導体素子用パッケージ | |
| JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP3112885B2 (ja) | 半導体部品実装モジュール | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JP2004165318A (ja) | 多層プリント配線板 | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JPS6342437B2 (ja) | ||
| JPH1154665A (ja) | 複合パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960507 |
|
| LAPS | Cancellation because of no payment of annual fees |