JP2799472B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2799472B2 JP2799472B2 JP2143977A JP14397790A JP2799472B2 JP 2799472 B2 JP2799472 B2 JP 2799472B2 JP 2143977 A JP2143977 A JP 2143977A JP 14397790 A JP14397790 A JP 14397790A JP 2799472 B2 JP2799472 B2 JP 2799472B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- leads
- component mounting
- lead
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子部品搭載用基板に関し、特に搭載され
る電子部品と電気的に接続されて外部接続端子となる複
数のリードを備えた電子部品搭載用基板に関する。
る電子部品と電気的に接続されて外部接続端子となる複
数のリードを備えた電子部品搭載用基板に関する。
（従来の技術） 近年の高密度化された電子部品は、そのままでは各種
電子機器を構成することができないから、これを基板に
実装してから使用しなければならない。そのために、従
来より種々の形式の電子部品搭載用基板が開発され提案
されてきている。
電子機器を構成することができないから、これを基板に
実装してから使用しなければならない。そのために、従
来より種々の形式の電子部品搭載用基板が開発され提案
されてきている。
搭載される電子部品と電気的に接続されて外部接続端
子となる複数のリードを備えた電子部品搭載用基板とし
ては、第14図及び第15図に示すような構造のものが広く
知られている。この電子部品搭載用基板（110）にあっ
ては、複数のリード（111）の内側に内部接続部（112）
を一体的に形成し、この内部接続部（112）の両側に基
材（113）を一体的に設けることにより、基材（113）か
ら各リード（111）を突出させるとともに、基材（113）
の少なくともいずれか一方に形成した導体回路（114）
とリード（111）とをスルーホール（115）により電気的
に接続し、この導体回路（114）の端部を、搭載される
電子部品（Ａ）がワイヤーボンディング等によって電気
的に接続されるボンディング端子（117）とするように
なっている。
子となる複数のリードを備えた電子部品搭載用基板とし
ては、第14図及び第15図に示すような構造のものが広く
知られている。この電子部品搭載用基板（110）にあっ
ては、複数のリード（111）の内側に内部接続部（112）
を一体的に形成し、この内部接続部（112）の両側に基
材（113）を一体的に設けることにより、基材（113）か
ら各リード（111）を突出させるとともに、基材（113）
の少なくともいずれか一方に形成した導体回路（114）
とリード（111）とをスルーホール（115）により電気的
に接続し、この導体回路（114）の端部を、搭載される
電子部品（Ａ）がワイヤーボンディング等によって電気
的に接続されるボンディング端子（117）とするように
なっている。
（発明の解決しようとする課題） 近年、この種の電子部品搭載用基板にあっては、高速
動作の電子部品を搭載可能とするため、リード（入出力
ピン）の数を増加させること（多ピン化）が強く望まれ
ている。
動作の電子部品を搭載可能とするため、リード（入出力
ピン）の数を増加させること（多ピン化）が強く望まれ
ている。
しかしながら、前記従来の電子部品搭載用基板（11
0）にあっては、リード（111）幅を細く、リード（11
1）間隔を狭くすることによって、多ピン化を図ってい
るものの、１本のリード（111）に対して１つのスルー
ホール（115）が必要であり、このスルーホール（115）
はリード（111）に比べて広いスペースを要するため、
このスールホール（115）がネックとなって充分な多ピ
ン化を図ることができなかった。（設計ルール上、各部
の占める割合は、リード（111）幅を１とすると、リー
ド（111）間隔が1.33、スルーホール（115）が２であ
る。） また、多ピン化を図った場合、ボンディング端子（11
7）となる導体回路（114）の端部が集中する部分におい
て特にスペースが不足するため、第16図に示すようにス
タジアム構造とすることによって対応しているが、この
場合においても１本のリード（111）に対して１つのス
ルーホール（115）が必要となることに変わりなく、上
述の課題が解決されないのは勿論のこと、導体層が２層
以上必要となるため、板厚が厚くなって各種電子機器の
軽薄短小化の妨げとなるばかりか、コスト高になるとい
った問題があった。
0）にあっては、リード（111）幅を細く、リード（11
1）間隔を狭くすることによって、多ピン化を図ってい
るものの、１本のリード（111）に対して１つのスルー
ホール（115）が必要であり、このスルーホール（115）
はリード（111）に比べて広いスペースを要するため、
このスールホール（115）がネックとなって充分な多ピ
ン化を図ることができなかった。（設計ルール上、各部
の占める割合は、リード（111）幅を１とすると、リー
ド（111）間隔が1.33、スルーホール（115）が２であ
る。） また、多ピン化を図った場合、ボンディング端子（11
7）となる導体回路（114）の端部が集中する部分におい
て特にスペースが不足するため、第16図に示すようにス
タジアム構造とすることによって対応しているが、この
場合においても１本のリード（111）に対して１つのス
ルーホール（115）が必要となることに変わりなく、上
述の課題が解決されないのは勿論のこと、導体層が２層
以上必要となるため、板厚が厚くなって各種電子機器の
軽薄短小化の妨げとなるばかりか、コスト高になるとい
った問題があった。
また、特開昭59−98543号の公報には、リードフレー
ムに絶縁層を挟んで薄い導電層を接着し多層構造とする
ことにより、多ピン化対応したものが開示されている。
しかしここでは、アウターリードもリードフレームに絶
縁層を挟んで薄い導電層を接着した多層構造となってお
り、部品として供するためにアウターリードを曲げ加工
する場合には曲げた部分の絶縁層にクラックが入り、リ
ードフレームと導電層の間で絶縁不良となる危険が大き
いばかりか、インナーリードとアウターリードは交叉し
て設けることができないためにインナーリードと同じ順
番でアウターリードを順番に配線しなければならず、設
計の自由度のないものとなっていたのである。
ムに絶縁層を挟んで薄い導電層を接着し多層構造とする
ことにより、多ピン化対応したものが開示されている。
しかしここでは、アウターリードもリードフレームに絶
縁層を挟んで薄い導電層を接着した多層構造となってお
り、部品として供するためにアウターリードを曲げ加工
する場合には曲げた部分の絶縁層にクラックが入り、リ
ードフレームと導電層の間で絶縁不良となる危険が大き
いばかりか、インナーリードとアウターリードは交叉し
て設けることができないためにインナーリードと同じ順
番でアウターリードを順番に配線しなければならず、設
計の自由度のないものとなっていたのである。
本発明は以上のような実状に鑑みてなされたものであ
り、その目的は、板厚を厚くすることなく、より一層の
多ピン化を図ることが可能なしかも設計の自由度の高い
電子部品搭載用基板を提供することにある。
り、その目的は、板厚を厚くすることなく、より一層の
多ピン化を図ることが可能なしかも設計の自由度の高い
電子部品搭載用基板を提供することにある。
（課題を解決するための手段） 以上のような課題を解決するために、本発明の採った
手段は、図面に用いた符号を付して説明すると、 「複数のリード（11）の内側に内部接続部（12）を一
体的に形成し、この内部接続部（12）の両側に基材（1
3）を一体的に設けることにより前記基材（13）から前
記各リード（11）を突出させ、前記基材（13）の少なく
とも一方に形成した導体回路（14）と前記リード（11）
のいくつかとをスルーホール（15）によって電気的に接
続し、この導体回路（14）の端部を前記基材（13）に形
成した電子部品搭載用凹部（16）に搭載される電子部品
（Ａ）が電気的に接続されるボンディング端子（17a）
とするとともに、前記リード（11）のいくつかをその端
部が前記基材（13）の電子部品搭載用凹部（16）に露出
するよう延設し、このリード（11）自体の端部を前記ボ
ンディング端子（17b）としたことを特徴とする電子部
品搭載用基板（10）」 である。
手段は、図面に用いた符号を付して説明すると、 「複数のリード（11）の内側に内部接続部（12）を一
体的に形成し、この内部接続部（12）の両側に基材（1
3）を一体的に設けることにより前記基材（13）から前
記各リード（11）を突出させ、前記基材（13）の少なく
とも一方に形成した導体回路（14）と前記リード（11）
のいくつかとをスルーホール（15）によって電気的に接
続し、この導体回路（14）の端部を前記基材（13）に形
成した電子部品搭載用凹部（16）に搭載される電子部品
（Ａ）が電気的に接続されるボンディング端子（17a）
とするとともに、前記リード（11）のいくつかをその端
部が前記基材（13）の電子部品搭載用凹部（16）に露出
するよう延設し、このリード（11）自体の端部を前記ボ
ンディング端子（17b）としたことを特徴とする電子部
品搭載用基板（10）」 である。
つまり、本発明に係る電子部品搭載用基板（10）にあ
っては、ボンディング端子（17b）を、リード（11）に
スルーホール（15）を介して接続される導体回路（14）
のみによって構成するのではなく、その端部が基材（1
3）の電子部品搭載用凹部（16）に露出するよう延設さ
れたリード（11）自体でも可能な構成となっている。
っては、ボンディング端子（17b）を、リード（11）に
スルーホール（15）を介して接続される導体回路（14）
のみによって構成するのではなく、その端部が基材（1
3）の電子部品搭載用凹部（16）に露出するよう延設さ
れたリード（11）自体でも可能な構成となっている。
（作 用） 本発明が上述のような手段を採ることによって、以下
に示すような作用がある。
に示すような作用がある。
リード（11）のいくつかをその端部が基材（13）の電
子部品搭載用凹部（16）に露出するよう延設し、このリ
ード（11）自体の端部をボンディング端子（17b）とし
たことにより、つまり、一部のボンディング端子（17
b）を、リード（11）に比べて広いスペースを要するス
ルーホール（15）を形成することなく構成したことによ
り、この部分においてはリード（11）からスルーホール
（15）がはみ出していた分だけリード（11）間隔を狭く
することが可能となる。
子部品搭載用凹部（16）に露出するよう延設し、このリ
ード（11）自体の端部をボンディング端子（17b）とし
たことにより、つまり、一部のボンディング端子（17
b）を、リード（11）に比べて広いスペースを要するス
ルーホール（15）を形成することなく構成したことによ
り、この部分においてはリード（11）からスルーホール
（15）がはみ出していた分だけリード（11）間隔を狭く
することが可能となる。
また、ボンディング端子（17a）（17b）部分において
は、必然的にスタジアム構造となるため、従来のように
導体層を増やすことなく、多ピン化を図ることが可能で
設計の自由度の高いものとなる。
は、必然的にスタジアム構造となるため、従来のように
導体層を増やすことなく、多ピン化を図ることが可能で
設計の自由度の高いものとなる。
（実施例） 以下、本発明に係る電子部品搭載用基板（10）をその
製造方法を交えて詳細に説明する。
製造方法を交えて詳細に説明する。
実施例１ まず、第３図に示すような形状のリードフレーム（1
8）を形成した。
8）を形成した。
次に、第４図及び第８図に示すように、リード（11）
の外部接続端子（19）部分に離型フィルムィ（20）を貼
り付けた。
の外部接続端子（19）部分に離型フィルムィ（20）を貼
り付けた。
次に、第５図及び第９図に示すように、基材（13）及
び銅箔を積層プレスし、導体回路（14）及びスルーホー
ル（15）を形成した。
び銅箔を積層プレスし、導体回路（14）及びスルーホー
ル（15）を形成した。
次に、第６図及び第10図に示すように、基材（13）に
座ぐり加工を施すことにより、電子部品搭載用凹部（1
6）を形成し、第６図に示すように、ボンディング端子
（17b）となるリード（11）の端部を露出させた。ま
た、リード（11）の端部にNi−Auメッキを施した。
座ぐり加工を施すことにより、電子部品搭載用凹部（1
6）を形成し、第６図に示すように、ボンディング端子
（17b）となるリード（11）の端部を露出させた。ま
た、リード（11）の端部にNi−Auメッキを施した。
最後に、第７図及び第11図に示すように、離型フィル
ム（20）とともに基材（13）を剥し、リード（11）の外
部接続端子（19）部分を露出させ、本発明に係る電子部
品搭載用基板（10）を得た。
ム（20）とともに基材（13）を剥し、リード（11）の外
部接続端子（19）部分を露出させ、本発明に係る電子部
品搭載用基板（10）を得た。
実施例２ リード（11）の外部接続端子（19）部分に離型フィル
ム（20）を貼り付ける際、第12図に示すように、リード
（11）の電子部品搭載用凹部（16）に露出する部分にも
離型フィルム（20）を貼り付けたこと以外は、実施例１
と同様の方法で本発明に係る電子部品搭載用基板（10）
を得た。
ム（20）を貼り付ける際、第12図に示すように、リード
（11）の電子部品搭載用凹部（16）に露出する部分にも
離型フィルム（20）を貼り付けたこと以外は、実施例１
と同様の方法で本発明に係る電子部品搭載用基板（10）
を得た。
これにより、座ぐり加工の際、ボンディング端子（17
b）となるリード（11）の端部を、傷つけることなく露
出させることができた。
b）となるリード（11）の端部を、傷つけることなく露
出させることができた。
実施例３ 電子部品搭載用凹部（16）となる部分の基材（13）
を、離型フィルム（20）上の基材（13）をレーザー加工
により切断して除去したこと以外は、実施例２と同様の
方法で本発明に係る電子部品搭載用基板（10）を得た。
なお、レーザー加工条件としては、リード（11）をも切
断することがないようにし、リード（11）の上側の基材
（13）のみを除去した。
を、離型フィルム（20）上の基材（13）をレーザー加工
により切断して除去したこと以外は、実施例２と同様の
方法で本発明に係る電子部品搭載用基板（10）を得た。
なお、レーザー加工条件としては、リード（11）をも切
断することがないようにし、リード（11）の上側の基材
（13）のみを除去した。
これにより、ボンディング端子（17b）となるリード
（11）の端部を、傷つけることなく、容易に露出させる
ことができた。
（11）の端部を、傷つけることなく、容易に露出させる
ことができた。
（発明の効果） 以上のように本発明に係る電子部品搭載用基板にあっ
ては、リードのいくつかをその端部が基材の電子部品搭
載用凹部に露出するよう延設し、このリード自体の端部
をボンディング端子としたことにより、つまり、一部の
ボンディング端子を、リードに比べて広いスペースを要
するスルーホールを形成することなく構成したことによ
り、この部分においてはリードからスルーホールがはみ
出していた分だけリード間隔を狭くすることができ、よ
り一層の多ピン化を図ることができる。
ては、リードのいくつかをその端部が基材の電子部品搭
載用凹部に露出するよう延設し、このリード自体の端部
をボンディング端子としたことにより、つまり、一部の
ボンディング端子を、リードに比べて広いスペースを要
するスルーホールを形成することなく構成したことによ
り、この部分においてはリードからスルーホールがはみ
出していた分だけリード間隔を狭くすることができ、よ
り一層の多ピン化を図ることができる。
また、ボンディング端子は場合によりリードにスルー
ホールを介して接続される導体回路によって構成した
り、基材の電子部品搭載用凹部に露出するよう延設され
たリードで構成したり、自由に使い分けが可能で設計の
自由度が高く、電源やグランドをリードの一部として構
成することも可能であり、電気的あるいは熱的設計上非
常に有利なものとなっているのである。
ホールを介して接続される導体回路によって構成した
り、基材の電子部品搭載用凹部に露出するよう延設され
たリードで構成したり、自由に使い分けが可能で設計の
自由度が高く、電源やグランドをリードの一部として構
成することも可能であり、電気的あるいは熱的設計上非
常に有利なものとなっているのである。
また、ボンディング端子部分においては、リード自体
を一層として使ったものとなるため、従来のように導体
層を増やすことなく、すなわち板厚を厚くすることな
く、またコスト高とすることなく、多ピン化を図ること
ができる。
を一層として使ったものとなるため、従来のように導体
層を増やすことなく、すなわち板厚を厚くすることな
く、またコスト高とすることなく、多ピン化を図ること
ができる。
さらに第13図の構成として、すなわちリードの一部に
電子部品を搭載するように構成した場合にあっては、電
子部品の裏面よりアースを引き出すことが可能であり、
また電子部品からの熱をリードを介して導き放散させる
ためにより有効なものとなっているのである。
電子部品を搭載するように構成した場合にあっては、電
子部品の裏面よりアースを引き出すことが可能であり、
また電子部品からの熱をリードを介して導き放散させる
ためにより有効なものとなっているのである。
第１図は本発明に係る電子部品搭載用基板を示す断面
図、第２図は同部分拡大平面図、第３図は本発明に係る
電子部品搭載用基板のリードフレームを示す部分拡大平
面図、第４図〜第７図は第１図の電子部品搭載用基板の
製造工程を順を追って示すリードからなるボンディング
端子に沿ってみた端面図、第８図〜第11図は第１図の電
子部品搭載用基板の製造工程を順を追って示す導体回路
からなるボンディング端子に沿ってみた端面図、第12図
はリードの電子部品搭載用凹部に露出する部分にも離型
フィルムを貼付けた状態を示す端面図、第13図は別の実
施例に係る電子部品搭載用基板の断面図、第14図は従来
の電子部品搭載用基板を示す断面図、第15図は同部分拡
大平面図、第16図は従来の別の電子部品搭載用基板を示
す断面図である。 符号の説明 10……電子部品搭載用基板、11……リード、12……内部
接続部、13……基材、14……導体回路、15……スルーホ
ール、16……電子部品搭載用凹部、17a,17b……ボンデ
ィング端子、18……リードフレーム、19……外部接続端
子、20……離型フィルム、Ａ……電子部品。
図、第２図は同部分拡大平面図、第３図は本発明に係る
電子部品搭載用基板のリードフレームを示す部分拡大平
面図、第４図〜第７図は第１図の電子部品搭載用基板の
製造工程を順を追って示すリードからなるボンディング
端子に沿ってみた端面図、第８図〜第11図は第１図の電
子部品搭載用基板の製造工程を順を追って示す導体回路
からなるボンディング端子に沿ってみた端面図、第12図
はリードの電子部品搭載用凹部に露出する部分にも離型
フィルムを貼付けた状態を示す端面図、第13図は別の実
施例に係る電子部品搭載用基板の断面図、第14図は従来
の電子部品搭載用基板を示す断面図、第15図は同部分拡
大平面図、第16図は従来の別の電子部品搭載用基板を示
す断面図である。 符号の説明 10……電子部品搭載用基板、11……リード、12……内部
接続部、13……基材、14……導体回路、15……スルーホ
ール、16……電子部品搭載用凹部、17a,17b……ボンデ
ィング端子、18……リードフレーム、19……外部接続端
子、20……離型フィルム、Ａ……電子部品。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−51948（ＪＰ，Ａ) 特開 昭54−62778（ＪＰ，Ａ) 実開 平１−79832（ＪＰ，Ｕ) 実開 昭63−12849（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50,23/12 H01L 21/60 301
Claims (1)
- 【請求項１】複数のリードの内側に内部接続部を一体的
に形成し、この内部接続部の両側に基材を一体的に設け
ることにより前記基材から前記各リードを突出させ、前
記基材の少なくとも一方に形成した導体回路と前記リー
ドのいくつかとをスルーホールによって電気的に接続
し、この導体回路の端部を前記基材に形成した電子部品
搭載用凹部に搭載される電子部品が電気的に接続される
ボンディング端子とするとともに、前記リードのいくつ
かをその端部が前記電子部品搭載用凹部に露出するよう
延設し、このリード自体の端部を前記ボンディング端子
としたことを特徴とする電子部品搭載用基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143977A JP2799472B2 (ja) | 1990-05-31 | 1990-05-31 | 電子部品搭載用基板 |
| US07/646,355 US5151771A (en) | 1990-05-31 | 1991-01-28 | High lead count circuit board for connecting electronic components to an external circuit |
| US07/700,251 US5206188A (en) | 1990-01-31 | 1991-05-15 | Method of manufacturing a high lead count circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143977A JP2799472B2 (ja) | 1990-05-31 | 1990-05-31 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437057A JPH0437057A (ja) | 1992-02-07 |
| JP2799472B2 true JP2799472B2 (ja) | 1998-09-17 |
Family
ID=15351449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2143977A Expired - Lifetime JP2799472B2 (ja) | 1990-01-31 | 1990-05-31 | 電子部品搭載用基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5151771A (ja) |
| JP (1) | JP2799472B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2668651A1 (fr) * | 1990-10-29 | 1992-04-30 | Sgs Thomson Microelectronics | Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique. |
| JPH04280462A (ja) * | 1991-03-08 | 1992-10-06 | Mitsubishi Electric Corp | リードフレームおよびこのリードフレームを使用した半導体装置 |
| US5451813A (en) * | 1991-09-05 | 1995-09-19 | Rohm Co., Ltd. | Semiconductor device with lead frame having different thicknesses |
| US5243498A (en) * | 1992-05-26 | 1993-09-07 | Motorola, Inc. | Multi-chip semiconductor module and method for making and testing |
| US5309322A (en) * | 1992-10-13 | 1994-05-03 | Motorola, Inc. | Leadframe strip for semiconductor packages and method |
| US6262477B1 (en) | 1993-03-19 | 2001-07-17 | Advanced Interconnect Technologies | Ball grid array electronic package |
| US5397917A (en) * | 1993-04-26 | 1995-03-14 | Motorola, Inc. | Semiconductor package capable of spreading heat |
| US5589668A (en) * | 1993-05-12 | 1996-12-31 | Hitachi Cable, Ltd. | Multi-metal layer wiring tab tape carrier and process for fabricating the same |
| TW276356B (ja) * | 1994-06-24 | 1996-05-21 | Ibm | |
| FR2723257B1 (fr) * | 1994-07-26 | 1997-01-24 | Sgs Thomson Microelectronics | Boitier bga de circuit integre |
| JP3103741B2 (ja) * | 1995-02-03 | 2000-10-30 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
| JP2701802B2 (ja) * | 1995-07-17 | 1998-01-21 | 日本電気株式会社 | ベアチップ実装用プリント基板 |
| DE69727373T2 (de) * | 1996-04-24 | 2004-12-09 | Okamura, Susumu | Halbleitervorrichtung |
| JP2000269413A (ja) * | 1999-03-18 | 2000-09-29 | Nec Corp | 半導体装置 |
| US6480395B1 (en) * | 2000-05-25 | 2002-11-12 | Hewlett-Packard Company | Device and method for interstitial components in a printed circuit board |
| US20090159128A1 (en) * | 2007-12-21 | 2009-06-25 | Gill Shook | Leadframe receiver package for solar concentrator |
| US8083372B2 (en) * | 2008-04-25 | 2011-12-27 | Epson Imaging Devices Corporation | Illumination system, electro-optic device, and electronic apparatus |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4320438A (en) * | 1980-05-15 | 1982-03-16 | Cts Corporation | Multi-layer ceramic package |
| US4423468A (en) * | 1980-10-01 | 1983-12-27 | Motorola, Inc. | Dual electronic component assembly |
| US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
| JPS5998543A (ja) * | 1982-11-26 | 1984-06-06 | Hitachi Ltd | 半導体装置 |
| US4558397A (en) * | 1983-12-19 | 1985-12-10 | Amp Incorporated | Interposer connector for surface mounting a ceramic chip carrier to a printed circuit board |
| US4891687A (en) * | 1987-01-12 | 1990-01-02 | Intel Corporation | Multi-layer molded plastic IC package |
| JPH01199497A (ja) * | 1987-11-10 | 1989-08-10 | Ibiden Co Ltd | 電子部品塔載用基板 |
| JP2734463B2 (ja) * | 1989-04-27 | 1998-03-30 | 株式会社日立製作所 | 半導体装置 |
-
1990
- 1990-05-31 JP JP2143977A patent/JP2799472B2/ja not_active Expired - Lifetime
-
1991
- 1991-01-28 US US07/646,355 patent/US5151771A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5151771A (en) | 1992-09-29 |
| JPH0437057A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2799472B2 (ja) | 電子部品搭載用基板 | |
| US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| US6833512B2 (en) | Substrate board structure | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| US20010020535A1 (en) | Circuit pack, multilayer printed wiring board, and device | |
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP3251688B2 (ja) | 半導体素子搭載用リードフレーム | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP2531467B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPS62208691A (ja) | 両面実装型混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |