JP3093960B2 - 半導体回路素子搭載基板フレームの製造方法 - Google Patents

半導体回路素子搭載基板フレームの製造方法

Info

Publication number
JP3093960B2
JP3093960B2 JP07196157A JP19615795A JP3093960B2 JP 3093960 B2 JP3093960 B2 JP 3093960B2 JP 07196157 A JP07196157 A JP 07196157A JP 19615795 A JP19615795 A JP 19615795A JP 3093960 B2 JP3093960 B2 JP 3093960B2
Authority
JP
Japan
Prior art keywords
semiconductor circuit
circuit element
element mounting
forming
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07196157A
Other languages
English (en)
Other versions
JPH0922963A (ja
Inventor
高士 中島
啓次 高井
幸治 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP07196157A priority Critical patent/JP3093960B2/ja
Priority to US08/622,144 priority patent/US5614443A/en
Publication of JPH0922963A publication Critical patent/JPH0922963A/ja
Application granted granted Critical
Publication of JP3093960B2 publication Critical patent/JP3093960B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、外部接続端子となる溶
融性ソルダー・ボールをグリッド・エリア・アレイ状に
配列した半導体装置の製造に用いる半導体回路素子搭載
基板フレームの製造方法に係る、特に、熱伝導性の良好
な金属基板シートと片面に導体回路層を設けた導体回路
基板シートを集積的に熱圧着して形成された半導体回路
素子搭載基板シートから単一の半導体回路素子搭載基板
を所要数連接した短冊状の半導体回路素子搭載基板フレ
ームの製造方法に関する。
【０００２】
【従来の技術】近年、ＩＣ、ＬＳＩ等の半導体装置は、
回路素子の微細化及び半導体装置のダウン・サィジング
化、低コスト化に対応してＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）と称され、半導体装置の複数の外部接続
端子に格子状に配列された溶融性ソルダー・ボールを用
い、これを実装基板上に設けたモールド・パッドに実装
する方法が提案されている。
【０００３】この実装方法によれば、前記複数の溶融性
ソルダー・ボールのそれぞれに対応して設けた実装基板
上の複数のマウンティング・パッドに半導体装置の位置
決めを行って載置した後、加熱し、前記溶融性ソルダー
・ボールをリフローすることにより、前記実装基板上に
形成されたマウンティング・パッドに一括接続されるの
で、半導体装置の実装が容易となり、高密度の実装が可
能になるという利点がある。
【０００４】この種の半導体装置には、良好な熱伝導性
部材である銅系部材から成り、半導体回路素子搭載領域
を備えた金属基板に、ガラス・クロス・エポキシ樹脂部
材の一面に複数の導体リードから成る導体回路パターン
層と該導体回路パターン層上にドライフィルム・フォト
・レジスト・マスク層を形成した導体回路基板を熱硬化
性プリプレグ層を介して接合した単一の半導体回路素子
搭載基板が用いられている。ここで、前記導体リードは
その一端部にワイヤ・ボンディングパッドを、他端部に
は外部接続端子ランドを備えている、さらに、前記ドラ
イフィルム・フォトレジスト・マスク層は前記ワイヤ・
ボンディングパッド及びエリア・アレイ状の前記外部接
続端子ランドを露出する複数の導通孔が形成されてい
る。
【０００５】従来技術の一例である半導体回路素子搭載
基板の製造方法ついて、図８を参照しつつ説明する。
【０００６】この種の半導体回路素子搭載基板の製造方
法は、熱伝導性の金属基材シートに半導体回路素子搭載
領域を含む複数のユニット領域を周期律表的に設定した
図示していない金属基板シートの形成を行う工程と、片
面に銅箔層を設けた所定の電気的絶縁性樹脂基材シート
に、中央部に半導体回路素子に対応した状態の半導体回
路素子装着開口部と該開口部に沿ってこれを取り囲むよ
うに放射状に配列された複数の導体リードから成る導体
回路パターン層と前記導体リードをエリア・アレイ状に
露出させる複数の空白部を設けたフォトレジスト・マス
ク層とから成る複数のユニット領域を周期律表的に配列
した図示していない導体回路基板シートの形成を行う工
程とを具備し、耐熱性接着剤層を介し、前記導体回路基
板シートの前記導体回路パターン層の反対面側を前記金
属基板シートに熱圧着する積層加工をを行い前記ユニッ
ト区画領域１５を集積的に形成すると共に、半導体回路
素子搭載用キャビティ１６が形成される半導体素子搭載
基板シート１７の形状を形成する工程と、前記半導体回
路素子搭載基板シート１７から前記境界１８に沿って切
断分離を行い図９に示す個別の半導体回路素子搭載基板
１９を形成する工程より成るものである。
【０００７】前記個別の半導体回路素子搭載基板１９を
用いて半導体装置２０を形成するには、前記半導体回路
素子搭載基板１９を図示していない搬送キャリアに搭載
又は個々に半導体装置の組立ラインに供給、位置決め
し、導電性接着剤を介在させて接合する半導体回路素子
２１の搭載を行って、一端部を複数のワイヤボンディン
グ・パッド２２の一つに接続し、他端部を前記半導体回
路素子２１に設けた複数の電極端子の一つに接続して電
気的導通回路を形成するワイヤボンディングを行って
後、前記半導体回路素子２１、前記ボンディング・ワイ
ヤ、ソルダー・レジン・マスク２３の一端部側とを、樹
脂材２４により、樹脂封止するポッティング・モールド
を行い前記エリア・アレイ状に露出した複数の前記外部
接続端子ランド上に、溶融性ソルダー・ボール２５が接
続された状態で前記ソルダー・マスク２３面側に突出状
態で形成された図７に示す半導体装置２０が完成され
る。
【０００８】
【発明が解決しようとする課題】上記の従来例に係る半
導体回路素子搭載基板の製造方法にあっては、複数の個
別のユニット区画領域を有する金属基板シートと導体回
路基板シートとが集積的に熱圧着された半導体回路素子
搭載基板シートから切断分離を行い個々の半導体回路素
子搭載基板が形成されているので、半導体回路素子の実
装を行う際に、前記個別の半導体素子搭載基板の搬送や
位置決め等の取り扱い煩雑となり、位置ずれや損傷によ
る品質や半導体回路素子実装の作業効率が低下し、生産
性を著しく阻害するという問題が生じていた。さらに、
個別の半導体素子搭載基板用の搬送キャリアや位置決め
等の高価な実装設備を必要とし、半導体装置の製造コス
トを上昇させるという経済性の問題が生じていた。
【０００９】本発明は、上記の実情に鑑みてなされたも
のであって、その目的とするとろは、従来のリードフレ
ームを用いた半導体回路素子の実装設備を活用すること
ができ、新たな設備や搬送キャリァ治具等を導入するこ
となく、半導体回路素子の実装が可能な半導体回路素子
搭載基板フレームを生産効率よく提供することにある。
さらに、他の目的とするとろは、従来の個別の半導体回
路素子搭載基板で生じていた搬送及び位置決め等の煩雑
さをなくし、半導体回路素子実装の作業性を向上させる
ことのできる半導体回路素子搭載基板を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明の目的を達成する
請求項１記載の半導体回路素子搭載基板の製造方法は、
複数の単一の半導体回路素子搭載基板が連接された半導
体回路素子搭載基板フレームの製造方法であって、耐腐
食性皮膜層を有する金属部材シートに、分離線で囲まれ
た短冊状ユニット・フレームとなる複数の区画領域が設
定された金属基板シートの所要の形状を形成する工程
と、片面に銅箔層を、他面に熱硬化性接着剤層を備えた
樹脂基材シートに、前記金属基板シートの短冊状ユニッ
ト・フレームに整合する複数の区画領域を設定し、前記
銅箔層面側のそれぞれの前記区画領域に半導体回路素子
に対応した状態で穿孔された半導体回路素子装着開口部
と該開口部を取り囲むように放射状に配列した複数の導
体リードから成る導体回路パターン層が形成された導体
回路基板シートの所要の形状を形成する工程とを具備し
ており、前記金属基板シートに、前記導体回路基板シー
トを前記熱硬化性接着剤層を介して集積的に熱圧着する
積層加工行い半導体回路素子搭載基板シートの所要の形
状を形成する工程と、前記半導体回路素子搭載基板シー
トのそれぞれの前記区画領域に、単一の半導体回路素子
搭載基板を連結するように複数の連結タブを残して単一
の半導体回路素子搭載基板とサイドレールを分割形成す
ると共に、該サイドレールに前記キャビティのそれぞれ
に対応した複数の位置決め用の基準孔を穿孔した所要の
形状を形成する加工を行った後、前記導体回路層の形成
面側に、前記導体リードの一部分をエリア・アレイ状に
露出させる複数の空洞部を設けたソルダー・レジスト・
マスク層を集積的に形成する加工を行い前記分離線に沿
って前記区画領域毎に分離して複数の単一の半導体回路
素子搭載基板が連結タフを介して連接された半導体回路
素子搭載基板フレームの所要の形状を形成する工程とを
含む構成とされている。
【００１１】また、請求項２の半導体回路素子搭載基板
の製造方法は、請求項１記載の半導体回路素子搭載基板
の製造方法にあって、前記金属基板シートの所要の形状
を形成する工程は、前記区画領域のそれぞれに複数の半
導体回路素子搭載部を規準とし、所定の間隔で配置され
た複数の位置決め用の基準孔を予め形成する手段を含む
構成とされている。
【００１２】また、請求項３の半導体回路素子搭載基板
の製造方法は、請求項１及び２記載の半導体回路素子搭
載基板の製造方法にあって、前記導体回路基板シートの
所要の形状を形成する工程は、片面に銅箔層を、他面に
熱硬化性のプリプレグ層を有するガラス・クロス・エポ
キシ樹脂基材が用いられており、前記区画領域のそれぞ
れに、半導体回路素子に対応した複数の開口部を規準と
し、所定の間隔で配置された複数の位置決め用の基準孔
を予め形成する手段を含む構成とされている。
【００１３】
【作用】請求項１〜３記載の半導体回路素子搭載基板フ
レームの製造方法によれば、所定の間隔で配置された複
数の位置決め用の基準孔を配列したサイドレールに、個
別の半導体回路素子搭載基板を連結タブを介して複数連
結した半導体回路素子搭載基板フレームを形成するよう
にしているので、従来の個別に分離された半導体回路素
子搭載基板の形成に比べて、その取り扱い作業がリード
フレームと同様に行うことが可能となり、取り扱の作業
性を著しく向上させることができると共に、取り扱いに
よって生じる損傷がなくなり、半導体回路素子搭載基板
の品質を向上させることができる。その結果として、半
導体装置の長期信頼性が向上する。
【００１４】さらに、サイドレールに所要数の位置決め
用のパイロット孔が離間配列されたリードフレームと同
様な構成とされているので、これを用いて半導体素子の
実装を行う際に、既存の半導体装置の製造設備を活用す
ることができると共に、従来技術に比べ、高価な位置決
め設備を必要とせず、容易に位置決め作業を行うことが
でき、半導体回路素子の実装作業を生産効率よく行うこ
とができる。
【００１５】
【実施例】続いて、本発明の実施の一例を添付した図面
を参照しつつ詳細に説明する。
【００１６】図１は本発明の実施の一例に係る金属基板
シートを示す平面図、図２（ａ）は本発明の実施の一例
に係る導体回路基板シートを示す平面図、（ｂ）は本発
明の実施の一例に係る導体回路基材の構成を示す断面
図、図３は本発明の実施の一例に係る熱圧着状態を示す
一部断面図、図４は本発明の実施の一例に係る個別の半
導体回路素子搭載基板の連結状態を示す半導体回路素子
搭載基板シートの平面図、図５（ａ）は本発明の実施の
一例に係る半導体回路素子搭載基板フレームを示す平面
図、（ｂ）は本発明の実施の一例に係る半導体回路素子
搭載基板フレームの断面図、図６は本発明の実施の一例
に係る半導体回路素子搭載基板フレームの製造工程を示
すブロック図、図７は本発明の実施の一例に係る半導体
装置を示す平面図、図８は従来の一例に係る個別の半導
体回路素子搭載基板の配列状態を示す平面図、図９は従
来の一例に係る個別の半導体回路素子搭載基板を示す平
面図である。
【００１７】まず、図５を参照して、本発明に係る半導
体回路素子搭載基板フレームの構造について説明する。
【００１８】図５（ａ）、（ｂ）によれば、本発明の方
法を用いて形成された半導体回路素子搭載基板フレーム
１４ｉは、熱伝導性の良好な基材の一例である銅基材か
ら成る単一の金属基板層１４ｆと、絶縁性樹脂基材の一
例であるガラス・クロス・エポキシ樹脂基材１２ｄに、
半導体素子装着開口部１２ｆと該開口部１２ｆを取り囲
むように放射状に配列された複数の導体リード１２ｈと
から成る導体回路パターン層１２ｇが形成された単一の
導体回路基板１４ｇと、これらを集積的に熱圧着する熱
伝導性接着剤層の一例であるプリプレグ層１２ｃと、そ
れぞれの前記導体回路パターン層１２ｇの形成面側に集
積的に設けた、外部接続端子ランド１２ｉをエリア・ア
レイ状に露出させる複数の空洞部１３ｃとワイヤ・ボン
ディング・パッド１２ｊを露出させる保護被膜の一例で
あるドライフィルム・フォトレジスト・マスク層１３ｄ
とから成り、半導体回路素子搭載用キャビティー部１３
ｂを設けた複数の単一の半導体回路素子搭載基板１４ｈ
を、複数の位置決め用規準孔１４ｂを配置したサイドレ
ール１４ｃに連結された複数の連結タブ１４ｄを介して
連結支持された構成とされている。ここで、前記導体リ
ード１２ｈは、その一端部にワイヤ・ボンディング・パ
ッド１２ｊ、他端部に外部接続端子ランド１２ｉを具備
するものである。
【００１９】続いて、図６に基づき、本発明に係る半導
体回路素子搭載基板フレームの製造工程の構成について
説明する。
【００２０】図に示すように、所定の金属基材から所要
サイズの金属基材シートを形成する手段と該基材シート
の表面に耐腐食性の皮膜層を形成する手段等から成る金
属基板シートの形状加工工程１１と、所定の樹脂基材か
ら所要サイズの樹脂基材シートを形成する手段と熱伝導
性接着剤を貼着する手段と半導体回路素子装着用開口部
を穿孔する手段と前記基材シートの一面に導体回路パタ
ーン層を形成する手段等から成る導体回路基板シートの
形状加工工程１２と、前記金属基材シートと前記導体回
路基板シートを集積的に熱圧着する加工を行い半導体回
路素子装着用キャビティを形成する手段と前記導体回路
パターン層上にドライフィルム・フォトレジスト・マス
ク層を形成する手段とから成る半導体回路素子搭載基板
シートの形状加工工程１３と、前記半導体回路素子搭載
基板シートの前記区画領域に、連結タブを残して複数の
単一の半導体回路素子搭載基板とサイドレールの形成を
行うスリット加工手段と前記サイドレールに、前記キャ
ビティに対応する位置決め用基準孔を穿孔する手段と前
記半導体回路素子搭載基板シートから分離線に沿って半
導体回路素子搭載基板フレームを切断分離する手段とか
ら成る半導体回路素子搭載基板フレームの形状加工工程
１４とを具備する構成とされている。
【００２１】続いて、上記の半導体回路素子搭載基板フ
レームの製造工程について図１〜図５を参照しつつ詳細
に説明する。
【００２２】まず、図１を参照して、本発明の実施の一
例である金属基板はシートの形状加工程１１（図６参
照）について説明する。
【００２３】金属基板シート形成工程１１においては、
熱伝導性の良好な部材一例である銅系の定尺又は帯状の
板厚０．２５〜０．５５mmの金属部材（図示していな
い）から複数の半導体回路素子搭載領域１１ｃの配列
（本実施例では四個の領域が配列されたいる）を可能と
した所定の幅（本実施例では、一列の短冊状のユニット
・フレームの区画領域１１ｂに対応する幅）の金属部材
を慣用の切断用プレスにより分離境界線（図に示す一点
鎖線）で囲まれた所要数の短冊状のユニット・フレーム
の区画領域１１ｂを配列する長さに切断して金属部材シ
ート（図示していない）の形成を行つて、その表面に耐
食性のめっき被膜層１１ｄの一例であるＮｉめっき層の
被膜処理を行った複数の短冊状のユニット・フレームの
区画領域１１ｂを有する図１に示す金属基板シート１１
ａの所要の形状が形成される。ここで、前記被膜層は半
導体素子搭載領域にＮｉめっき層１１ｄを下地とし、予
めＡｕ等の貴金属の部分めっき層を形成しても良い、こ
れによって半導体素子搭載をより容易に行うことができ
ると共に、導体回路シートの接合の際の位置決め用パタ
ーンとして利用することができる。
【００２４】次に、図２（ａ）、（ｂ）を参照して、本
発明の実施の一例である導体回路基板シート１２ａの所
要の形状を形成する工程１２（図６参照）について説明
する。
【００２５】導体回路基板シート形成工程１２において
は、電気的絶縁性部材の一例であるガラス・クロス・エ
ポキシ樹脂基材（板厚０．３〜０．５mm、ＦＲ−４又は
ＦＲ−５）１２ｄの片面に銅箔層（３２ミクロン）１２ｂ
を、他面に、熱硬化性接着剤の一例であるプリプレグ層
１２ｃ（５０〜１００ミクロン）を備えた定尺の前記樹脂基
材（図２（ｂ）参照）から複数の半導体回路素子装着開
口部１２ｆが配列（本実施例では四個の領域が配列され
たいる）される所定の幅（本実施例では、一列の短冊状
のユニット・フレームの区画領域１２ｅに対応する幅）
の樹脂部材を、慣用の切断用プレス又はジグ・フライス
加工により、分離境界線（図に示す一点鎖線）で囲まれ
た所要数の区画領域１２ｅを配列する長さに切断して樹
脂部材シート（図示していない）の形成を行う。次に、
プレス又はジグ・フライス加工により、複数の半導体回
路素子装着開口部１２ｆの形成を行って、銅箔層１２ｂ
の表面に慣用のエッチング法により、一端部に、ワイヤ
・ボンディング・パッド１２ｊ、その他端部に外部接続
端子ランド１２ｉを具備した複数の導体リード１２ｈか
ら成る所定の導体回路パターン１２ｇの形成を行い図２
（ａ）に示す導体回路基板シート１２ａの所要の形状が
形成される。
【００２６】次に、図３を参照して、本発明の実施の一
例である半導体回路素子搭載基板シートの所要の形状を
形成する工程１３（図６参照）について説明する。
【００２７】半導体回路素子搭載基板シート形成工程１
３においては、前記金属基板シート形成工程１１、前記
導体回路基板シート形成工程１２でそれぞれ別体に形成
された前記金属基板シート１１ａと前記導体回路基板シ
ート１２ａを前記導体回路基板シート１２ａに張り付け
られた前記プリプレグ層１２ｃのカバーフイルムを除去
し、前記開口部１２ｆと半導体回路素子搭載搭載領域１
１ｃが整合するように慣用の多層プリント基板の積層加
工法に用いる熱圧着プレスにより、集積的に熱圧着を行
い半導体回路素子搭載用キャビティ部１３ｂの形成を行
って後、慣用のスクリーン・印刷法により、導体回路パ
ターン１２ｇのワイヤ・ボンディング・パッド１２ｊ、
外部接続端子ランド１２ｉを露出した空洞部１３ｃを設
けたドライフイルム・フォトレジスト・マスク層１３ｄ
の形成を行い図３に示す半導体回路素子搭載基板シート
１３ａの所要の形状が形成される。ここで、前記ワイヤ
・ボンディング・パッド１２ｊ、前記外部接続端子ラン
ド１２ｉ等の露出部分にＡｕメッキ層１３ｅ又はＡｇペ
ーストを充填することもできる。これによつて、溶融ソ
ルダー・ボールの接合が容易になる。
【００２８】次に、図４、図５（ａ）、（ｂ）を参照し
て、本発明の実施の一例である半導体回路素子搭載基板
フレーム１４ａの所要の形状を形成する工程１４（図６
参照）について説明する。
【００２９】半導体回路素子搭載基板フレーム形成工程
１４においては、前記半導体回路素子搭載基板シート形
成工程１３で形成された前記半導体回路素子搭載基板シ
ート１３ａから、プレス加工又はジグ・フライス加工に
より、単一の半導体回路素子搭載基板１４ｈの側端面を
形成するスリット１４ｅ加工を行って、単一の半導体回
路素子搭載基板１４ｈの一部が連結（本実施例では４カ
所の角部）されるように複数の連結タブ１４ｄを残して
単一の半導体回路素子搭載基板１４ｈとサイドレール１
４ｃの所要の形状加工を行った後、前記サイドレールに
前記半導体回路素子搭載用キャビティ１３ｂに対応した
状態で離間配列した複数の位置決め用基準孔１４ｂの穿
孔加工を行い前記区画領域に単一の半導体回路素子搭載
基板を複数連接した図４に示す半導体回路素子搭載基板
シート１４ａの所要の形状が形成される。
【００３０】さらに、前記半導体回路素子搭載基板シー
ト１４ａから図に示す短冊状ユニットフレームの区画領
域を一点鎖線で示す分離境界線に沿って前記区画領域毎
に分離して図５（ｂ）に示す単一の金属基板１４ｆと単
一の導体回路基板１４ｇとから成る図５（ａ）単一の半
導体回路素子搭載基板１４ｈを複数連結した半導体回路
素子搭載基板フレーム１４ｉの所要の形状が形成され
る。
【００３１】ここで、図７を参照しつつ、前記半導体回
路素子搭載基板フレーム１４ｉ（図５（ａ）参照）を用
いて半導体装置を形成について説明する。
【００３２】前記半導体回路素子搭載基板フレーム１４
ｉ（図５（ａ）参照）をチップ・キャリアとして、図示
していない慣用の半導体装置の組立ラインに間欠供給
し、前記位置決め用基準孔１４ｂ（図５（ａ）参照）に
より、前記半導体回路素子搭載基板フレーム１４ｉ（図
５（ａ）参照）を位置決めし、前記半導体回路素子搭載
用キャビティ１６に導電性接着剤（例えば、Ａｇペース
ト）を介在させて半導体回路素子２１を順次接合する半
導体回路素子のボンディング加工を行って、ボンディン
グ・ワイヤの一端部を複数のワイヤボンディング・パッ
ド２２の一つに接続し、他端部を前記半導体回路素子２
１に設けた複数の電極端子の一つに接続して電気的導通
回路を形成するワイヤボンディング加工を行って後、前
記半導体回路素子２１、前記ボンディング・ワイヤ、ソ
ルダー・レジン・マスク層２３の一端部側とを、エポキ
シ樹脂材２４により、樹脂封止するポッティング・モー
ルドを行い前記エリア・アレイ状に露出した空洞部１３
ｃ（図５（ａ）参照）を介して複数の前記外部接続端子
ランド１２ｉ（図５（ａ）参照）上に、溶融性ソルダー
・ボール２５が接続された状態で前記ソルダー・マスク
面側に突出状態に形成を行い前記連結タブ１４ｄ（図５
（ａ）参照）から個々に分離して図７に示す半導体装置
が完成される。
【００３３】
【効果】以上のように、本発明では、位置決め用基準孔
を設けたサイドレールに単一の半導体回路素子搭載基板
フレーム形成し、これを半導体素子キャリァとして半導
体回路素子の実装を行う構成とされているので、従来技
術で生じていた問題点が開昭され、半導体回路素子搭載
基板の取り扱いが簡素化され、半導体回路素子実装の作
業性が向上し、生産性の優れた、高品質の半導体装置を
低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の一例に係る金属基板シートを示
す平面図である。
【図２】（ａ）は、本発明の実施の一例に係る導体回路
基板シートを示す平面図である。（ｂ）は、本発明の実
施の一例に係る導体回路基材の断面図である。
【図３】本発明の実施の一例に係る集積状態を示す一部
断面図である。
【図４】本発明の実施の一例に係る個別の半導体回路素
子搭載基板の連結状態を示す平面図である。
【図５】（ａ）は、本発明の実施の一例に係る半導体回
路素子搭載基板フレームを示す平面図である。（ｂ）
は、本発明の実施の一例に係る半導体回路素子搭載基板
フレームを示す断面図である。
【図６】本発明の実施の一例に係る半導体回路素子搭載
基板フレームの製造工程を示すブロック図である。
【図７】本発明の実施の一例に係る半導体装置を示す平
面図である。
【図８】従来技術の一例である半導体回路素子搭載基板
シートを示す平面図である。
【図９】従来技術の一例である分離された半導体回路素
子搭載基板を示す平面図である。
【符号の説明】
１１ 金属基板シート形成加工工程 １１ａ 金属基板シート １１ｂ 短冊状ユニットフレームの区画領域 １１ｃ 半導体素子搭載領域 １１ｄ 耐食性めっき被膜層（Ｎｉ） １２ 導体回路基板シート形成加工工程 １２ａ 導体回路基板シート １２ｂ 銅箔層 １２ｃ プリプレグ層 １２ｄ ガラス・クロス・エポキシ樹脂基材 １２ｅ 短冊状ユニットフレームの区画領域 １２ｆ 半導体素子装着開口部 １２ｇ 導体回路パターン層 １２ｈ 導体リード １２ｉ 外部接続端子ランド １２ｊ ワイヤ・ボンデング・パッド １３ 半導体回路素子搭載基板シート形成加工工程 １３ａ 半導体回路素子搭載基板シート １３ｂ 半導体回路素子搭載用キャビティ部 １３ｃ 空洞部 １３ｄ ドライフィルム・フォトレジスト・マスク １３ｅ 金属被膜層（Ａｕ） １４ 半導体回路素子搭載基板フレーム形成加工工程 １４ａ 半導体回路素子搭載基板シート １４ｂ 位置決め用規準孔 １４ｃ サイドレール １４ｄ 連結タブ １４ｅ スリット １４ｆ 単一の金属基板層 １４ｇ 単一の導体回路基板層 １４ｈ 単一の半導体回路素子搭載基板 １４ｉ 半導体回路素子搭載基板フレーム １５ ユニット区画領域 １６ 半導体回路素子搭載用キャビティ １７ 半導体素子搭載基板シート １８ 境界線 １９ 個別の半導体回路素子搭載基板 ２０ 半導体装置 ２１ 半導体回路素子 ２２ ワイヤボンディング・パッド ２３ ソルダー・レジン・マスク ２４ エポキシ樹脂材 ２５ 溶融性ソルダー・ボール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−222151（ＪＰ，Ａ) 特開 平５−67694（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の単一の半導体回路素子搭載基板が
    連接された半導体回路素子搭載基板フレームの製造方法
    であって、複数の半導体回路素子搭載領域が所定の間隔
    で離間配置される、分離線で囲まれた短冊状の区画領域
    が設定された金属基板シートを準備する工程と、複数の
    前記半導体回路素子搭載領域のそれぞれに整合し、半導
    体回路素子に対応した状態で穿孔された複数の開口部と
    該開口部を取り囲むように放射状に配列された複数の導
    体リードから成る導体回路パターン層が形成され、前記
    短冊状のユニット・フレームに整合する区画領域が設定
    された導体回路基板シートを準備する工程とを具備して
    おり、前記金属基板シートと前記導体回路基板シートを
    集積的に熱圧着して半導体回路素子搭載用キャビティが
    形成された半導体回路素子搭載基板シートの所要の形状
    を形成する工程と、積層された前記半導体回路素子搭載
    基板シートのそれぞれの前記区画領域に、単一の半導体
    回路素子搭載基板を連結するように複数の連結タブを残
    して単一の半導体回路素子搭載基板とサイドレールを分
    割形成すると共に、該サイドレールに前記キャビティの
    それぞれに対応した複数の位置決め用の基準孔を穿孔し
    た所要の形状を形成する加工を行った後、前記導体回路
    層の形成面側に、前記導体リードの一部分をエリア・ア
    レイ状に露出させる複数の空洞部を設けたソルダー・レ
    ジスト・マスク層を集積的に形成する加工を行い前記分
    離線に沿って前記区画領域毎に分離して、複数の単一の
    半導体回路素子搭載基板が連結タフを介して連接された
    半導体回路素子搭載基板フレームの所要の形状を形成す
    る工程とを含む構成ととしたことを特徴とする半導体回
    路素子搭載基板フレームの製造方法。
  2. 【請求項２】 前記金属基板シートの所要の形状を形成
    する工程は、前記区画領域のそれぞれに複数の半導体回
    路素子搭載部を規準とし、所定の間隔で配置された複数
    の位置決め用の基準孔を予め形成する手段を含む構成と
    したことを特徴とする請求項１記載の半導体回路素子搭
    載基板フレームの製造方法。
  3. 【請求項３】 前記導体回路基板シートの所要の形状を
    形成する工程は、片面に銅箔層を、他面に熱硬化性のプ
    リプレグ層を有するガラス・クロス・エポキシ樹脂基材
    が用いられており、前記区画領域のそれぞれに、半導体
    回路素子に対応した複数の開口部を規準とし、所定の間
    隔で配置された複数の位置決め用の基準孔を予め形成す
    る手段を含む構成としたことを特徴とする請求項１また
    は請求項２記載の半導体回路素子搭載基板フレームの製
    造方法。
JP07196157A 1995-07-06 1995-07-06 半導体回路素子搭載基板フレームの製造方法 Expired - Fee Related JP3093960B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07196157A JP3093960B2 (ja) 1995-07-06 1995-07-06 半導体回路素子搭載基板フレームの製造方法
US08/622,144 US5614443A (en) 1995-07-06 1996-03-27 Method of producing a frame made of connected semiconductor die mounting substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07196157A JP3093960B2 (ja) 1995-07-06 1995-07-06 半導体回路素子搭載基板フレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0922963A JPH0922963A (ja) 1997-01-21
JP3093960B2 true JP3093960B2 (ja) 2000-10-03

Family

ID=16353160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07196157A Expired - Fee Related JP3093960B2 (ja) 1995-07-06 1995-07-06 半導体回路素子搭載基板フレームの製造方法

Country Status (2)

Country Link
US (1) US5614443A (ja)
JP (1) JP3093960B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5852870A (en) 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
KR970059825A (ko) * 1997-01-25 1997-08-12 안승균 카메라용 필터를 고정하는 장치
JPH10284525A (ja) * 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
KR100292431B1 (ko) * 1998-06-17 2001-07-12 공우현 Bga반도체패키지용라미네이티드스트립제조방법및그장치
US6173632B1 (en) 1998-11-23 2001-01-16 Semiconductor Technologies & Instruments, Inc. Single station cutting apparatus for separating semiconductor packages
CN1198489C (zh) * 1999-04-09 2005-04-20 松下电器产业株式会社 高频组件的制造方法
TW518733B (en) * 2000-04-08 2003-01-21 Advanced Semiconductor Eng Attaching method of heat sink for chip package
JP4033744B2 (ja) * 2002-09-13 2008-01-16 日本電波工業株式会社 実装基板の製造方法及び表面実装型の水晶発振器
JP4831061B2 (ja) * 2007-12-26 2011-12-07 パナソニック株式会社 電子部品実装用装置および電子部品実装用装置の非常停止方法
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
JP2014112742A (ja) * 2014-03-25 2014-06-19 Ps4 Luxco S A R L 切断前支持基板
US11516926B2 (en) * 2018-11-30 2022-11-29 Innolux Corporation Method for manufacturing flexible circuit board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
JP2781020B2 (ja) * 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2962586B2 (ja) * 1991-03-05 1999-10-12 新光電気工業株式会社 半導体装置とその製造方法及びこれに用いる接合体
JP2957335B2 (ja) * 1991-10-29 1999-10-04 ローム株式会社 リードフレームの製造方法
KR970005713B1 (en) * 1992-07-31 1997-04-19 Nec Kk Process for correcting warped surface of plastic encapsulated semiconductor device
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array

Also Published As

Publication number Publication date
US5614443A (en) 1997-03-25
JPH0922963A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
US6078097A (en) Lead frame
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
KR20070078711A (ko) 배선 기판 및 반도체 장치
US6403895B1 (en) Wiring substance and semiconductor
US5271993A (en) Method of manufacturing insulation substrate for semiconductor device and metal pattern plate used therefor
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP2001077228A (ja) 半導体パッケージ用プリント配線板およびその製造方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
US7171744B2 (en) Substrate frame
JP3096226B2 (ja) 半導体装置の製造方法
JP2000261152A (ja) プリント配線組立体
JPS58134450A (ja) 半導体装置およびその製造方法
JP3115807B2 (ja) 半導体装置
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP3115802B2 (ja) 半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
JP3398556B2 (ja) 半導体装置の製造方法
JP3336235B2 (ja) 半導体装置およびその製造方法
JP3383597B2 (ja) 半導体装置の製造方法
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JP2836208B2 (ja) フィルムキャリアテープ
JPH0438159B2 (ja)
JPS58134451A (ja) 多連フレ−ム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees