JP3115802B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3115802B2 JP3115802B2 JP21233695A JP21233695A JP3115802B2 JP 3115802 B2 JP3115802 B2 JP 3115802B2 JP 21233695 A JP21233695 A JP 21233695A JP 21233695 A JP21233695 A JP 21233695A JP 3115802 B2 JP3115802 B2 JP 3115802B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductor
- layer
- opening
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【０００１】
【産業上の利用分野】本発明は、ＢＧＡ（ボール・グリ
ッド・アレイ）型の半導体装置に係る、詳細には、金属
基板層に結合する導体回路基板層の導体リードパターン
に、プレス加工又は／及びエッチング加工で形成された
導体リードパターンを有するリードフレームを用いたＢ
ＧＡ型の半導体装置の構造に関する。
ッド・アレイ）型の半導体装置に係る、詳細には、金属
基板層に結合する導体回路基板層の導体リードパターン
に、プレス加工又は／及びエッチング加工で形成された
導体リードパターンを有するリードフレームを用いたＢ
ＧＡ型の半導体装置の構造に関する。
【０００２】
【従来の技術】近年、ＩＣ、ＬＳＩ等の半導体装置は、
回路素子の微細化及び半導体装置のダウン・サィジング
化、低コスト化に対応してＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）と称され、半導体装置の複数の外部接続
端子に格子状に配列された溶融性ソルダー・ボールを用
い、これを実装基板上に設けたマウンティング・パッド
に実装する方法が提案されている。
回路素子の微細化及び半導体装置のダウン・サィジング
化、低コスト化に対応してＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）と称され、半導体装置の複数の外部接続
端子に格子状に配列された溶融性ソルダー・ボールを用
い、これを実装基板上に設けたマウンティング・パッド
に実装する方法が提案されている。
【０００３】この実装方法によれば、前記複数の溶融性
ソルダー・ボールのそれぞれに対応して設けた実装基板
上の複数のマウンティング・パッドに半導体装置の位置
決めを行って載置した後、加熱し、前記溶融性ソルダー
・ボールをリフローすることにより、前記実装基板上に
形成されたマウンティング・パッドに一括接続されるの
で、半導体装置の実装が容易となり、高密度の実装が可
能になるという利点がある。
ソルダー・ボールのそれぞれに対応して設けた実装基板
上の複数のマウンティング・パッドに半導体装置の位置
決めを行って載置した後、加熱し、前記溶融性ソルダー
・ボールをリフローすることにより、前記実装基板上に
形成されたマウンティング・パッドに一括接続されるの
で、半導体装置の実装が容易となり、高密度の実装が可
能になるという利点がある。
【０００４】この種のＢＧＡ型の半導体装置に用いられ
るの導体回路基板層は、ホリイミド材等の第１の絶縁体
層の片面又は両面に銅箔層を備えたＴＡＢテープ又はガ
ラス・クロス・エポキシ部材が使用されており、中央部
に半導体素子に対応した第１の開口部を設け、前記銅箔
層にエッチング加工法により前記開口部の週辺に沿って
形成された複数の導体リードから成る導体リードパター
ンと、前記導体層リードパターンを被覆保護するエポキ
シ・カバー・コートの第２の開口部とこれに設けたスル
ホールを介して接合された複数のソルダー・ボールと、
ポッティング・モールドの樹脂封止体とを具備した構造
が一般的な例である。
るの導体回路基板層は、ホリイミド材等の第１の絶縁体
層の片面又は両面に銅箔層を備えたＴＡＢテープ又はガ
ラス・クロス・エポキシ部材が使用されており、中央部
に半導体素子に対応した第１の開口部を設け、前記銅箔
層にエッチング加工法により前記開口部の週辺に沿って
形成された複数の導体リードから成る導体リードパター
ンと、前記導体層リードパターンを被覆保護するエポキ
シ・カバー・コートの第２の開口部とこれに設けたスル
ホールを介して接合された複数のソルダー・ボールと、
ポッティング・モールドの樹脂封止体とを具備した構造
が一般的な例である。
【０００５】
【発明が解決しようする課題】しかしながら、上記の従
来例に係るＢＧＡ型の半導体装置にあっては、金属基板
に接合される導体回路基板として、少なくとも片面に銅
箔層を備えたＴＡＢ（Ｔａｐｅ・Ａｕｔｏｍｔｅｄ・Ｂ
ｏｎｄｉｎｇ）基板又はガラスクロス・エポキシ樹脂基
板を用いて構成されているので、導体回路基板層の形成
作業が複雑となり、生産効率を阻害すると共に、新たな
設備を必要とする等の半導体装置の製造コストを増加さ
せるという経済性の問題が生じていた。
来例に係るＢＧＡ型の半導体装置にあっては、金属基板
に接合される導体回路基板として、少なくとも片面に銅
箔層を備えたＴＡＢ（Ｔａｐｅ・Ａｕｔｏｍｔｅｄ・Ｂ
ｏｎｄｉｎｇ）基板又はガラスクロス・エポキシ樹脂基
板を用いて構成されているので、導体回路基板層の形成
作業が複雑となり、生産効率を阻害すると共に、新たな
設備を必要とする等の半導体装置の製造コストを増加さ
せるという経済性の問題が生じていた。
【０００６】そこで、発明者は、プレス加工又は／及び
エッチング加工で形成されたリードフレームの導体リー
ドパターンを用いることにより、低コストのＢＧＡ型の
半導体装置を提供することを試みた。
エッチング加工で形成されたリードフレームの導体リー
ドパターンを用いることにより、低コストのＢＧＡ型の
半導体装置を提供することを試みた。
【０００７】だが、前記リードフレームの導体リードパ
ターンを導体回路基板層に用いる際に、前記導体リード
パターンの複数の導体リードの中間に複数の導体リード
を一体的に保持するために形成されるタイバーを除去し
たリードフレームを形成する必要があった。
ターンを導体回路基板層に用いる際に、前記導体リード
パターンの複数の導体リードの中間に複数の導体リード
を一体的に保持するために形成されるタイバーを除去し
たリードフレームを形成する必要があった。
【０００８】しかしながら、前記タイバーを除去すると
前記導体リードパターンのそれぞれの導体リードが片持
ち（フリー・スタンディング）の状態となり、前記リー
ドフレームの加工履歴により生じる内部残留応力の解放
や搬送、手作業などによる導体リード間の寄り、反り等
の変形が生じて前記導体リード間の初期的形状寸法を維
持できないという問題があった。
前記導体リードパターンのそれぞれの導体リードが片持
ち（フリー・スタンディング）の状態となり、前記リー
ドフレームの加工履歴により生じる内部残留応力の解放
や搬送、手作業などによる導体リード間の寄り、反り等
の変形が生じて前記導体リード間の初期的形状寸法を維
持できないという問題があった。
【０００９】
【発明の目的】本発明の目的とするところは、プレス加
工又は／及びエッチング加工で形成されたリードフレー
ムの導体リードパターンを用いることにより、ＴＡＢ基
板又はガラスクロス・エポキシ樹脂基板を用いた導体回
路基板と同等の機能を有し、狭ピッチで且つ多ピン化の
傾向に容易に対応することのできる信頼性の高いＢＧＡ
型の半導体装置を低コストで提供することにある。
工又は／及びエッチング加工で形成されたリードフレー
ムの導体リードパターンを用いることにより、ＴＡＢ基
板又はガラスクロス・エポキシ樹脂基板を用いた導体回
路基板と同等の機能を有し、狭ピッチで且つ多ピン化の
傾向に容易に対応することのできる信頼性の高いＢＧＡ
型の半導体装置を低コストで提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成させる
本発明の特徴とするところは、従来の導体リードパター
ンの導体リードのそれぞれを一体的に連結した連結タブ
と同一機能を有する熱硬化性樹脂部材で前記複数の導体
リード間を一体的に連結することにより、プレス加工又
はエッチング加工によって形成されたリードフレーム２
０をＢＧＡ型の半導体装置１０の導体回路基板層１５の
導体リードパターンに適用したところにある。
本発明の特徴とするところは、従来の導体リードパター
ンの導体リードのそれぞれを一体的に連結した連結タブ
と同一機能を有する熱硬化性樹脂部材で前記複数の導体
リード間を一体的に連結することにより、プレス加工又
はエッチング加工によって形成されたリードフレーム２
０をＢＧＡ型の半導体装置１０の導体回路基板層１５の
導体リードパターンに適用したところにある。
【００１１】そうして、請求項１記載の半導体装置は、
半導体素子搭載キャビティ１２を有する金属基板層１１
と、前記キャビティ１２の半導体素子搭載面１２ａに導
電性接着剤層１３ａを介して搭載された半導体素子１３
と、前記半導体素子１３に対応する第１、第２の開口部
１６、１８が形成された第１と第２の絶縁体層１７、１
９と前記第１と第２の絶縁体層１７、１９と間に複数の
導体リード２２ａから成る導体リードパターン層２２を
有する導体回路基板１５と、前記キャビティ１２を樹脂
封止材で充填し、前記半導体素子１３等をポッティング
・モールド法により、封止した樹脂封止部材（パッケー
ジ）２４と、外部接続端子となる複数のソルダーボール
２６とから成る構成とされた半導体装置１０であって、
前記導体回路基板１５が、熱硬化性ソルダーレジスト等
の接着材層から成る前記複数の導体リード２２ａを一体
的に連結支持する第１の絶縁体層１７と、複数の導通
（ウエル）孔２８を設けた光硬化性ドライフィルム・ソ
ルダーマスクから成る第２の絶縁体層１９と、前記第１
の絶縁体層１７と第２の絶縁体層１９に挟持され、前記
半導体素子１３に対応する第３の開口部２１とこれを取
り囲むように放射状に配列されたリードフレーム２０の
導体リードパターン２２とから成る構成とされている。
半導体素子搭載キャビティ１２を有する金属基板層１１
と、前記キャビティ１２の半導体素子搭載面１２ａに導
電性接着剤層１３ａを介して搭載された半導体素子１３
と、前記半導体素子１３に対応する第１、第２の開口部
１６、１８が形成された第１と第２の絶縁体層１７、１
９と前記第１と第２の絶縁体層１７、１９と間に複数の
導体リード２２ａから成る導体リードパターン層２２を
有する導体回路基板１５と、前記キャビティ１２を樹脂
封止材で充填し、前記半導体素子１３等をポッティング
・モールド法により、封止した樹脂封止部材（パッケー
ジ）２４と、外部接続端子となる複数のソルダーボール
２６とから成る構成とされた半導体装置１０であって、
前記導体回路基板１５が、熱硬化性ソルダーレジスト等
の接着材層から成る前記複数の導体リード２２ａを一体
的に連結支持する第１の絶縁体層１７と、複数の導通
（ウエル）孔２８を設けた光硬化性ドライフィルム・ソ
ルダーマスクから成る第２の絶縁体層１９と、前記第１
の絶縁体層１７と第２の絶縁体層１９に挟持され、前記
半導体素子１３に対応する第３の開口部２１とこれを取
り囲むように放射状に配列されたリードフレーム２０の
導体リードパターン２２とから成る構成とされている。
【００１２】また、請求項２記載の半導体装置は、請求
項１記載の半導体装置にあって、前記複数の導体リード
２２ａはその一端部に外部接続端子ランド２２ｂを設
け、他端部にワイヤボンディング・パッド２２ｃを設け
た構成とされている。
項１記載の半導体装置にあって、前記複数の導体リード
２２ａはその一端部に外部接続端子ランド２２ｂを設
け、他端部にワイヤボンディング・パッド２２ｃを設け
た構成とされている。
【００１３】また、請求項３記載の半導体装置は、請求
項１及び２記載の半導体装置にあって、前記第２の絶縁
層１９は前記外部接続端子ランド２２ｂを露出させる導
通（ウエル）孔２８を有し、且つ前記ワイヤボンディン
グ・パッド２２ｃの露出領域部を形成する第２の開口部
１８を設けた構成とされている
項１及び２記載の半導体装置にあって、前記第２の絶縁
層１９は前記外部接続端子ランド２２ｂを露出させる導
通（ウエル）孔２８を有し、且つ前記ワイヤボンディン
グ・パッド２２ｃの露出領域部を形成する第２の開口部
１８を設けた構成とされている
【００１４】さらに、請求項４記載の半導体装置は、請
求項１記載の半導体装置にあって、前記金属基板１１と
前記導体回路基板１５との間に耐熱性接着剤層２９を介
在させた構成とされている。
求項１記載の半導体装置にあって、前記金属基板１１と
前記導体回路基板１５との間に耐熱性接着剤層２９を介
在させた構成とされている。
【００１５】さらにまた、請求項５記載の半導体装置
は、請求項４記載の半導体装置にあって、前記耐熱性接
着剤２９が熱硬化性プリプレグ層から成る構成とされて
いる。
は、請求項４記載の半導体装置にあって、前記耐熱性接
着剤２９が熱硬化性プリプレグ層から成る構成とされて
いる。
【００１６】
【作用】上記のように構成された半導体装置にあって
は、前記導体リードパターン２２に形成された第１の絶
縁体層１７が従来の導体リード２２ａ間に形成されたタ
イバーの接続機能と同等の機能を有し、前記導体リード
パターン２２のそれぞれの導体リード２２ａを一体的に
連結保持するので、前記導体リード間の位置ずれの発生
を防ぐと共に、加工履歴によりリードフレーム２０（図
４参照）に滞有した内部残留応力の解放を抑制すること
ができ、前記導体リードパターン２２を初期状態の寸法
精度に維持することが可能となる。
は、前記導体リードパターン２２に形成された第１の絶
縁体層１７が従来の導体リード２２ａ間に形成されたタ
イバーの接続機能と同等の機能を有し、前記導体リード
パターン２２のそれぞれの導体リード２２ａを一体的に
連結保持するので、前記導体リード間の位置ずれの発生
を防ぐと共に、加工履歴によりリードフレーム２０（図
４参照）に滞有した内部残留応力の解放を抑制すること
ができ、前記導体リードパターン２２を初期状態の寸法
精度に維持することが可能となる。
【００１７】さらに、前記導体回路基板１１の前記導体
リードパターン２２が、金属条材からプレス加工又はエ
ッチング加工によって形成されたリードフレーム２０の
導体リードパターン２２が用いられているので、導体回
路基板１１の形成が簡素化され、半導体装置１０の生産
効率が著しく向上すると共に、半導体装置１０の製造コ
ストを低減させることが可能となる。
リードパターン２２が、金属条材からプレス加工又はエ
ッチング加工によって形成されたリードフレーム２０の
導体リードパターン２２が用いられているので、導体回
路基板１１の形成が簡素化され、半導体装置１０の生産
効率が著しく向上すると共に、半導体装置１０の製造コ
ストを低減させることが可能となる。
【００１８】さらにまた、高密度の導体リードパターン
２２の形成が容易になり、半導体装置１０の高密度化の
要求に容易に対応することが可能となる。
２２の形成が容易になり、半導体装置１０の高密度化の
要求に容易に対応することが可能となる。
【００１９】
【実施例】続いて、本発明に係る実施例を添付した図面
に基づき詳細に説明する。図１は本発明の実施例に係る
半導体装置を示す平面図、図２は本発明の実施例に係る
半導体装置の構成を示す断面図、図３は本発明の実施例
に係る導体回路基板の構成を示す断面図、図４は本発明
の実施例に用いたリードフレームを示す平面図、図５は
本発明の実施例に用いた第１の絶縁体層を仮接着し、第
１、第３の開口部が形成された状態を示す平面図、図６
はその断面図である。
に基づき詳細に説明する。図１は本発明の実施例に係る
半導体装置を示す平面図、図２は本発明の実施例に係る
半導体装置の構成を示す断面図、図３は本発明の実施例
に係る導体回路基板の構成を示す断面図、図４は本発明
の実施例に用いたリードフレームを示す平面図、図５は
本発明の実施例に用いた第１の絶縁体層を仮接着し、第
１、第３の開口部が形成された状態を示す平面図、図６
はその断面図である。
【００２０】続いて、図１、２、３を参照しつつ、本発
明に係る一実施例に係る半導体装置の構造について説明
する、図によれば、半導体装置１０は、熱伝導性の良好
な部材の一例である銅部材からなり、凹形状の半導体素
子搭載キャビティ１２を有する金属基板層１１と、前記
複数の導体リード２２ａを一体的に連結支持し、半導体
素子１３を対応する第１の開口部１６が形成された第１
の絶縁体層１７の一例である熱硬化性ソルダーレジスト
層と複数の導通（ウエル）孔２８を設け、半導体素子１
３に対応した第２の開口部１８が形成された第２の絶縁
体層１９の一例である光硬化性ドライフィルム・ソルダ
ーマスク層とで挟持され、前記半導体素子１３に対応す
る第３の開口部２１とこれを取り囲むように放射状に配
列されたリードフレーム２０の導体リードパターン２２
とからなり、前記金属基板層１１に接合された導体回路
基板１５と、前記金属基板のキャビティ１２の素子搭載
面１２ａに導電性接着剤層１３ａの一例であるＡｇペー
ストを介して接合された半導体素子１３と、前記半導体
素子１３の複数の電極パッド１４と前記導体回路基板１
５の導体リード２２ａのボンディングパッド２２ｃのそ
れぞれを接続して電気的導通回路を形成するボンディン
グワイヤ２３と、前記キャビティ１２に樹脂封止材を充
填し、ポッティング・モールド法により、前記半導体素
子１３、ボンディングワイヤ２３等を封止した脂封止部
材（パッケージ）２４と、外部接続端子ランド２２ｂに
接続された状態で突出した複数のソルダーボール２６と
から成る構成とされている。ここで、導体リード２２ａ
は、一端部に外部接続端子ランド２２ｂを備え、他端部
にワイヤボンディングパッド２２ｃを備えており、第２
の絶縁体層１９に形成された複数の導通孔２８は前記外
部接続端子ランドを露出し、前記第２の開口部はボンデ
ィングパッド２２ｃを露出する図３に示す構造のもので
ある。
明に係る一実施例に係る半導体装置の構造について説明
する、図によれば、半導体装置１０は、熱伝導性の良好
な部材の一例である銅部材からなり、凹形状の半導体素
子搭載キャビティ１２を有する金属基板層１１と、前記
複数の導体リード２２ａを一体的に連結支持し、半導体
素子１３を対応する第１の開口部１６が形成された第１
の絶縁体層１７の一例である熱硬化性ソルダーレジスト
層と複数の導通（ウエル）孔２８を設け、半導体素子１
３に対応した第２の開口部１８が形成された第２の絶縁
体層１９の一例である光硬化性ドライフィルム・ソルダ
ーマスク層とで挟持され、前記半導体素子１３に対応す
る第３の開口部２１とこれを取り囲むように放射状に配
列されたリードフレーム２０の導体リードパターン２２
とからなり、前記金属基板層１１に接合された導体回路
基板１５と、前記金属基板のキャビティ１２の素子搭載
面１２ａに導電性接着剤層１３ａの一例であるＡｇペー
ストを介して接合された半導体素子１３と、前記半導体
素子１３の複数の電極パッド１４と前記導体回路基板１
５の導体リード２２ａのボンディングパッド２２ｃのそ
れぞれを接続して電気的導通回路を形成するボンディン
グワイヤ２３と、前記キャビティ１２に樹脂封止材を充
填し、ポッティング・モールド法により、前記半導体素
子１３、ボンディングワイヤ２３等を封止した脂封止部
材（パッケージ）２４と、外部接続端子ランド２２ｂに
接続された状態で突出した複数のソルダーボール２６と
から成る構成とされている。ここで、導体リード２２ａ
は、一端部に外部接続端子ランド２２ｂを備え、他端部
にワイヤボンディングパッド２２ｃを備えており、第２
の絶縁体層１９に形成された複数の導通孔２８は前記外
部接続端子ランドを露出し、前記第２の開口部はボンデ
ィングパッド２２ｃを露出する図３に示す構造のもので
ある。
【００２１】つぎに、図３、図４及び図５に基づき、本
発明の特徴である導体回路基板１５の構成について説明
する。
発明の特徴である導体回路基板１５の構成について説明
する。
【００２２】まず、図４によれば、帯状の金属材料の一
例である銅条材から、慣用のプレス加工又は／及びエッ
チング加工（本実施例ではプレス加工を用いた）によ
り、半導体素子１３とボンデングワイヤ２３を介して電
気的導通回路を形成するための複数の導体リード２２ａ
の先端部がつながるようにタイバー（バインダー）２９
を残して、図に示すように、放射状に配列された前記複
数の導体リード２２ａを有する導体リードパターン２２
を備えたリードフレーム２０の所要の形状の形成を行っ
て、前記導体リードパターン２２領域面に第１の絶縁体
層１７の一例である熱硬化性接着剤（本実施例ではプリ
プレグ用いている）を貼着し、前記導体リード２２ａ間
の仮支持を行って後、第３の開口部２１を形成する加工
を行い前記タイバー２９を除去して図５に示すリードフ
レームの形成を行う。
例である銅条材から、慣用のプレス加工又は／及びエッ
チング加工（本実施例ではプレス加工を用いた）によ
り、半導体素子１３とボンデングワイヤ２３を介して電
気的導通回路を形成するための複数の導体リード２２ａ
の先端部がつながるようにタイバー（バインダー）２９
を残して、図に示すように、放射状に配列された前記複
数の導体リード２２ａを有する導体リードパターン２２
を備えたリードフレーム２０の所要の形状の形成を行っ
て、前記導体リードパターン２２領域面に第１の絶縁体
層１７の一例である熱硬化性接着剤（本実施例ではプリ
プレグ用いている）を貼着し、前記導体リード２２ａ間
の仮支持を行って後、第３の開口部２１を形成する加工
を行い前記タイバー２９を除去して図５に示すリードフ
レームの形成を行う。
【００２３】次に、別体に形成された金属基板１１の半
導体素子１３の搭載面側に、前記リードフレームから前
記第１の絶縁体層１６を含む導体リードパターン２２を
打ち抜き分離すると共に、前記金属基板１１のキャビテ
ィ１２に前記第１の開口部１６及び第３の開口部２１と
が整合するように仮接合を行って、前記金属基板と前記
導体パターンを、公知のプリント配線基板の積層体の形
成と同様に、ヒートプレートにより熱圧着（ラミネート
温度は例えば２５０゜程度）を行い導体リード間を連結
すると共に、図６に示すように前記金属基板と前記導体
リードパターンとの接合がおこなわれる。
導体素子１３の搭載面側に、前記リードフレームから前
記第１の絶縁体層１６を含む導体リードパターン２２を
打ち抜き分離すると共に、前記金属基板１１のキャビテ
ィ１２に前記第１の開口部１６及び第３の開口部２１と
が整合するように仮接合を行って、前記金属基板と前記
導体パターンを、公知のプリント配線基板の積層体の形
成と同様に、ヒートプレートにより熱圧着（ラミネート
温度は例えば２５０゜程度）を行い導体リード間を連結
すると共に、図６に示すように前記金属基板と前記導体
リードパターンとの接合がおこなわれる。
【００２４】ここで、前記プリプレグ（ｐｒｅｐｒｅ
ｇ）は、ガラスクロス等の炭素繊維にエポキシ系の樹脂
等を含浸させ、Ｂステージ（半硬化状態）まで硬化さ
せ、キャリアフィルムとカバーフィルムでサンドイッチ
した３層構造を有し、半硬化状態（Ｂステージ）にあ
り、多少の粘着性を有し、しかも導体リードとの間で多
少の反応（リード間を架橋する）するために前記導体リ
ード部の隣り合うリード間が連結支持され、その位置を
仮保持することができる。さらに、熱硬化性を有するた
め、ヒートプレートにより熱プレスを行うことにより、
一時的にほぼ液状のように流動性を帯びてリードフレー
ムの導体リードパターンの透孔部分を埋めた後、完全に
硬化してその位置関係を保持することができる。したが
って、絶縁材層に公知の処理技術を適用するだけで、特
別の工程を必要とせずその結果、容易に所望のリードピ
ッチを実現することができる。本実施例では例えば三菱
油化社製ＹＥＦー０４０を用いている。
ｇ）は、ガラスクロス等の炭素繊維にエポキシ系の樹脂
等を含浸させ、Ｂステージ（半硬化状態）まで硬化さ
せ、キャリアフィルムとカバーフィルムでサンドイッチ
した３層構造を有し、半硬化状態（Ｂステージ）にあ
り、多少の粘着性を有し、しかも導体リードとの間で多
少の反応（リード間を架橋する）するために前記導体リ
ード部の隣り合うリード間が連結支持され、その位置を
仮保持することができる。さらに、熱硬化性を有するた
め、ヒートプレートにより熱プレスを行うことにより、
一時的にほぼ液状のように流動性を帯びてリードフレー
ムの導体リードパターンの透孔部分を埋めた後、完全に
硬化してその位置関係を保持することができる。したが
って、絶縁材層に公知の処理技術を適用するだけで、特
別の工程を必要とせずその結果、容易に所望のリードピ
ッチを実現することができる。本実施例では例えば三菱
油化社製ＹＥＦー０４０を用いている。
【００２５】次いで、他の実施例（図示していない）と
して、慣用のシルクスクリーン印刷法を用いて、前記導
体基板に接合された接合面と反対面側の導体リードパタ
ーン面に、前記外部接続端子ランドを露出するウエル
（導通孔）と前記ワイヤボンデング領域を露出する第３
の開口部とが形成され、前記導体リードパターンを被覆
する第２の絶縁体層の一例であるソルダーマスク層の形
成を行い前記導体回路基板が形成される（図４参照）。
ここで、第２の絶縁体層（ソルダーマスク層）を、ソル
ダーレジストをシルクスクリーン印刷法を用いて形成し
たが、光硬化性ドライフィルムフォトレジストを写真法
を用いて形成することもできる。
して、慣用のシルクスクリーン印刷法を用いて、前記導
体基板に接合された接合面と反対面側の導体リードパタ
ーン面に、前記外部接続端子ランドを露出するウエル
（導通孔）と前記ワイヤボンデング領域を露出する第３
の開口部とが形成され、前記導体リードパターンを被覆
する第２の絶縁体層の一例であるソルダーマスク層の形
成を行い前記導体回路基板が形成される（図４参照）。
ここで、第２の絶縁体層（ソルダーマスク層）を、ソル
ダーレジストをシルクスクリーン印刷法を用いて形成し
たが、光硬化性ドライフィルムフォトレジストを写真法
を用いて形成することもできる。
【００２６】また、前記導体回路基板１１には、第１及
び第２の絶縁体層として図示していないドライフィルム
フォトレジストを用い、前記導体リード間を連結支持す
ることによって形成することも可能である。
び第２の絶縁体層として図示していないドライフィルム
フォトレジストを用い、前記導体リード間を連結支持す
ることによって形成することも可能である。
【００２７】この場合、導体リードパターンが、その両
面からドライフィルムフォトレジストと呼ばれるフォト
レジストを用いてラミネート（熱圧着）され、導体リー
ド間がフォトレジストによって埋め込まれ、且つフォト
レジストが導体リードの上面にも所定厚みで形成され、
前記導体リード間に埋め込まれたフォトレジスト同士も
それぞれ連続されるように構成されている。そうして所
定の紫外線によりフォトレジストをＵＶ硬化させて形成
される。
面からドライフィルムフォトレジストと呼ばれるフォト
レジストを用いてラミネート（熱圧着）され、導体リー
ド間がフォトレジストによって埋め込まれ、且つフォト
レジストが導体リードの上面にも所定厚みで形成され、
前記導体リード間に埋め込まれたフォトレジスト同士も
それぞれ連続されるように構成されている。そうして所
定の紫外線によりフォトレジストをＵＶ硬化させて形成
される。
【００２８】ここで、前記第１、第２の絶縁体層にドラ
イフィルムフォトレジストを用いた導体回路基板と金属
基板との接合には前記プレプレグ層を介して接続され
る。
イフィルムフォトレジストを用いた導体回路基板と金属
基板との接合には前記プレプレグ層を介して接続され
る。
【００２９】本実施例で説明したように、導体リードの
配列方向に隣り合う導体リード間が第１の絶縁体層及び
第２の絶縁体層で連結支持されているので、従来技術の
リードフレームと一体成形されたタイバーと同様の機能
有し、導体リードパターンの初期の形状寸法を維持する
ことがてきる。さらに、プリプレグが用いられているの
で、絶縁性が著しく向上すると共に、金属基板との接合
が安定し、信頼性の高い半導体装置を提供することがで
きる。
配列方向に隣り合う導体リード間が第１の絶縁体層及び
第２の絶縁体層で連結支持されているので、従来技術の
リードフレームと一体成形されたタイバーと同様の機能
有し、導体リードパターンの初期の形状寸法を維持する
ことがてきる。さらに、プリプレグが用いられているの
で、絶縁性が著しく向上すると共に、金属基板との接合
が安定し、信頼性の高い半導体装置を提供することがで
きる。
【００３０】
【発明の効果】以上説明したように、本発明の半導体装
置は、プレス加工又は／及びエッチング加工により形成
された導体リードパターンを用い、導体リードパターン
の複数の導体リード間を第１の絶縁層で連結一体化し、
前記導体リードパターンの形状及び寸法を初期の状態に
維持する構成としているので、生産性を向上させること
ができると共に、従来のＢＧＡ型の半導体装置と同等の
高密度のＢＧＡ型の半導体装置を低コストで提供するこ
とができる。
置は、プレス加工又は／及びエッチング加工により形成
された導体リードパターンを用い、導体リードパターン
の複数の導体リード間を第１の絶縁層で連結一体化し、
前記導体リードパターンの形状及び寸法を初期の状態に
維持する構成としているので、生産性を向上させること
ができると共に、従来のＢＧＡ型の半導体装置と同等の
高密度のＢＧＡ型の半導体装置を低コストで提供するこ
とができる。
【００３１】さらに、ソルダー・レジスト・マスク層１
８で導体回路パターン１５を被覆しているので、搬送や
整列などの加工工程の取り扱いによって生じていた微細
な導体回路パターンを物理的な変形や化学的な損傷から
保護し、高品質の半導体装置を低コストで提供すること
ができる。
８で導体回路パターン１５を被覆しているので、搬送や
整列などの加工工程の取り扱いによって生じていた微細
な導体回路パターンを物理的な変形や化学的な損傷から
保護し、高品質の半導体装置を低コストで提供すること
ができる。
【図１】本発明の実施例に係る半導体装置を示す平面図
である。
である。
【図２】本発明の実施例に係る半導体装置の構成を示す
断面図である。
断面図である。
【図３】本発明の実施例に係る導体回路基板の構成を示
す断面図である。
す断面図である。
【図４】本発明の実施例に用いたリードフレームに第１
の絶縁体層を形成した状態を示す平面図である。
の絶縁体層を形成した状態を示す平面図である。
【図５】図４に示すリードフレームに第１及び第３の開
口部を形成した状態を示す平面図である。
口部を形成した状態を示す平面図である。
【図６】図５に示す導体リードパターンを金属基板に接
合した状態を示す平面図である。
合した状態を示す平面図である。
１０ 半導体装置 １１ 金属基板 １２ 半導体素子搭載用キャビティ １２ａ 半導体素子搭載面 １３ 半導体素子 １３ａ 導電性接着剤層 １４ 電極パッド １５ 導体回路基板 １６ 第１の開口部 １７ 第１の絶縁体層 １８ 第２の開口部 １９ 第２の絶縁体層 ２０ リードフレーム ２１ 第３の開口部 ２２ 導体リードパターン ２２ａ 導体リード ２２ｂ 外部接続端子ランド ２２ｃ ワイヤボンディング・パッド ２３ ボンディング・ワイヤ ２４ ポッティング樹脂部材 ２５ ソルダーペースト ２６ ソルダーボール ２８ 導通孔（又はウエル） ２９ タイバー
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−125051（ＪＰ，Ａ) 特開 平８−264679（ＪＰ，Ａ) 特開 平８−330472（ＪＰ，Ａ) 特開 平９−22962（ＪＰ，Ａ) 特開 平８−148530（ＪＰ，Ａ) 特開 平９−64225（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50 H01L 21/60
Claims (5)
- 【請求項１】 半導体素子搭載用キャビティを設けた金
属基板と、該キャビティに導電性接着剤層を介して搭載
された半導体回路素子と、半導体素子に対応した第１、
第２の開口部を設けた第１と第２の絶縁体層と前記第１
と第２の絶縁体層と間に複数の導体リード層から成る導
体回路基板層と、電気的導通回路を形成した後、前記半
導体素子等をポッティング・モールド法で封止された樹
脂封止体と、複数のソルダーボールから成る外部接続端
子を具備した構成とされた半導体装置であって、 前記導体回路基板層が、前記複数の導体リードを連結支
持する熱硬化性ソルダーレジスト層等から成る第１の絶
縁体層と、複数の導通孔（ウエル）が形成された光硬化
性ドライフィルム・ソルダーマスク等から成る第２の絶
縁体層と、これらに挟持され、半導体素子に対応した第
３の開口部を設け、これを取り囲むように放射状に配列
された複数の導体リードからなるリードフレームの導体
リードパターン層とを含む構成としたことを特徴とする
半導体装置。 - 【請求項２】 前記複数の導体リードはその一端部に外
部接続端子ランドを設け、他端部にワイヤボンディング
・パッド領域を備えたことを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 前記第２の絶縁層は前記外部接続端子ラ
ンドを露出させる導通孔（ウエル）を有し、且つ前記ワ
イヤボンディング・パッド領域を露出する第２の開口部
を設けたことを特徴とする請求項１及び２記載の半導体
装置。 - 【請求項４】 前記金属基板と前記導体回路基板との間
に、これらを結合する耐熱性接着剤層を具備した構成と
したことを特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記耐熱性接着剤がプリプレグ剤から成
る構成としたことを特徴とする請求項４記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21233695A JP3115802B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21233695A JP3115802B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945812A JPH0945812A (ja) | 1997-02-14 |
| JP3115802B2 true JP3115802B2 (ja) | 2000-12-11 |
Family
ID=16620858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21233695A Expired - Fee Related JP3115802B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115802B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107182198A (zh) * | 2016-03-10 | 2017-09-19 | 欧姆龙株式会社 | 电子部件安装方法、基板、电子电路以及面光源装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065076A1 (en) * | 1998-06-05 | 1999-12-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
-
1995
- 1995-07-28 JP JP21233695A patent/JP3115802B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107182198A (zh) * | 2016-03-10 | 2017-09-19 | 欧姆龙株式会社 | 电子部件安装方法、基板、电子电路以及面光源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945812A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7993967B2 (en) | Semiconductor package fabrication method | |
| KR100596549B1 (ko) | 반도체장치와그제조방법및반도체패키지 | |
| KR100557049B1 (ko) | 반도체 장치와 그 제조방법 | |
| US20090004774A1 (en) | Method of multi-chip packaging in a tsop package | |
| JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
| JPH10321672A (ja) | 半導体装置及びその製造方法 | |
| JP4939916B2 (ja) | 多層プリント配線板およびその製造方法 | |
| WO2009130958A1 (ja) | 配線基板、半導体装置、ならびに半導体装置の製造方法 | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP2002270724A (ja) | 半導体装置およびその製造方法 | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3115802B2 (ja) | 半導体装置 | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JP2899956B2 (ja) | 半導体装置及びその製造方法 | |
| KR20020018116A (ko) | 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법 | |
| JP3115807B2 (ja) | 半導体装置 | |
| US20030201544A1 (en) | Flip chip package | |
| EP1369919A1 (en) | Flip chip package | |
| JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| TWI753468B (zh) | 具散熱結構之基板結構及其製造方法 | |
| JP3030605B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |