KR100596549B1 - 반도체장치와그제조방법및반도체패키지 - Google Patents

반도체장치와그제조방법및반도체패키지

Info

Publication number
KR100596549B1
KR100596549B1 KR1019980028921A KR19980028921A KR100596549B1 KR 100596549 B1 KR100596549 B1 KR 100596549B1 KR 1019980028921 A KR1019980028921 A KR 1019980028921A KR 19980028921 A KR19980028921 A KR 19980028921A KR 100596549 B1 KR100596549 B1 KR 100596549B1
Authority
KR
South Korea
Prior art keywords
base substrate
wiring conductor
semiconductor chip
conductor layers
semiconductor
Prior art date
Application number
KR1019980028921A
Other languages
English (en)
Other versions
KR19990013968A (ko
Inventor
아쯔시 후지사와
타카후미 콘노
신고 오오사카
료오 하루타
마사히로 이찌타니
Original Assignee
가부시끼가이샤 르네사스 기따 니혼 세미컨덕터
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 기따 니혼 세미컨덕터, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 르네사스 기따 니혼 세미컨덕터
Publication of KR19990013968A publication Critical patent/KR19990013968A/ko
Application granted granted Critical
Publication of KR100596549B1 publication Critical patent/KR100596549B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

가요성 필름으로 이루어지는 기판의 표면측에 접착재를 통해서 반도체 칩이 탑재되고, 상기 기판의 이면측에 복수의 범프전극이 어레이 형태로 형성되며, 상기 반도체 칩이 수지로 밀봉되는 볼 그리드 어레이형의 반도체 패키지가 개시된다.
구체적으로는, 상기 기판의 표면상에 형성된 배선 패턴을 덮도록 절연막이 형성되고, 상기 절연막상에 상기 반도체 칩이 접착재를 통해서 탑재된다. 상기 절연막은 상기 반도체 칩의 하부에서, 서로 불연속적인 복수의 부분으로 분할된다. 상기 분할된 절연막 부분에 의해 상기 반도체 칩과 상기 배선 패턴의 단락이 방지되고, 또 상기 가요성 필름으로 이루어지는 기판의 변형이 억제된다.

Description

반도체 장치와 그 제조방법 및 반도체 패키지
본 발명은 반도체 장치에 관한 것으로서, 특히 가요성(可撓性) 필름으로 이루어지는 베이스 기판을 가지는 반도체 장치에 적용해서 유효한 기술에 관한 것이다.
다핀화에 적합한 반도체 장치로서, BGA(Ball Grid Array) 구조의 반도체 장치가 개발되었다. 이 BGA 구조의 반도체 장치는, 베이스 기판의 일표면의 칩 탑재영역상에 접착재를 통해서 반도체 칩을 탑재하고, 베이스 기판의 일표면과 대향하는 그 이면측에 복수의 범프전극을 격자 형태로 배치한 구성으로 되어 있다.
상기 베이스 기판은, 예컨대 유리섬유에 에폭시(epoxy) 수지, 폴리이미드(polyimide) 수지, 맬러이미드(maleimide) 수지 등을 함침한 경질의 수지기판(리지드 기판)으로 형성되어 있다. 베이스 기판의 일표면의 칩 탑재영역의 주위를 둘러싸는 그 주변영역에는 복수의 와이어 접속용 전극패드가 배치되어 있다. 또한, 베이스 기판의 이면에는 복수의 범프 접속용 전극패드가 배치되어 있다. 이 범프 접속용 전극패드에는, 예컨대 Pb-Sn 조성의 납땜 재료로 이루어지는 범프전극이 고착되고, 전기적으로 또 기계적으로 접속되어 있다.
상기 반도체 칩은, 예컨대 단결정 실리콘으로 이루어지는 반도체 기판을 주체로 구성되어 있다. 반도체 칩에는 논리회로 시스템, 기억회로 시스템 혹은 그들의 혼합회로 시스템이 탑재되어 있다. 또한, 반도체 칩의 주면(소자 형성면)에는 복수의 외부단자(본딩패드)가 배치되어 있다. 이 외부단자는 베이스 기판의 일표면에 배치된 와이어 접속용 전극패드에 와이어를 통해서 전기적으로 접속되어 있다.
상기 반도체 칩, 와이어 및 와이어 접속용 전극패드 등은 베이스 기판의 일표면상에 형성된 수지 밀봉체로 밀봉되어 있다. 수지 밀봉체는 대량 생산에 적합한 트랜스퍼 몰드법으로 형성된다.
이와 같이 구성된 BGA 구조의 반도체 장치는, 실장기판의 실장면에 형성된 전극패드에 그 범프전극을 녹여 접속함으로써, 실장기판의 실장면상에 실장된다.
또, 상기 BGA 구조의 반도체 장치에 대해서는, 예컨대 닛케이(Nikkei) BP사 발행의 닛케이 일렉트로닉스 [1994년 2월 28일호, 111∼117페이지]에 기재되어 있다.
근년에, 베이스 기판으로서 가요성 필름을 사용한 BGA 구조의 반도체 장치가 개발되어 있다. 이 BGA 구조의 반도체 장치는, 베이스 기판으로서 경질의 수지기판을 사용한 반도체 장치에 비해서 박형화, 다핀화 및 소형화를 도모할 수 있다. 그러나, 본 발명자들은 베이스 기판으로서 가요성 필름을 사용한 반도체 장치의 개발중 이하의 문제점을 발견하였다.
가요성 필름으로 이루어지는 베이스 기판은, 일반적으로 가요성 필름의 범프접속영역에 접속구멍을 형성하고, 그 후, 가요성 필름의 일측면에 접착재를 통해서, 예컨대 동(Cu)으로 이루어지는 금속 박(foil)을 부착하며, 그 후, 금속 박에 패터닝을 시행하여 범프 접속용 전극패드, 배선, 와이어 접속용 전극패드 및 도금용 배선 등으로 이루어지는 배선 도체를 형성하고, 그 후, 배선 도체를 보호하는 절연막을 형성하며, 그 후, 범프 접속용 전극패드 및 와이어 접속용 전극패드에 도금층을 형성하기 위한 도금처리를 시행함으로써 형성된다. 도금처리는 전해 도금법으로 행해진다. 이 도금처리는 절연막을 형성하기 전(前)의 단계에서 행하는 경우도 있다. 도금층은, 예컨대 금(Au)/니켈(Ni)막, 또는 Au/팔라듐(Pd)/Ni막으로 형성된다.
상기 절연막은, 예컨대 가요성 필름의 일측면에 감광성 수지막을 형성하고, 베이킹(baking) 처리를 시행한 후, 사진(寫眞) 인쇄기술을 사용하여 감광처리, 현상처리, 세정처리를 시행하는 것에 의해 형성된다. 절연막은 와이어 접속용 전극패드를 제거한 배선 도체상을 포함하는 가요성 필름의 일측면의 거의 전체 영역에 형성되어 있다. 즉, 가요성 필름의 일측면의 거의 전체 영역에 절연막이 형성되기 때문에, 베이스 기판에 휘어짐(warp), 뒤틀림(distotion) 등의 변형이 생긴다. 이 베이스 기판의 변형은 반도체 장치의 제조 프로세스(조립 프로세스)중에서 반송 트러블의 원인으로 되거나, 반도체 칩을 탑재하는 공정에 있어서, 접착재의 습윤성을 나쁘게 하는 원인으로 된다.
상기 베이스 기판의 변형은 절연막의 열팽창 계수 및 경화 수축율이 큰 것이 주 원인이지만 절연막을 형성하지 않은 경우는 이하의 문제가 생긴다.
(1) 베이스 기판의 일표면의 칩 탑재영역에는 범프 접속용 전극패드가 배치되어 있다. 이 때문에, 베이스 기판의 일표면의 칩 탑재영역에 절연성의 접착재를 도포하여 반도체 칩을 탑재할 때, 접착재의 두께의 제어가 곤란하고, 범프 접속용 전극패드에 반도체 칩이 접촉하여 양자간에 단락이 생긴다.
(2) 베이스 기판의 일표면의 칩 탑재영역에는 범프 접속용 전극패드가 배치되고, 이 범프 접속용 전극패드에는 베이스 기판의 칩 탑재영역에 형성된 접속구멍을 통해서 베이스 기판의 이면측에 배치된 범프전극이 접속되어 있다. 즉, 반도체 칩의 하부에는 범프전극이 배치되어 있다.
상기 베이스 기판의 칩 탑재영역에 배치된 범프 접속용 전극패드는 베이스 기판의 일표면의 칩 탑재영역의 주위를 둘러싸는 그 주변영역에 배치된 와이어 접속용 전극패드에 배선을 통해서 일체화 되어 전기적으로 접속되어 있다. 즉, 베이스 기판의 일표면의 주변영역에 있어서, 반도체 칩과 와이어 접속용 전극패드와의 사이의 영역에는 배선이 배치되어 있다. 이 때문에, 반도체 칩의 외부단자와 와이어 접속용 전극패드를 와이어로 접속할 때, 와이어와 이 와이어에 전기적으로 접속된 배선에 인접하는 다른 배선이 교차하는 경우가 있다. 와이어의 높이가 충분한 경우는 문제가 없지만, 특히 반도체 칩의 귀퉁이부에서 와이어와 다른 배선이 평행하게 되어 있지 않은 경우나, 와이어 접속용 전극패드측에서 와이어와 다른 배선이 교차하는 경우는 와이어와 다른 배선과의 단락이 생길 가능성이 있다
본 발명의 목적은, 가요성 필름으로 이루어지는 베이스 기판을 가지는 반도체 장치에 있어서, 베이스 기판의 변형(휘어짐, 뒤틀림)을 억제하는 것이 가능한 기술을 제공하는데 있다.
본 발명의 다른 목적은, 가요성 필름으로 이루어지는 베이스 기판을 가지는 반도체 장치에 있어서, 베이스 기판의 변형을 억제함과 동시에, 베이스 기판의 배선 도체와 반도체 칩과의 단락을 방지하는 것이 가능한 기술을 제공하는데 있다.
본 발명의 다른 목적은, 가요성 필름으로 이루어지는 베이스 기판을 가지는 반도체 장치에 있어서, 베이스 기판의 변형을 억제함과 동시에, 베이스 기판의 배선 도체와 와이어와의 단락을 방지하는 것이 가능한 기술을 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부 도면에 의해 명백하게 될 것이다.
본원에 있어서 개시되는 발명중, 대표적인 것의 개요를 간단히 설명하면, 하기와 같다.
(1) 가요성 필름으로 이루어지는 베이스 기판의 일표면에 배선 도체가 배치되고, 상기 베이스 기판의 일표면상에 접착재를 통해서 반도체 칩이 탑재되는 반도체 장치에 있어서, 상기 베이스 기판의 일표면상에서 절연막을 복수개로 분할하고, 이 절연막을 상기 배선 도체상에 배치한다. 절연막의 분할은, 예컨대 배선 도체마다 행한다.
(2) 가요성 필름으로 이루어지는 베이스 기판의 일표면의 칩 탑재영역에 배선도체가 배치되고, 상기 베이스 기판의 일표면의 칩 탑재영역상에 접착재를 통해서 반도체 칩이 탑재되는 반도체 장치에 있어서, 상기 베이스 기판상에서 절연막을 복수개로 분할하고, 이 절연막을 상기 배선 도체상에 배치한다. 절연막의 분할은, 예컨대 배선 도체마다 행한다.
(3) 가요성 필름으로 이루어지는 베이스 기판의 일표면의 칩 탑재영역에 접착재를 통해서 반도체 칩이 탑재되고, 상기 베이스 기판의 일표면의 칩 탑재영역을 둘러싸는 그 주변영역에 와이어 접속용 전극패드가 배치되며, 상기 베이스 기판의 일표면의 주변영역에서 상기 반도체 칩과 상기 와이어 접속용 전극패드와의 사이의 영역에 배선이 배치되고, 상기 반도체 칩의 외부단자와 상기 와이어 접속용 전극패드가 와이어를 통해서 전기적으로 접속되는 반도체 장치에 있어서, 상기 베이스 기판의 일표면상에서 절연막을 복수개로 분할하고, 이 절연막을 상기 배선상에 배치한다.
상술한 수단 (1)에 의하면, 절연막의 팽창 및 경화 수축에 의한 응력이 완화되기 때문에, 베이스 기판의 변형(휘어짐, 뒤틀림)을 억제할 수 있다.
상술한 수단 (2)에 의하면, 베이스 기판의 일표면의 칩 탑재영역에 접착재를 도포하여 반도체 칩을 탑재할 때, 배선 도체에 반도체 칩이 접촉하지 않기 때문에, 배선 도체와 반도체 칩과의 단락을 방지할 수 있다.
상술한 수단 (3)에 의하면, 배선에 와이어가 접촉하지 않기 때문에, 베이스 기판의 배선 도체와 와이어와의 단락을 방지할 수 있다.
이하, 본 발명의 구성에 대해서, BGA 구조의 반도체 장치에 본 발명을 적용한 실시형태와 함께 설명한다. 또, 실시형태를 설명하기 위한 도면에 있어서, 동일한 기능을 가지는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
도 1은 본 발명의 일 실시형태인 반도체 장치의 평면도, 도 2는 도 1에 나타낸 A - A 선의 위치에서 절단한 확대 단면도, 도 3은 도 2의 주요부 확대 단면도, 도 4는 수지 밀봉체를 제거한 상태의 평면도, 도 5는 베이스 기판의 평면도, 도 6은 상기 반도체 장치의 주요부 확대 단면도이다.
도 1, 도 2 및 도 3에 나타낸 바와 같이, 반도체 장치는 베이스 기판(1)의 일표면의 칩 탑재영역상에 접착재(12)를 통해서 반도체 칩(10)을 탑재하고, 베이스 기판(1)의 일표면과 대향하는 그 이면측에 복수의 범프전극(15)을 격자 형태로 배치한 구성으로 되어 있다. 범프전극(15)은, 예컨대 63[중량%]Pb - 37[중량%]Sn 조성의 납땜 재료로 형성되어 있다. 본 실시형태의 반도체 장치는, 범프전극을 통해서 실장기판에 면실장하는 BGA형 패키지이고, 패키지의 실장영역은 거의 반도체 칩의 크기와 같은 CSP(Chip Size Package) 구조로 구성되어 있다.
상기 베이스 기판(1)의 평면 형상은 사각형상으로 형성되어 있다. 이 베이스 기판(1)은, 예컨대 에폭시계의 절연성 수지 혹은 폴리이미드계의 절연성 수지로 이루어지는 가요성 필름으로 형성되어 있다. 베이스 기판(1)은, 예컨대 50㎛ 정도의 막 두께로 설정되어 있다.
상기 베이스 기판(1)의 일표면에는 범프 접속용 전극패드(2)(범프랜드), 배선(3), 와이어 접속용 전극패드(4) 및 도금용 배선(5) 등으로 이루어지는 배선 도체가 배치되어 있다. 범프 접속용 전극패드(2) 및 와이어 접속용 전극패드(4)는 복수개 설치되고, 배선(3) 및 도금용 배선(5)은 복수개 설치되어 있다. 즉, 베이스 기판(1)의 일표면에는 복수개의 배선 도체가 배치되어 있다. 범프 접속용 전극패드(2)는 배선(3)을 통해서 와이어 접속용 전극패드(4)와 일체화되고, 서로 전기적으로 접속되어 있다. 도금용 배선(5)은 와이어 접속용 전극패드(4)와 일체화되고, 서로 전기적으로 접속되어 있다. 범프 접속용 전극패드(2), 배선(3), 와이어 접속용 전극패드(4) 및 도금용 배선(5) 등은 가요성 필름의 일표면에 접착재를 통해서, 예컨대 Cu박으로 이루어지는 금속 박(箔)을 부착한 후, 이 금속 박에 에칭처리를 시행하는 것에 의해 형성된다. 이들 범프 접속용 전극패드(2), 배선(3), 와이어 접속용 전극패드(4) 및 도금용 배선(5)은, 예컨대 18㎛ 정도의 두께로 설정되어 있다.
상기 반도체 칩(10)의 평면형상은 사각형상으로 형성되어 있다. 이 반도체 칩(10)은, 예컨대 단결정 실리콘으로 이루어지는 반도체 기판을 주체로 구성되어 있다. 반도체 칩(10)에는 논리회로 시스템, 기억회로 시스템 혹은 그들의 혼합회로 시스템이 탑재되어 있다. 이들 회로 시스템은 반도체 칩(10)의 주면(소자형성면)(10A)측에 형성된 복수의 반도체 소자를 배선으로 접속하는 것에 의해 형성된다.
상기 반도체 칩(10)의 주면(10A)에는 반도체 칩(10)의 각 변(邊)을 따라서 배열된 복수의 외부단자(본딩패드)(11)가 배치되어 있다. 이 복수의 외부단자(11)의 각각은 반도체 기판의 주면상에 형성된 배선층중 최상층의 배선층으로 형성되고, 예컨대 알루미늄(Al)막 혹은 알루미늄 합금막으로 형성되어 있다. 또한, 복수의 외부단자(11)의 각각은 반도체 칩(10)에 탑재된 회로 시스템에 전기적으로 접속되어 있다.
상기 복수의 범프 접속용 전극패드(2)중 대부분의 범프 접속용 전극패드(2)는 베이스 기판(1)의 일표면의 칩 탑재영역에 배치되고, 그 이외(나머지)의 범프 접속용 전극패드(2)는 베이스 기판(1)의 칩 탑재영역의 주위를 둘러싸는 그 주변영역에 배치되어 있다. 이 복수의 범프 접속용 전극패드(2)의 각각의 이면에는 베이스 기판(1)에 형성된 접속구멍(6)을 통해서 베이스 기판(1)의 이면측에 배치된 복수의 범프전극(15)의 각각이 고착되고, 전기적으로 또 기계적으로 접속되어 있다. 또, 본 실시형태에 있어서, 범프 접속용 전극패드(2)의 평면형상은 원(圓) 형상으로 형성되어 있다.
상기 복수의 와이어 접속용 전극패드(4)의 각각은 도 2, 도 3 및 도 4에 나타낸 바와 같이, 베이스 기판(1)의 일표면의 주변영역에 배치되고, 반도체 칩(10)의 각 변을 따라서 배열되어 있다. 복수의 와이어 접속용 전극패드(4)의 각각은 반도체 칩(10)의 주면(10A)에 배치된 복수의 외부단자(11)의 각각에 와이어(13)를 통해서 전기적으로 접속되어 있다. 와이어(13)로서는, 예컨대 Au 와이어가 사용되고 있다. 와이어(13)는, 예컨대 열압착에 초음파 진동을 병용한 본딩법으로 접속된다.
상기 복수개의 배선(3)중, 베이스 기판(1)의 일표면의 칩 탑재영역에 배치된 범프 접속용 전극패드(2)와 일체화 된 배선(3)은 베이스 기판(1)의 일표면의 칩 탑재영역 및 주변영역으로 연장되고, 베이스 기판(1)의 일표면의 주변영역에 배치된 범프 접속용 전극패드(2)와 일체화 된 배선(3)은 베이스 기판(1)의 일표면의 주변영역으로 연장되어 있다. 즉, 베이스 기판(1)의 일표면의 주변영역에 있어서, 반도체 칩(10)과 와이어 접속용 전극패드(4)와의 사이의 영역에는 배선(3)이 배치되어 있다.
상기 반도체 칩(10), 배선(3), 와이어 접속용 전극패드(4) 및 와이어(13) 등은 수지 밀봉체(14)로 밀봉되어 있다. 수지 밀봉체(14)는 저응력화를 도모할 목적으로, 예컨대 페놀계 경화제, 실리콘 고무 및 필러(filler)가 첨가된 에폭시계의 수지로 형성되어 있다. 수지 밀봉체(14)는 대량 생산에 적합한 트랜스퍼 몰드법으로 형성되어 있다. 트랜스퍼 몰드법은 포트(pot), 런너(runner), 게이트 및 캐비티 (cavity)등을 구비한 몰드 금형을 사용하고, 포트에서 런너 및 게이트를 통해서 캐비티내에 수지를 가압 주입하여 수지 밀봉체를 형성하는 방법이다.
상기 복수의 도금용 배선(5)의 각각은, 베이스 기판(1)의 일표면의 주변영역에 있어서, 와이어 접속용 전극패드(4)의 외측에 배치되어 있다. 이 복수의 도금용 배선(5)의 각각은 반도체 칩(10)의 각 변을 따라서 배열되어 있다. 도금용 배선(5)의 일부분은 수지 밀봉체(14)의 내부에 배치되고, 다른 부분은 수지 밀봉체의 외측에 배치되어 있다.
상기 베이스 기판(1)의 일표면의 칩 탑재영역에 배치된 복수의 범프 접속용 전극패드(2)의 각각의 상면상에는 도 2, 도 3 및 도 5에 나타낸 바와 같이, 절연막(9)이 배치되어 있다.
이 절연막(9)은 베이스 기판(1)의 일표면의 칩 탑재영역에 있어서, 범프 접속용 전극패드(2)마다 분할되어 있다. 절연막(9)은 베이스 기판(1)의 일표면의 칩 탑재영역에서 산재하도록 복수개로 분할되어 있다. 즉, 본 실시형태의 반도체 장치는, 베이스 기판(1)의 일표면의 칩 탑재영역에서 절연막(9)을 복수개로 분할하고, 이 절연막(9)을 범프 접속용 전극패드(2)상에 배치하고 있다. 또, 본 실시형태에 있어서, 범프 접속용 전극패드(2)상에 배치된 절연막(9)의 평면형상은 원 형상으로 형성되어 있다.
상기 베이스 기판(1)의 일표면의 주변영역에 배치된 복수의 도금용 배선(5)의 각각의 상면상에는 절연막(9)이 배치되어 있다. 이 절연막(9)은 베이스 기판(1)의 각 변을 따라서 연장되고, 베이스 기판(1)의 각 변마다 분할되어 있다. 절연막(9)은 베이스 기판(1)의 주변영역에 산재하도록 복수개로 분할되어 있다. 즉, 본실시형태의 반도체 장치는 베이스 기판(1)의 일표면의 주변영역에서 절연막(9)을 복수개로 분할하고, 이 절연막(9)을 도금용 배선(5)상에 배치하고 있다.
상기 도금용 배선(5)상에 배치된 절연막(9)의 일부분은 수지 밀봉체(14)의 내부에 배치되고, 다른 부분은 수지 밀봉체(14)의 외부에 배치되어 있다. 즉, 도금용 배선(5)과 수지 밀봉체(14)와의 사이에는 절연막(9)이 끼워져 있다.
상기 베이스 기판(1)의 칩 탑재영역에는, 도 5 및 도 6에 나타낸 바와 같이, 배출구(vent hole)(7)가 설치되어 있다. 이와 같이, 베이스 기판(1)의 칩 탑재영역에 배출구(7)를 설치함으로써, 베이스 기판(1)의 일표면의 칩 탑재영역상에 접착재(12)를 도포하여 반도체 칩(10)을 탑재할 때, 접착재(12)의 경화시에 발생하는 배출가스(out gas)를 외부로 방출할 수 있다. 또한, 반도체 장치의 제품 완성후의 환경시험인 온도싸이클 시험시의 열이나 실장기판의 실장면상에 반도체 장치를 실장하는 실장시의 열에 의해 접착재(12)에서 발생한 수증기를 외부로 방출할 수 있다.
상기 베이스 기판(1)의 일표면의 칩 탑재영역상에는 배출구(7)의 주위를 둘러싸는 댐(dam)(8)이 설치되어 있다. 본 실시형태의 댐(8)은 도전막(8A) 및 이 도전막(8A)상에 배치된 절연막(9)으로 구성되어 있다.
상기 배출구(7)는, 도 5에 나타낸 바와 같이, 베이스 기판(1)의 X방향(도면중, 횡방향)의 중심선(P1) 및 베이스 기판(1)의 Y방향(도면중, 종방향)의 중심선(P2)에서 벗어난 위치에 배치되어 있다. 즉, 배출구(7)는 베이스 기판(1)의 중심에서 벗어난 위치에 배치되어 있다. 이와 같이, 배출구(7)를 베이스 기판(1)의 중심에서 벗어난 위치에 배치함으로써, 베이스 기판(1)의 이면측에서 반도체 장치를 본 경우, 인덱스로서 방향을 명확하게 할 수 있다. 또한, 인덱스로서 방향을 명확히 할 수 있기 때문에, 배출구(7)를 인덱스로서 겸용할 수 있다.
다음에, 상기 반도체 장치의 제조 프로세스에서 사용되는 프레임 구조체에 대해서 설명한다.
도 7(주요부 평면도)에 나타낸 바와 같이, 프레임 구조체(20)는 이것에 한정되지 않지만, 예컨대 프레임체(21)로 규정된 영역을 일방향으로 복수개 배치한 멀티 프레임 구조로 구성되어 있다. 프레임체(21)로 규정된 각 영역내에는 필름 기재(1A)가 배치되어 있다. 본 실시형태의 필름 기재(1A)는 4개의 수지 밀봉영역(22)을 구비하고 있다. 즉, 프레임체(21)로 규정된 각 영역내에는 4개의 제품을 형성하기 위한 필름 기재(1A)가 배치되어 있다. 또, 수지 밀봉영역(22)에는 도 5에 나타내는 배선 도체 패턴이 형성되어 있다.
프레임체(21)는 판재(板材)에 에칭 가공 또는 프레스 펀칭가공을 시행하는 것에 의해 형성된다. 판재로서는, 예컨대 Cu계 합금재로 이루어지는 것을 사용한다.
상기 필름 기재(1A)는 도 7 및 도 8(도 7에 나타낸 B - B선의 위치에서 절단한 단면도)에 나타낸 바와 같이, 프레임체(21)의 서로 대향하는 2개소의 접착영역에 접착재(24)를 통해서 고정되어 있다. 프레임체(21)의 각각의 접착영역에는 슬릿(slit)(23)이 설치되어 있다. 이 슬릿(23)은 프레임 구조체(20)의 긴 길이방향으로 소정의 간격을 두고서 복수개 배치되어 있다. 이와 같이, 프레임체(21)의 접착영역에 슬릿(23)을 설치함으로써, 프레임체(21)와 필름 기재(1A)와의 재료의 차이에 의한 응력을 완화할 수 있기 때문에, 필름 기재(1A)의 휘어짐, 뒤틀림 등의 변형을 억제할 수 있다.
다음에, 상기 프레임 구조체(20)의 제조방법에 대해서, 도 9 및 도 10(제조방법을 설명하기 위한 주요부 단면도)을 사용해서 설명한다.
우선, 도 9의 (A)에 나타낸 바와 같이, 필름 기재(1A)를 준비한다. 필름 기재(1A)는, 예컨대 에폭시계의 절연수지 혹은 폴리이미드계의 절연수지로 형성된다. 다음에, 도 9의 (B)에 나타낸 바와 같이, 상기 필름 기재(1A)의 일표면측에 접착재(30)를 부착한다. 접착재(30)를 사용하지 않고, 열가압에 의해서도 제조할 수 있다.
다음에, 도 9의 (C)에 나타낸 바와 같이, 상기 필름 기재(1A)의 범프 접속영역에 접속구멍(6)을 형성함과 동시에, 도시하지 않지만, 필름 기재(1A)의 칩 탑재영역에 배출구(7)를 형성한다. 접속구멍(6) 및 배출구(7)의 형성은, 예컨대 금형 혹은 레이저 가공 등으로 행한다. 다음에, 도 9의 (D)에 나타낸 바와 같이, 상기 필름 기재(1A)의 일표면측에 접착재(30)를 통해서 금속 박(예컨대, Cu박)(31)을 부착한다. 필름 기재(1A)에 금속 박(31)을 부착한 후, 금형 혹은 레이저 가공 등으로 접속구멍(6) 및 배출구(7)를 형성할 수도 있다.
다음에, 상기 금속 박(31)에 패터닝을 시행하고, 도 9의 (E)에 나타낸 바와 같이, 필름 기재(1A)의 일표면에 범프 접속용 전극패드(2)를 형성함과 동시에, 도시하지 않지만, 배선(3), 와이어 접속용 전극패드(4) 및 도금용 배선(5) 등을 형성한다. 즉, 이 공정에서 배선 도체 패턴이 형성된다. 또한, 이 공정에 있어서, 도시하지 않지만, 필름 기재(1A)의 일표면의 칩 탑재영역에 배출구(7)의 주위를 둘러싸는 도전막(8A)도 형성된다.
다음에, 도 10의 (F)에 나타낸 바와 같이, 상기 배선도체 패턴 위를 포함하는 필름 기재(1A)상의 전면에 균일한 막 두께의 감광성 수지막(32)을 형성한다. 감광성 수지막(32)의 형성은 감광성 수지를 도포한 후, 스크린 인쇄법으로 행한다. 다음에, 베이킹(baking) 처리를 시행한 후, 전사 인쇄기술을 사용하고, 감광처리, 현상처리, 세정처리 등을 시행하여 도 10의 (G)에 나타낸 바와 같이, 소정 패턴의 절연막(9)을 형성한다. 이 공정에 있어서, 도 5에 나타낸 바와 같이, 복수개로 분할된 절연막(9)이 배선 도체상에 배치된다. 또한, 이 공정에 있어서, 도전막(8A) 및 이 도전막(8A)상에 배치된 절연막(9)으로 이루어지는 댐(8)도 형성된다. 필름 기재(1A)상의 전면에 절연막(9)을 배치한 경우, 필름 기재(1A), 배선 도체, 절연막(9) 등의 재료 특성의 차이에 따라 베이스 기판(1)에 휘어짐, 뒤틀림 등의 변형이 생기지만, 본 실시형태와 같이, 절연막(9)을 분할하여 배치함으로써, 절연막(9)의 팽창 및 경화 수축에 의한 응력이 완화되기 때문에, 베이스 기판(1)의 변형을 억제할 수 있다.
다음에, 전해 도금법으로 도금처리를 시행하고, 상기 절연막(9)으로부터 노출하는 배선 도체의 표면에 와이어 본딩이 가능한 도금층(예컨대, Au/Ni층, Au/Pd/Ni층, Pd/Ni층, Sn/Ni층 등)을 형성한다. 이 후, 필름 기재(1A)를 낱개의 조각으로 자르고, 프레임체(21)의 접착영역에 접착재(24)를 사용해서 부착함으로써, 도 7에 나타내는 프레임 구조체가 형성된다. 이와 같이, 필름 기재(1A)를 프레임체(21)의 접착영역에 부착하고, 프레임체(21)로 규정된 영역에 필름 기재(1A)를 가지는 프레임 구조체(20)를 형성함으로써, 반도체 장치의 제조 프로세스(조립 프로세스)에서의 필름 기재(1A)의 반송성이 향상함과 동시에, 핸들링성이 향상한다.
다음에, 상기 반도체 장치의 제조방법에 대해서 설명한다.
우선, 도 7에 나타낸 프레임 구조체(20)를 준비한다. 프레임 구조체(20)는 프레임체(21)로 규정된 영역내에 필름 기재(1A)를 가지고 있다. 필름 기재(1A)에는 수지 밀봉영역(22)이 배치되고, 이 수지 밀봉영역(22)에는 도 5에 나타낸 배선도체 패턴이 형성되어 있다.
다음에, 도 11(주요부 단면도)에 나타낸 바와 같이, 상기 필름 기재(1A)의 일표면의 칩 탑재영역상에 접착재(12)를 통해서 반도체 칩(10)을 탑재한다. 접착재(12)는 필름 기재(1A)의 일표면의 칩 탑재영역에 다점(多点) 도포법으로 공급된다. 접착재(12)로서는, 예컨대 에폭시계 또는 폴리이미드계의 열경화성 절연수지를 사용한다. 또한, 접착재(12)로서는, 예컨대 에폭시계 또는 폴리이미드계의 열가소성 절연수지를 사용하여도 된다. 이 공정에 있어서, 필름 기재(1A)의 칩 탑재영역에는 도 6에 나타낸 배출구(7)가 설치되어 있기 때문에, 접착재(12)의 경화시에 발생하는 배출가스를 외부로 방출할 수 있다. 또한, 필름 기재(1A)의 일표면의 칩 탑재영역상에는 도 6에 나타낸 배출구(7)의 주위를 둘러싸는 댐(8)이 설치되어 있기 때문에, 접착재(12)가 배출구(7)로 유입되는 것을 저지할 수 있다. 이 결과, 접착재(12)에 의한 배출구(7)의 막힘을 방지할 수 있음과 동시에, 접착재(12)가 필름 기재(1A)의 이면측으로 돌아 들어가는 것을 방지할 수 있다. 또한, 범프 접속용 전극패드(2)상에 절연막(9)이 배치되어 있기 때문에, 반도체 칩(10)이 기울어진 상태에서 탑재되거나, 접착재(12)의 막 두께가 얇게 되어도 반도체 칩(10)이 범프 접속용 전극패드(2)에 접촉하는 일은 없다. 또한, 반도체 칩(10)이 기울어진 상태로 탑재되거나, 접착재(12)의 막 두께가 얇게 되어도 반도체 칩(10)은 절연막(9)에 접촉하고, 이 절연막(9)에 의해 지지되기 때문에, 반도체 칩(10)이 배선(3)에 접촉하는 일은 없다.
다음에, 도 12(주요부 단면도)에 나타낸 바와 같이, 상기 반도체 칩(10)의 외부단자(11)와 필름 기재(1A)의 와이어 접속용 전극패드(4)를 와이어(13)로 전기적으로 접속한다. 와이어(13)로서는 Au 와이어를 사용한다.
다음에, 상기 프레임 구조체(20)를 성형 금형에 셋트하고, 도 13(주요부 단면도)에 나타낸 바와 같이, 성형 금형의 상형(35A)과 하형(35B)으로 형성되는 캐비티(36)내에 필름 기재(1A)의 수지 밀봉영역(22), 반도체 칩(10) 및 와이어(13) 등을 배치한다. 성형 금형은 도 14(주요부 단면도)에 나타낸 바와 같이, 서브 런너(간(幹) 런너)(37) 및 돌기(38)를 구비하고, 또 도시하지 않지만, 유입 게이트, 메인 런너(주(主) 런너), 포트의 각각을 구비하고 있다. 포트는 메인 런너, 서브 런너(37), 유입 게이트의 각각을 통해서 캐비티(36)에 연결된다.
상기 성형 금형의 하형(35B)은 프레임 구조체(20)의 프레임체(21)가 장착되는 단차부(39) 및 필름 기재(1A)가 장착되는 단차부(40)를 가지고 있다. 즉, 프레임 구조체(20)의 프레임체(21)는 하형(35B)의 단차부(39)에 장착되고, 프레임 구조체(20)의 필름 기재(1A)는 하형(35B)의 단차부(40)에 장착된다. 상형(35A)과 하형(35B)의 종방향의 정합은 프레임체(21)-접착재(24)-필름 기재(1A)의 구조로 행한다.
상기 서브 런너(37)는 상세하게 도시하지 않았지만, 프레임 구조체(20)의 프레임체(21)가 장착되는 단차부(39) 및 필름 기재(1A)가 장착되는 단차부(40)를 횡단하도록 프레임 구조체(20)의 외측에서 그 내측으로 향해 연장되고, 유입 게이트를 통해서 캐비티(36)에 연결되어 있다. 상기 메인 런너는 프레임 구조체(20)의 외측에 있어서, 프레임 구조체(20)의 긴 길이방향을 따라서 연장되고, 프레임 구조체(20)의 외측으로 인출된 서브 런너(37)의 일단측에 연결되어 있다. 또, 돌기(38)는 서브 런너(37)내에서 경화한 수지를 절단하기 쉽게하기 위해 설치되어 있다. 이 돌기(38)는 프레임 구조체(20)의 프레임체(21)와 필름 기재(1A)로 형성되는 단차부의 영역상에 위치하고 있다.
다음에, 상기 포트에 수지 타블렛(tablet)을 투입하고, 이 수지 타블렛을 트랜스퍼 몰드장치의 플런저(plunger)로 가압하며, 포트에서 메인 런너, 서브 런너(37), 유입 게이트의 각각을 통해서 캐비티(36)내에 수지를 공급하고, 수지 밀봉체(14)를 형성한다. 이 후, 성형 금형에서 프레임 구조체(20)를 꺼낸다. 성형 금형에서 꺼낸 프레임 구조체(20)의 상태를 도 15(주요부 평면도)에 나타낸다. 도 15에 있어서, 부호 41은 성형 금형의 서브 런너(37)내에서 경화한 서브 런너수지이고, 부호 42는 성형 금형의 메인 런너내에서 경화한 메인 런너수지이다. 메인 러너수지(42)는 프레임 구조체(20)의 긴 길이방향을 따라서 연장되어 있다. 서브 런너수지(41)는 프레임체(21)의 외측에서 그 내측으로 향해 연장되어 있다. 또, 도 14는 도 15에 나타내는 C - C선의 위치에서의 단면도이다.
다음에, 상기 프레임체(21)의 내측에 위치하는 서브 런너수지(41)를 남기고, 그 이외의 서브 런너수지(41) 및 메인 런너수지(42)를 제거한다. 이 상태를 도 16(주요부 평면도)에 나타낸다.
다음에, 도 17에 나타낸 바와 같이, 범프 접속용 전극패드(2)의 이면에 필름 기재(1A)에 형성된 접속구멍(6)을 통해서 범프전극(15)을 접속한다. 범프전극(15)은, 예컨대 볼 공급법으로 공급되고, 적외선 리플로 로(爐) 등에서 용융하는 것에 의해 접속된다. 범프전극(15)을 형성한 후의 반송상태를 도 18(개략 구성도)에 나타낸다. 프레임 구조체(20)를 다단으로 적층한 경우, 상단의 프레임 구조체(20)와 하단의 프레임 구조체(20)와의 사이의 간격을 상단의 프레임 구조체(20)에 설치된 서브 런너수지(41)로 확보할 수 있고, 하단의 프레임 구조체(20)로 제조된 반도체 장치의 범프전극(15)을 보호할 수 있다. 따라서, 프레임 구조체(20)를 다단으로 적층한 상태에서 반송할 수 있기 때문에, 프레임 구조체(20)의 반송성이 향상한다. 또한, 반도체 장치의 제조 프로세스에서의 생산 합리성이 향상한다.
다음에, 필름 기재(1A)를 소정의 형상(베이스 기판 형상)으로 절단하는 것에 의해, 필름 기재(1A)로 이루어지는 베이스 기판(1)을 가지는 반도체 장치를 거의 완성한다. 이 후, 반도체 장치는 제품으로서 출하된다. 제품으로서 출하된 반도체 장치는 실장기판의 실장면상에 실장된다.
또, 수지 밀봉체(14)를 형성한 후, 필름 기재(1A)를 절단하고, 단편으로 한상태에서 범프전극(15)의 접속을 행해도 된다.
또한, 도금처리는 절연막(9)을 형성하기 전의 단계에서 행해도 된다. 본 실시형태와 같이, 절연막(9)을 형성한 후의 단계에서 도금처리를 행한 경우, 도 19(주요부 단면도)에 나타낸 바와 같이, 도금층(33)은 베이스 기판(필름 기재1A)(1)의 일표면의 주변영역에 배치된 범프 접속용 전극패드(2), 배선(3), 와이어 접속용 전극패드(4) 및 범프 접속용 전극패드(2)의 이면에 형성된다. 즉, 배선 도체와 절연막(9)과의 사이에는 도금층(33)이 형성되지 않는다. 절연막(9)을 형성하기 전의 단계에서 도금처리를 행한 경우, 도 20(주요부 단면도)에 나타낸 바와 같이, 도금층(33)은 베이스 기판(필름 기재1A)(1)의 일표면의 칩 탑재영역 및 주변영역에 배치된 범프 접속용 전극패드(2), 배선(3), 와이어 접속용 전극패드(4), 도금용 배선(5) 및 범프 접속용 전극패드(2)의 이면에 형성된다. 즉, 배선 도체와 절연막(9)과의 사이에 도금층(33)이 형성된다.
이상 설명한 바와 같이, 본 실시형태에 의하면, 이하의 효과가 있다.
(1) 배선 도체상에 절연막(9)을 분할하여 배치함으로써, 절연막(9)의 팽창 및 경화 수축에 의한 응력이 완화되기 때문에, 베이스 기판(필름 기재1A)(1)의 휘어짐, 뒤틀림 등의 변형을 억제할 수 있다.
또한, 베이스 기판(1)의 변형을 억제할 수 있기 때문에, 반도체 장치의 제조 프로세스에서의 수율이 향상한다.
(2) 배출구(7)의 주위를 둘러싸는 댐(8)을 설치함으로써, 접착재(12)가 배출구(7)로 유입되는 것을 저지할 수 있기 때문에, 접착재(12)에 의한 배출구(7)의 막힘을 방지함과 동시에, 접착재(12)가 필름 기재(1A)의 이면측으로 돌아 들어가는 것을 방지할 수 있다.
(3) 배출구(7)를 베이스 기판(1)의 중심에서 벗어난 위치에 배치함으로써, 베이스 기판(1)의 이면측에서 반도체 장치를 본 경우, 인덱스로서 방향을 명확하게 할 수 있다.
(4) 절연막(9)을 인쇄법으로 형성함으로써, 시트(sheet) 형태로 형성된 절연막(9)을 부착해서 형성하는 경우에 비해, 반도체 장치의 저코스화가 도모된다.
또한, 절연막(9)의 패턴 형상을 자유롭게 설정할 수 있기 때문에, 반도체 장치의 생산 합리성이 향상한다.
(5) 프레임체(21)로 규정된 영역내에 필름 기재(1A)가 배치된 프레임 구조체(20)를 사용해서 반도체 장치의 제조를 행함으로써, 반도체 장치의 제조 프로세스에서의 필름 기재(1A)의 반송성이 향상함과 동시에, 핸들링성이 향상한다.
(6) 서브 런너부에 프레임 구조체(20)의 프레임체(21)가 장착되는 단차부(39) 및 프레임 구조체(20)의 필름 기재(1A)가 장착되는 단차부(40)를 가지는 성형 금형을 사용한 트랜스퍼 몰드법으로 수지 밀봉체(14)를 형성함으로써, 필름 기재(1A) 및 프레임체(21)에 부착하는 수지 버(burr)를 방지할 수 있기 때문에, 밀봉 및 절단시에 발생하는 이물을 저감할 수 있다.
(7) 프레임 구조체(20)의 프레임체(21)내에 런너 수지(41)를 남긴 상태에서 범프전극(15)의 접속을 행함으로써, 프레임 구조체(20)를 다단으로 적층한 경우, 상단의 프레임 구조체(20)와 하단의 프레임 구조체(20)와의 사이의 간격을 상단의 프레임 구조체(20)에 설치된 서브 런너수지(41)로 확보할 수 있고, 하단의 프레임 구조체(20)에서 제작된 반도체 장치의 범프전극(15)을 보호할 수 있다. 따라서, 프레임 구조체(20)를 다단으로 적층한 상태에서 반송할 수 있기 때문에, 프레임 구조체(20)의 반송성이 향상한다. 또한, 반도체 장치의 제조 프로세스에서의 생산 합리성이 향상한다.
(8) 범프 접속용 전극패드(2)상에 절연막(9)이 배치되어 있기 때문에, 베이스 기판(필름 기재1A)(1)의 일표면의 칩 탑재영역상에 접착재(12)를 통해서 반도체 칩(10)을 탑재할 때, 반도체 칩(10)이 기울어진 상태에서 탑재되거나, 접착재(12)의 막 두께가 얇게 되어도 반도체 칩(10)이 범프 접속용 전극패드(2)에 접촉하지 않기 때문에, 범프 접속용 전극패드(2)과 반도체 칩(10)과의 단락, 즉 배선 도체와 반도체 칩(10)과의 단락을 방지할 수 있다.
또한, 반도체 칩(10)이 기울어진 상태로 탑재되거나, 접착재(12)의 막 두께가 얇게 되어도 반도체 칩(10)은 절연막(9)에 접촉하고, 이 절연막(9)에 의해 지지되기 때문에, 배선(3)과 반도체 칩(10)과의 단락, 즉 배선 도체와 반도체 칩(10)과의 단락을 방지할 수 있다.
(9) 프레임체(21)의 접착영역에 슬릿(23)을 설치함으로써, 프레임체(21)와 필름 기재(1A)와의 재료의 차이에 의한 응력을 저감할 수 있기 때문에, 필름 기재(1A)의 휘어짐, 뒤틀림 등의 변형을 억제할 수 있다.
또, 상술한 실시형태에서는 베이스 기판(1)의 칩 탑재영역에 있어서, 범프 접속용 전극패드(2)상에 절연막(9)을 형성한 예에 대해서 설명하였지만, 절연막(9)은 배선(3)상에 형성하여도 된다. 또한, 절연막(9)은 범프 접속용 전극패드(2)상 및 배선(3)상에 형성하여도 된다. 이들의 경우, 베이스 기판(필름 기재1A)(1)의 일표면의 칩 탑재영역상에 접착재(12)를 통해서 반도체 칩(10)을 탑재할 때, 반도체 칩(10)이 기울어진 상태에서 탑재되거나, 접착재(12)의 막 두께가 얇게되어도, 상술한 실시형태와 같이, 범프 접속용 전극패드(2) 및 배선(3)과 반도체 칩(10)과의 단락, 즉 배선 도체와 반도체 칩(10)과의 단락을 방지할 수 있다.
또한, 도 21(반도체 장치의 주요부 단면도) 및 도 22(베이스 기판의 평면도)에 나타낸 바와 같이, 베이스 기판(1)의 일표면의 주변영역에 있어서, 반도체 칩(10)과 와이어 접속용 전극패드(4)와의 사이의 영역에 형성된 배선(3)상에 절연막(9)이 배치되도록 베이스 기판(1)상에서 절연막(9)을 복수개로 분할하여도 된다. 이 경우, 배선(3)에 와이어(13)가 접촉하지 않기 때문에, 와이어(13)와 이 와이어(13)에 전기적으로 접속된 배선(3)에 인접하는 다른 배선(3)과의 단락, 즉 배선 도체와 와이어(13)와의 단락을 방지할 수 있다.
또한, 도 23(베이스 기판의 평면도) 및 도 24(반도체 장치의 주요부 단면도)에 나타낸 바와 같이, 베이스 기판(1)상에서 절연막(9)을 배선 도체마다 분할하고, 와이어 접속용 전극패드(4)를 제거한 배선 도체(범프 접속용 전극패드2, 배선3, 도금용 배선5)의 전체 영역에 절연막(9)을 형성하여도 된다. 이 경우, 반도체 장치의 제조 프로세스에 있어서, 배선 도체간에 도전성 이물이 부착하여도 배선 도체에 도전성 이물이 접촉하지 않기 때문에, 배선 도체간의 단락을 방지할 수 있다.
또한, 도 25(베이스 기판의 평면도)에 나타낸 바와 같이, 베이스 기판(1)상에서 절연막(9)을 복수개로 분할하고, 이 절연막(9)을 배선 도체상에 배치하여도 된다. 복수의 절연막(9)의 각각은 평면이 사각형상으로 형성되고, 소정의 간격을 두고 행렬 형태로 배치된다.
또한, 도 26(베이스 기판의 평면도)에 나타낸 바와 같이, 베이스 기판(1)상에서 절연막(9)을 복수개로 분할하고, 이 절연막(9)을 배선 도체상에 배치하여도 된다. 복수의 절연막(9)의 각각은 긴 띠(長尺) 형상으로 형성되고, 소정의 간격을 둔 상태에서 방사상으로 배치된다.
또한, 상술한 실시형태에서는 베이스 기판(1)의 이면측에 배치되는 전극으로서, 구(球) 형상의 범프전극(15)을 사용한 예에 대해서 설명하였지만, 전극으로서는 볼 본딩법으로 형성되는 스터드(stud) 범프와 같은 돌기 전극 또는 평탄한 전극을 사용하여도 된다.
이상, 본 발명자에 의해 완성된 발명을 상기 실시형태에 의거해서 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다.
본원에서 개시되는 발명중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 하기와 같다.
가요성 필름으로 이루어지는 베이스 기판을 가지는 반도체 장치에 있어서, 베이스 기판의 변형(휘어짐, 뒤틀림)을 억제할 수 있다.
가요성 필름으로 이루어지는 베이스 기판을 가지는 반도체 장치에 있어서, 베이스 기판의 변형을 억제할 수 있음과 동시에, 베이스 기판의 배선 도체와 반도체 칩과의 단락을 방지할 수 있다.
가요성 필름으로 이루어지는 베이스 기판을 가지는 반도체 장치에 있어서, 베이스 기판의 변형을 억제할 수 있음과 동시에, 베이스 기판의 배선 도체와 와이어와의 단락을 방지할 수 있다.
도 1은 본 발명의 일 실시형태인 반도체 장치의 평면도,
도 2는 도 1에 나타낸 A - A 선의 위치에서 절단한 확대 단면도,
도 3은 도 2의 주요부 확대 단면도,
도 4는 상기 반도체 장치의 수지 밀봉체를 제거한 상태의 평면도,
도 5는 베이스 기판의 평면도,
도 6은 상기 반도체 장치의 주요부 확대 단면도,
도 7은 상기 반도체 장치의 제조 프로세스에 사용된 프레임 구조체의 주요부 평면도,
도 8은 도 7에 나타낸 B - B 선의 위치에서 절단한 확대 단면도,
도 9는 상기 프레임 구조체의 제조방법을 설명하기 위한 주요부 단면도,
도 10은 상기 프레임 구조체의 제조방법을 설명하기 위한 주요부 단면도,
도 11은 상기 반도체 장치의 제조방법을 설명하기 위한 주요부 단면도,
도 12는 상기 반도체 장치의 제조방법을 설명하기 위한 주요부 단면도,
도 13은 상기 반도체 장치의 제조방법을 설명하기 위한 주요부 단면도,
도 14는 상기 반도체 장치의 제조방법을 설명하기 위한 주요부 단면도,
도 15는 상기 반도체 장치의 제조방법을 설명하기 위한 주요부 평면도,
도 16은 상기 반도체 장치의 제조방법을 설명하기 위한 주요부 평면도,
도 17은 상기 반도체 장치의 제조방법을 설명하기 위한 주요부 단면도,
도 18은 상기 프레임 구조체를 다단으로 적층한 상태를 나타내는 개략 구성도,
도 19는 상기 프레임 구조체의 제조방법을 설명하기 위한 주요부 단면도,
도 20은 상기 프레임 구조체의 제조방법을 설명하기 위한 주요부 단면도,
도 21은 본 발명의 일 실시형태인 반도체 장치의 제1 변형예를 나타내는 주요부 단면도,
도 22는 본 발명의 일 실시형태인 반도체 장치의 제1 변형예를 나타내는 베이스 기판의 평면도,
도 23은 본 발명의 일 실시형태인 반도체 장치의 제2 변형예를 나타내는 베이스 기판의 평면도,
도 24는 도 23에 나타낸 베이스 기판을 사용한 반도체 장치의 주요부 단면도,
도 25는 본 발명의 일 실시형태인 반도체 장치의 제3 변형예를 나타내는 베이스 기판의 평면도,
도 26은 본 발명의 일 실시형태인 반도체 장치의 제4 변형예를 나타내는 베이스 기판의 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 베이스 기판, 2 범프 접속용 전극패드,
3 배선, 4 와이어 접속용 전극패드,
5 도금용 배선, 6 접속구멍,
7 배출구(vent hole), 8 댐(dam),
9 절연막, 10 반도체 칩,
11 외부단자, 12 접착재,
13 와이어, 14 수지 밀봉체,
20 프레임 구조체, 21 프레임체,
22 수지 밀봉영역, 23 슬릿(slit)
24 접착재, 37 서브 런너,
39,40 단차부, 41 서브 런너수지,
42 메인 런너수지.

Claims (25)

  1. 필름으로 구성되고, 제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면을 구비한 베이스 기판과;
    상기 베이스 기판의 상기 제 1 표면상에 형성된 복수의 배선 도체층들과;
    상기 베이스 기판의 상기 제 1 표면상에 접착재를 통해서 탑재되고 상기 복수의 배선 도체층들 위에 배열되는 반도체 칩으로서, 그것의 주면 상에 형성된 복수의 외부 단자들과 복수의 반도체 소자들을 구비하는 상기 반도체 칩과;
    상기 배선 도체층들과 상기 반도체 칩 사이에 형성된 복수의 절연층들과;
    상기 외부 단자들과 상기 배선 도체층들이 전기적으로 각각 접속되는 복수의 본딩 와이어들과;
    상기 제 2 표면상에 배열되고 상기 배선 도체층들과 전기적으로 접속된 복수의 범프 전극들과;
    상기 반도체 칩, 상기 배선 도체층들, 및 상기 본딩 와이어들을 밀봉하는 수지체(resin member)
    를 포함하고,
    상기 절연층들은 반도체 칩이 탑재된 영역에서 평면상에서 볼 때 서로 분리되어 있는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 배선 도체층들의 각 종단 상에 각각 형성되고 상기 반도체 칩이 탑재된 상기 영역에 배열된, 복수의 전극 패드들을 더 포함하고,
    상기 절연층들 각각은 상기 전극 패드들 각각을 덮도록 상기 전극 패드들 각각 상에 형성되는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 배선 도체층들의 각 종단에 각각 형성되고 상기 반도체 칩이 탑재된 상기 영역에 배열된, 복수의 전극 패드들을 더 포함하고,
    상기 전극 패드들 각각은 상기 절연층들 중 한 개로 덮여있는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 베이스 기판은 에폭시 절연 수지로 구성되는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 베이스 기판은 폴리이미드의 절연 수지로 구성되는, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 베이스 기판은 상기 제 1 표면에서 상기 제 2 표면에 이르는 복수의 접속구멍들을 구비하고, 상기 접속구멍들 각각의 일단은 상기 배선 도체층들 중 한개에 전기적으로 접속되며, 상기 접속 구멍들 각각의 또다른 일단은 상기 범프 전극들 중 한 개에 전기적으로 접속되는, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 절연층들은 상기 반도체 칩과 상기 배선 도체층들 사이의 단락을 방지하도록 배열되는, 반도체 장치.
  8. 가요성 필름으로 구성되고 제 1 표면과 상기 제 1 표면과 대향하는 제 2 표면을 구비한, 베이스 기판과;
    상기 가요성 베이스 기판의 상기 제 1 표면상에 형성된 복수의 전극 패드들로서, 평면상에서 볼 때 서로 완전히 분리되어 있는 상기 복수의 전극 패드들과;
    상기 베이스 기판의 상기 제 1 표면상에 접착재를 통해서 탑재되고 상기 복수의 전극 패드들 위에 배열된 반도체 칩으로서, 그 주면 상에 형성된 복수의 외부단자들과 복수의 반도체 소자들을 구비하는 상기 반도체 칩과;
    상기 전극 패드들 각각을 각각 덮도록 형성된 복수의 절연층들로서, 또한 평면상에서 볼 때 완전히 서로 분리되는 상기 복수의 절연층들과;
    복수의 배선 도체들이 상기 복수의 전극 패드들과 상기 외부 단자들 사이의 전기적 접촉을 허용하는, 복수의 본딩 와이어들과;
    상기 제 2 표면상에 배열되고 상기 전극 패드들과 전기적으로 접속된 복수의 범프 전극들을 포함하는, 볼 그리드 어레이(BGA) 형 반도체 패키지.
  9. 필름으로 구성되고 제 1 표면과 상기 제 1 표면에 대향하는 제 2 표면을 구비한, 가요성 베이스 기판과;
    상기 베이스 기판의 상기 제 1 표면상에 형성된 복수의 배선 도체층들과;
    상기 베이스 기판의 상기 제 1 표면상에 접착재를 통해서 탑재되고, 상기 복수의 배선 도체층들 위에 배열되는 반도체 칩으로서, 그 주면 상에 형성된 복수의 외부 단자들과 복수의 반도체 소자들을 구비하는 상기 반도체 장치와;
    상기 외부 단자들과 상기 배선 도체층들이 각각 전기적으로 접속되는 복수의 본딩 와이어들과;
    상기 제 2 표면상에 배열되고 상기 배선 도체층들과 전기적으로 접속되는 복수의 범프 전극들과;
    상기 반도체 칩, 상기 배선 도체층들, 및 상기 본딩 와이어들을 밀봉하는 수지체와;
    상기 반도체 칩과 상기 복수의 배선 도체층들 간의 단락을 방지하고 상기 반도체 장치의 제조 동안에 상기 가요성 베이스 기판의 변형을 방지하는 수단으로서, 상기 수단은 상기 배선 도체층들과 상기 반도체 칩 간에 형성된 복수의 절연층들을 포함하고, 상기 복수의 절연층들은 상기 반도체 칩이 탑재되는 영역에서 평면상에서 볼 때 서로 분리되는, 상기 방지 수단을 포함하는, 반도체 장치.
  10. 필름으로 구성되고 제 1 표면과 상기 제 1 표면에 대향하는 제 2 표면을 구비하는, 베이스 기판과;
    상기 베이스 기판의 상기 제 1 표면상에 형성된 복수의 배선 도체층들과;
    상기 베이스 기판의 상기 제 1 표면상에 접착재를 통해서 탑재되고 상기 복수의 배선 도체층들 위에 배열된 반도체 칩으로서, 그 주면상에 형성된 복수의 외부 단자들과 복수의 반도체 소자들을 구비하는 상기 반도체 칩과;
    상기 복수의 배선 도체층들을 덮도록, 상기 베이스 기판의 상기 제 1 표면상에 및 상기 반도체 칩의 주변 영역에 형성되는, 복수의 절연층들과;
    상기 외부 단자들과 상기 배선 도체층들 간에 각각 전기적으로 접속된 복수의 본딩 와이어들과;
    상기 제 2 표면상에 배열되고 상기 배선 도체층들과 전기적으로 접속되는, 복수의 범프 전극들과;
    상기 반도체 칩, 상기 배선 도체층들, 및 상기 본딩 와이어들을 밀봉하는 수지체를 포함하고;
    상기 절연층들은 평면상에서 볼 때 서로 분리되는, 반도체 장치.
  11. 제 10 항에 있어서,
    상기 베이스 기판은 평면상에서 볼 때 사각 형태를 가지고, 상기 절연층은 상기 베이스 기판의 모서리 영역에서 분할되는, 반도체 장치.
  12. 제 10 항에 있어서,
    상기 베이스 기판은 평면상에서 볼 때 사각형태를 가지고, 상기 절연층은 상기 베이스 기판의 각 측면(side)에 대응하도록 분할되는, 반도체 장치.
  13. 제 10 항에 있어서,
    상기 베이스 기판은 에폭시 절연 수지로 구성되는, 반도체 장치
  14. 제 10 항에 있어서,
    상기 베이스 기판은 폴리이미드 절연 수지로 구성되는, 반도체 장치.
  15. 제 10 항에 있어서,
    상기 베이스 기판은 상기 제1 표면으로부터 상기 제 2 표면에 이르는 복수의 접속 구멍들을 구비하고,
    상기 접속 구멍의 일단은 상기 배선 도체층들 중 한 개에 전기적으로 접속되고, 각 상기 접속 구멍의 또다른 일단은 상기 범프 전극들 중 한 개에 전기적으로 접속되는, 반도체 장치
  16. 제 10 항에 있어서,
    상기 반도체 칩과 상기 와이어 간의 절연체를 더 포함하고, 상기 와이어는 상기 배선 도체층과 접속하고, 상기 절연체는 상기 반도체 칩 주변에 배열되는, 반도체 장치.
  17. 제 10 항에 있어서,
    상기 반도체 칩이 탑재된 영역에서 상기 배선 도체층들과 상기 반도체 칩간에 형성된 복수의 절연층들을 더 포함하고;
    상기 절연층들은 평면상에서 볼 때 서로 분리되는, 반도체 장치.
  18. 제 10 항에 있어서,
    상기 절연층들은 상기 절연층의 일부와 상기 수지체가 중첩(overlap)되도록 상기 수지체에 의해 밀봉되는, 반도체 장치.
  19. 필름으로 구성되고 제 1 표면과 상기 제 표면에 대향하는 제 2 표면을 구비하는 베이스 기판과;
    상기 베이스 기판의 상기 제 1 표면 상에 형성되는 복수의 배선 도체층들과;
    상기 베이스 기판의 상기 제 1 표면상에 접착재를 통해서 탑재되고 상기 복수의 배선 도체층들 위에 배열되는 반도체 칩으로서, 그 주면 상에 형성된 복수의 외부 단자들과 복수의 반도체 소자들을 구비하는 상기 반도체 칩과;
    상기 배선 도체층들과 상기 반도체 칩 간에 형성된 복수의 절연층들과;
    상기 외부 단자들과 상기 배선 도체층들이 각각 전기적으로 접속되는 복수의 본딩 와이어들과;
    상기 제 2 표면상에 배열되고 상기 배선 도체층들과 전기적으로 접속되는 복수의 범프 전극들과;
    상기 반도체 칩, 상기 배선 도체층들, 및 상기 본딩 와이어들을 밀봉하는 수지체를 포함하고;
    상기 절연층들은 상기 반도체 칩이 탑재된 영역에서 평면상에서 볼 때 서로 분리되고,
    상기 반도체 장치는 상기 반도체 칩의 주변 영역에 형성된 복수의 도금(plating)용 배선 도체층들을 더 포함하고, 상기 도금용 배선 도체층들 각각은 상기 배선 도체층들 중 한 개와 연속하여 연장하여 상기 베이스 기판의 변에 도달하고; 상기 복수의 도금용 배선 도체층들을 덮도록, 복수의 절연층들이 상기 베이스 기판의 상기 제 1 표면 위에와 상기 반도체 칩의 상기 주변 영역에 형성되는, 반도체 장치.
  20. 제 18 항에 있어서,
    상기 절연층은 상기 베이스 기판의 각 변에 대응하는 부분들로 분할되는, 반도체 장치.
  21. 가요성 필름으로 구성되고 제 1 표면과 상기 제 1 표면에 대향하는 제 2 표면을 구비하는 베이스 기판과:
    상기 베이스 기판의 상기 제 1 표면상에 형성된 복수의 배선 도체층들과;
    상기 베이스 기판의 상기 제 1 표면상에 접착재를 통해서 탑재되고 상기 복수의 배선 도체층들 위에 배열되는 반도체 칩으로서, 그 주면상에 형성된 복수의 외부 단자들과 복수의 반도체 소자들을 구비하는 상기 반도체 칩과;
    상기 배선 도체층들과 상기 반도체 칩 간에 형성된 제 1 절연층과;
    상기 외부 단자들과 상기 배선 도체층들이 각각 전기적으로 접속되는 복수의 본딩 와이어들과;
    상기 제 2 표면상에 배열되고 상기 배선 도체층들과 전기적으로 접속된 복수의 범프 전극들과;
    상기 반도체 칩, 상기 배선 도체층들, 및 상기 본딩 와이어들을 밀봉하는 수지체를 포함하고;
    상기 반도체 장치는, 상기 반도체 칩의 주변 영역에 형성된 복수의 도금용 배선 도체층들로서 그 각각은 상기 배선 도체층들 중 한 개와 연속하여 연장하여 상기 베이스 기판의 변에 도달하는 상기 복수의 도금용 배선 도체층들과; 상기 복수의 도금용 배선 도체층들을 덮도록 상기 베이스 기판의 상기 제 1 표면상에 및 상기 수지체의 외부에 형성된 제 2 절연층을 더 포함하고,
    상기 제 2 절연층은 평면상에서 볼 때 상기 제 1 절연층과 분리되고;
    상기 제 1 절연층과 동일한 물질로 이루어진 절연층이 상기 베이스 기판의 제 2 표면상에 형성되지 않는, 반도체 장치.
  22. (a) 베이스 기판의 주면 상의 제 1 및 제 2 칩 탑재영역들, 상기 제 1 및 제 2 칩 탑재영역들 각각 상에 형성된 배선들, 상기 제 1 칩 탑재 영역 상에 형성된 제 1 절연층, 상기 제 2 칩 탑재영역 상에 형성된 제 2 절연층, 및 제 2 칩 탑재영역 상에 형성된 제 2 절연층을 구비하는 상기 베이스 기판을 준비하는 단계로서, 상기 제 1 절연층은 상기 베이스 기판의 주면 상에 상기 제 2 절연층으로부터 분리되는, 상기 베이스 기판 준비 단계와;
    (b) 제 1 및 제 2 반도체 칩들을 준비하는 단계로서, 상기 반도체 칩들 각각은 상기 반도체 칩들 각각의 주면상에 형성된 복수의 외부 단자들과 복수의 반도체 소자들을 구비하는, 상기 반도체 칩들 준비 단계와;
    (c) 상기 제 1 및 제 2 칩 반도체 칩들의 배면들이 각각 상기 제 1 및 제 2 칩 탑재 영역들에 향하도록 상기 제 1 및 제 2 반도체 칩들을 접착재를 통해 상기 제 1 및 제 2 칩 탑재 영역들 각각 상에 탑재하는 단계와;
    (d) 상기 제 1 및 제 2 반도체 칩들의 외부 단자들을 각각 와이어들을 통해 배선들과 전기적으로 접속하는 단계와;
    (e) 상기 제 1 및 제 2 칩 탑재 영역들, 상기 제 1 및 제 2 반도체 칩들 및 상기 와이어들을 밀봉하는 수지 밀봉체를 형성하는 단계와;
    (f) 상기 제 1 칩 탑재 영역과 상기 제 2 칩 탑재 영역 사이에 상기 베이스기판과 상기 수지 밀봉체를 분리하는 단계를 포함하는, 반도체 장치 제조 방법.
  23. 제 22 항에 있어서,
    상기 베이스 기판은 가요성 필름으로 구성되는, 반도체 장치 제조 방법.
  24. 제 22 항에 있어서,
    상기 단계 (a)에서 준비되는 상기 베이스 기판은 접속구멍들을 구비하고,
    상기 베이스 기판의 배면 상의 상기 접속 구멍들을 통해 상기 와이어들을 전기적으로 접속하는 범프 전극들을 형성하는 단계를 더 포함하는, 반도체 장치 제조 방법.
  25. 제 22 항에 있어서,
    상기 단계 (c)는 도포 방법(potting method)에 의해 상기 칩 탑재 영역들에 접착재를 가하는 단계를 포함하는, 반도체 장치 제조 방법.
KR1019980028921A 1997-07-30 1998-07-16 반도체장치와그제조방법및반도체패키지 KR100596549B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9204534A JPH1154658A (ja) 1997-07-30 1997-07-30 半導体装置及びその製造方法並びにフレーム構造体
JP97-204534 1997-07-30

Related Child Applications (3)

Application Number Title Priority Date Filing Date
KR1020030045435A Division KR100623506B1 (ko) 1997-07-30 2003-07-04 반도체장치 제조방법
KR1020030045434A Division KR100623505B1 (ko) 1997-07-30 2003-07-04 반도체장치 제조방법
KR1020030045436A Division KR100623507B1 (ko) 1997-07-30 2003-07-04 반도체 패키지를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR19990013968A KR19990013968A (ko) 1999-02-25
KR100596549B1 true KR100596549B1 (ko) 2007-09-05

Family

ID=16492139

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1019980028921A KR100596549B1 (ko) 1997-07-30 1998-07-16 반도체장치와그제조방법및반도체패키지
KR1020030045436A KR100623507B1 (ko) 1997-07-30 2003-07-04 반도체 패키지를 제조하는 방법
KR1020030045435A KR100623506B1 (ko) 1997-07-30 2003-07-04 반도체장치 제조방법
KR1020030045434A KR100623505B1 (ko) 1997-07-30 2003-07-04 반도체장치 제조방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020030045436A KR100623507B1 (ko) 1997-07-30 2003-07-04 반도체 패키지를 제조하는 방법
KR1020030045435A KR100623506B1 (ko) 1997-07-30 2003-07-04 반도체장치 제조방법
KR1020030045434A KR100623505B1 (ko) 1997-07-30 2003-07-04 반도체장치 제조방법

Country Status (7)

Country Link
US (8) US6232650B1 (ko)
JP (1) JPH1154658A (ko)
KR (4) KR100596549B1 (ko)
CN (4) CN100382260C (ko)
MY (3) MY125230A (ko)
SG (2) SG80675A1 (ko)
TW (1) TW442930B (ko)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
DE19905055A1 (de) * 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6257857B1 (en) * 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
US6541844B2 (en) * 2000-07-17 2003-04-01 Rohm Co., Ltd. Semiconductor device having substrate with die-bonding area and wire-bonding areas
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
KR100351926B1 (ko) * 2000-11-08 2002-09-12 앰코 테크놀로지 코리아 주식회사 비·지·에이 패키지
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
KR100868419B1 (ko) * 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP4701563B2 (ja) * 2001-08-23 2011-06-15 日本テキサス・インスツルメンツ株式会社 半導体チップ搭載基板及びそれを用いた半導体装置
US6957111B2 (en) * 2001-08-24 2005-10-18 Koninklijke Philips Electronics N.V. Automated system for cooking and method of use
US7129158B2 (en) 2001-09-28 2006-10-31 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
US6657870B1 (en) * 2001-10-01 2003-12-02 Lsi Logic Corporation Die power distribution system
JP2003204009A (ja) * 2001-11-01 2003-07-18 Sanyo Electric Co Ltd 半導体装置
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
US7368391B2 (en) 2002-04-10 2008-05-06 Micron Technology, Inc. Methods for designing carrier substrates with raised terminals
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN100377347C (zh) 2002-06-05 2008-03-26 株式会社瑞萨科技 半导体器件
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
DE10247959A1 (de) * 2002-10-15 2004-04-29 Bock 1 Gmbh & Co. Linear-Schiebeführung insbesondere für zueinander verschiebbare Komponenten von Bürostühlen
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
US6992380B2 (en) * 2003-08-29 2006-01-31 Texas Instruments Incorporated Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
TWI228304B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Method for manufacturing ball grid package
JP2005236176A (ja) * 2004-02-23 2005-09-02 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
JPWO2005114730A1 (ja) * 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
TWI240393B (en) * 2004-09-29 2005-09-21 Siliconware Precision Industries Co Ltd Flip-chip ball grid array chip packaging structure and the manufacturing process for the same
MY136179A (en) * 2004-10-23 2008-08-29 Freescale Semiconductor Inc Packaged device and method of forming same
US7355283B2 (en) * 2005-04-14 2008-04-08 Sandisk Corporation Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
DE102006015222B4 (de) * 2006-03-30 2018-01-04 Robert Bosch Gmbh QFN-Gehäuse mit optimierter Anschlussflächengeometrie
US8461694B1 (en) * 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8460970B1 (en) * 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US7863761B2 (en) * 2006-08-03 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with molding vents
EP2084744A2 (en) * 2006-10-27 2009-08-05 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR100829385B1 (ko) * 2006-11-27 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8937372B2 (en) * 2007-03-21 2015-01-20 Stats Chippac Ltd. Integrated circuit package system with molded strip protrusion
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US7976769B2 (en) * 2007-11-30 2011-07-12 Corning Incorporated Method of manufacturing a ceramic honeycomb structure
JP2010141295A (ja) * 2008-10-20 2010-06-24 United Test & Assembly Center Ltd 基板上シュリンクパッケージ
US9054111B2 (en) * 2009-04-07 2015-06-09 Freescale Semiconductor, Inc. Electronic device and method of packaging an electronic device
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US8384114B2 (en) 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
JP5542399B2 (ja) * 2009-09-30 2014-07-09 株式会社日立製作所 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
TWI405273B (zh) * 2009-10-13 2013-08-11 Unimicron Technology Corp 封裝結構之製法
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN102959708B (zh) 2010-06-29 2016-05-04 柯立芝照明有限公司 具有易弯曲基板的电子装置
TW201225238A (en) * 2010-07-26 2012-06-16 Unisem Mauritius Holdings Ltd Lead frame routed chip pads for semiconductor packages
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
US9627337B2 (en) 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US9768102B2 (en) * 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9231178B2 (en) 2012-06-07 2016-01-05 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
CN103594425B (zh) * 2012-08-15 2016-06-22 长华电材股份有限公司 软性基材的封装工艺及其结构
US8822327B2 (en) * 2012-08-16 2014-09-02 Infineon Technologies Ag Contact pads with sidewall spacers and method of making contact pads with sidewall spacers
TWI546923B (zh) * 2013-02-06 2016-08-21 矽品精密工業股份有限公司 封裝基板、半導體封裝件及其製法
US20150049443A1 (en) * 2013-08-13 2015-02-19 Infineon Technologies Ag Chip arrangement
CN103779286A (zh) * 2014-01-26 2014-05-07 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
PL3180117T3 (pl) * 2014-08-13 2021-02-08 Ozbekoglu Ith. Ihc. Ins. Muh. Ltd. Ti. Układ do analizy i ponownego użycia odpadowych cieczy
CN107079541B (zh) * 2014-11-14 2020-01-21 琳得科株式会社 密封片材、电子器件用部件和电子器件
DE102014017535B4 (de) 2014-11-26 2018-10-04 Mühlbauer Gmbh & Co. Kg Identifikationsdokument mit Informationen aus thermochromer Tinte und Verfahren zum Herstellen eines ldentifikationsdokuments sowie Verfahren zum Verifizieren eines ldentifikationsdokuments
TWI641087B (zh) * 2015-12-28 2018-11-11 矽品精密工業股份有限公司 電子封裝件及封裝用之基板
JP6674284B2 (ja) 2016-02-29 2020-04-01 株式会社フジクラ 実装構造及びモジュール
CN106920779B (zh) * 2017-03-09 2019-09-06 三星半导体(中国)研究开发有限公司 柔性半导体封装件的组合结构及其运输方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR694965A (fr) 1930-05-03 1930-12-10 Perfectionnements aux hameçons destinés à la pêche
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH07500947A (ja) * 1991-07-08 1995-01-26 モトローラ・インコーポレーテッド チップキャリヤのための湿気除去
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
DE69225896T2 (de) * 1992-12-15 1998-10-15 St Microelectronics Srl Träger für Halbleitergehäuse
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
JP2561448B2 (ja) * 1994-12-28 1996-12-11 九州日本電気株式会社 ディスペンスノズル
JP3471111B2 (ja) * 1995-03-20 2003-11-25 三菱電機株式会社 半導体装置
US5620927A (en) * 1995-05-25 1997-04-15 National Semiconductor Corporation Solder ball attachment machine for semiconductor packages
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
JP3263288B2 (ja) * 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
JPH09148481A (ja) * 1995-11-24 1997-06-06 Hitachi Ltd 半導体装置およびその製造方法
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
CA2198305A1 (en) * 1996-05-01 1997-11-02 Yinon Degani Integrated circuit bonding method and apparatus
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
JPH10185724A (ja) * 1996-12-26 1998-07-14 Matsushita Electric Works Ltd 半導体圧力センサ
JPH10199931A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体装置の製造装置
KR100251859B1 (ko) * 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6157085A (en) * 1998-04-07 2000-12-05 Citizen Watch Co., Ltd. Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6490166B1 (en) * 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
SG80675A1 (en) 2001-05-22
CN1482658A (zh) 2004-03-17
SG80676A1 (en) 2001-05-22
CN100382260C (zh) 2008-04-16
KR20060086500A (ko) 2006-08-01
US20020192872A1 (en) 2002-12-19
US20020070462A1 (en) 2002-06-13
KR20060086499A (ko) 2006-08-01
US6476466B2 (en) 2002-11-05
CN1148795C (zh) 2004-05-05
JPH1154658A (ja) 1999-02-26
CN1167122C (zh) 2004-09-15
KR100623507B1 (ko) 2006-09-18
US6887739B2 (en) 2005-05-03
US6764878B2 (en) 2004-07-20
TW442930B (en) 2001-06-23
US20020079579A1 (en) 2002-06-27
US20020182776A1 (en) 2002-12-05
MY125230A (en) 2006-07-31
US6590275B2 (en) 2003-07-08
KR20060086498A (ko) 2006-08-01
MY127063A (en) 2006-11-30
CN1282982A (zh) 2001-02-07
US6759279B2 (en) 2004-07-06
US6448111B1 (en) 2002-09-10
CN1282983A (zh) 2001-02-07
CN1206936A (zh) 1999-02-03
KR100623506B1 (ko) 2006-09-18
KR100623505B1 (ko) 2006-09-18
US6232650B1 (en) 2001-05-15
US20040005733A1 (en) 2004-01-08
KR19990013968A (ko) 1999-02-25
US6437428B1 (en) 2002-08-20
MY123366A (en) 2006-05-31

Similar Documents

Publication Publication Date Title
KR100596549B1 (ko) 반도체장치와그제조방법및반도체패키지
JP3575001B2 (ja) 半導体パッケージ及びその製造方法
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US20020006718A1 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US20100052146A1 (en) Semiconductor package and fabrication method thereof
KR101629259B1 (ko) 몰딩된 초박형 반도체 패키지들 및 패키지 제조 방법
JP2004349316A (ja) 半導体装置及びその製造方法
JP3478139B2 (ja) リードフレームの製造方法
JP3908689B2 (ja) 半導体装置
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP4451874B2 (ja) 半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20010015489A1 (en) Semiconductor device and its manufacturing method
JP2004006838A (ja) 半導体装置の製造方法
JPH0964225A (ja) 半導体装置
KR100600366B1 (ko) 반도체 패키지 및 그 제조 방법
JP2001127195A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JPH0992767A (ja) 複合リードフレームおよび半導体装置
JPH10270595A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee