JP2014112742A - 切断前支持基板 - Google Patents
切断前支持基板 Download PDFInfo
- Publication number
- JP2014112742A JP2014112742A JP2014061649A JP2014061649A JP2014112742A JP 2014112742 A JP2014112742 A JP 2014112742A JP 2014061649 A JP2014061649 A JP 2014061649A JP 2014061649 A JP2014061649 A JP 2014061649A JP 2014112742 A JP2014112742 A JP 2014112742A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- chip
- slit
- sealing body
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】矩形状のチップ搭載部65を囲むように設けられた2以上のライン状の貫通スリット60を有する切断前支持基板181のチップ搭載部65に2以上の半導体チップを積層する積層工程と、半導体チップの側面を覆うとともに、切断前支持基板181上の貫通スリット60以外の部分を覆うように第1の封止体を形成した後、第1の封止体を覆うとともに、貫通スリット60を充填するように第2の封止体を形成する封止工程と、切断前支持基板181を貫通スリット60に沿って切断して支持基板とするダイシング工程と、を有する半導体装置の製造方法を用いる。
【選択図】図5
Description
特許文献1および特許文献2はどちらも半導体装置及びその製造方法に関するものであり、所定の配線等が形成された下部基板(配線基板)と、前記下部基板に電気的に接続された半導体チップと、前記半導体チップを封止する中間部材(封止体)と、前記半導体チップの上方に配置された上部板とを備え、前記上部板の熱膨張率と前記下部基板の熱膨張率がほぼ同じであるCoC型の半導体装置が開示されている。熱膨張率がほぼ同じである上部板と下部基板とを用いることにより、半導体チップの反りを低減することができる。
(第1の実施形態)
<<半導体装置>>
まず、本発明の第1の実施形態である半導体装置について説明する。
図2に示すように、本発明の実施形態である半導体装置11には、支持基板81と、チップ積層体46と、配線基板47と、が備えられている。また、チップ積層体46は、第1の封止体26に覆われており、第1の封止体26は第2の封止体29に覆われている。
<配線基板>
配線基板47は、絶縁材料からなる平面視矩形状の板状の部材であればよく、たとえば、ポリイミド基材からなるフレキシブル基板またはガラスエポキシ基板などを用いることができる。
支持基板81は、金属材料からなる板状の部材である。前記金属材料としては、たとえば、鉄・ニッケル合金の42アロイなどの剛性の高い材料を用いることが好ましい。これにより、半導体装置の厚みを薄くしても、熱応力による半導体チップの反りの発生を抑制し、半導体チップのクラックの発生を抑制することができる。
図2に示すように、チップ積層体46は、第1の接着部材24を介して、支持基板81の一面81a上に半導体チップ41〜45がこの順序で積層されてなる。
チップ積層体46は、第1の接着部材24により支持基板81に接着固定されている。第1の接着部材24としては、絶縁性の高い材料を用いることが好ましい。絶縁性の材料を用いることにより、半導体チップ41と支持基板81とを絶縁状態とすることができる。さらに、熱伝導性の高い材料を用いることがより好ましい。これにより、チップ積層体46からの熱を効率的に支持基板81に逃がして、半導体装置の放熱性を向上させることができる。
半導体チップ41の他面41b、半導体チップ42の他面42b、半導体チップ43の他面43b、半導体チップ44の他面44bおよび半導体チップ45の他面45bには、それぞれ酸化膜などからなる回路形成層48が形成されており、それぞれ回路形成面48aとされている。
このように各半導体チップ41〜45の一面側の接合パッド33と他面側の接合パッド34が接続されることにより、配線基板47の一面側の接合パッド33(ランド31)に接続された外部端子28から1段目の半導体チップ41の他面側の接合パッド34までの導通を確保することができる。
チップ積層体46の配線基板47側、すなわち、支持基板81と反対側には、半導体チップ41〜44の幅l2より短い幅l1を有する半導体チップ45が配置されている。
配線基板47は、第2の接着部材27によりチップ積層体46に接着固定されている。
図2に示すように、第1の封止体26は、半導体チップ41〜45の間を充填するとともに、半導体チップ41〜45の各側面41c、42c、43c、44c、45c(以下、41c〜45c)を覆うように形成されている。
半導体チップ41〜45の側面41c〜45cと、支持基板81の側端面81cとの間の距離を近づけて配置することが好ましい。半導体チップ41の側面41cと、支持基板81の側端面81cとの間の距離を近づけることにより、支持基板81の側端面81cが第1の封止体26の広がりを抑制して、第1の封止体26の形状を断面視台形状のフィレット形状に安定化できる。
図2に示すように、支持基板81の側端面81cは、前記第2の封止体29の側端面29cよりも内側に配置されている。そして、第2の封止体29は、第1の封止体26を覆うとともに、支持基板81の側端面81cの少なくとも一部を覆うように形成されており、チップ積層体46は支持基板81に強く固着されている。支持基板81の側端面81cが第2の封止体29に覆われることにより、第2の封止体29と支持基板81との間の密着性を高められ、支持基板81の剥がれが抑制される。
次に、本発明の実施形態である半導体装置の製造方法で用いる切断前支持基板について説明する。
次に、本発明の実施形態である半導体装置の製造方法について、図5〜17を用いて説明する。
まず、切断前支持基板181の基板本体180の一面180aに設けたチップ搭載部65に、DAFまたはNCPなどのような第1の接着部材24を接着固定する。
<封止工程>
次に、切断前支持基板181上に形成された各チップ積層体46の側面に第1の封止体26を滴下供給する。このとき、第1の封止体26は、毛細管現象により半導体チップ41〜45間の隙間に充填されるとともに、重力により切断前支持基板181側に溜る。
次に、公知のボンディング装置(図示略)により、Au等の金属からなるワイヤの先端を溶融して、先端にボールを形成した後、前記ボールを、露出された半導体チップ45の一面側の接合パッド33上に超音波熱圧着する。次に、ワイヤスタッドバンプ方式などを用いて、前記Auワイヤの後端を引き切って、図14に示すワイヤバンプ35を形成する。
次に、半導体チップ45の露出面のみを覆うようにNCPからなる第2の接着部材27を選択的に供給する。
次に、ボールマウンター(図示略)のボールマウントツール(図示略)の取り付け面に形成された複数の吸着孔(図示略)に、半田ボールのような導電性の金属ボールからなる外部端子28を吸着保持する。なお、前記吸着孔は、複数のランド31の配置に合せて形成する。なお、前記ボールマウンターとしては、既存のBall Grid Array(以下、BGA)の組立装置を利用することができる。
次に、図16に示すように、配線基板47の一面47aに形成されたランド31に半田ボールからなる外部端子28を搭載(マウント)する。全てのチップ積層体46に外部端子28を搭載した後、切断前支持基板181を加熱リフローして、外部端子28を固着させる。これにより、外部端子28までを形成した切断前支持基板181が得られる。
次に、切断前支持基板181の他面180bにダイシングテープ79を貼着する。
<<切断前支持基板>>
次に、本発明の第2の実施形態である切断前支持基板の一例について説明する。
次に、本発明の実施形態である半導体装置の製造方法について説明する。
まず、切断前支持基板182のチップ搭載部65と同じレイアウトで形成された凹部87dが複数備えられた治具87を用意する。凹部87dのサイズは、半導体チップ45が嵌合されるサイズとされている。なお、凹部87dの底面にはそれぞれ排気孔87cが設けられており、されている。
次に、切断前支持基板182上に形成された各チップ積層体46の側面に第1の封止体26を滴下供給する。このとき、第1の封止体26は、毛細管現象により半導体チップ41〜45間の隙間に充填されるとともに、重力により切断前支持基板182側に溜る。
次に、公知のボンディング装置(図示略)により、Au等の金属からなるワイヤの先端を溶融して、先端にボールを形成した後、前記ボールを、露出された半導体チップ45の一面側の接合パッド33上に超音波熱圧着する。次に、ワイヤスタッドバンプ方式などを用いて、前記Auワイヤの後端を引き切って、図26に示すワイヤバンプ35を形成する。
次に、半導体チップ45の露出面のみを覆うようにNCPからなる第2の接着部材27を選択的に供給する。
次に、ボールマウンター(図示略)のボールマウントツール(図示略)の取り付け面に形成された複数の吸着孔(図示略)に、半田ボールのような導電性の金属ボールからなる外部端子28を吸着保持する。なお、前記吸着孔は、複数のランド31の配置に合せて形成する。また、前記ボールマウンターとしては、既存のBall Grid Array(以下、BGA)の組立装置を利用することができる。
次に、図28に示すように、配線基板47の一面47aに形成されたランド31に半田ボールからなる外部端子28を搭載(マウント)する。
次に、切断前支持基板182の他面182bにダイシングテープ79を貼着する。
Claims (4)
- 矩形状の基板本体と、前記基板本体の一面に設けられ、半導体チップを搭載する矩形状のチップ搭載部と、前記チップ搭載部を囲むように設けられた2以上のライン状の貫通スリットと、を有する切断前支持基板であって、
前記貫通スリットが、前記基板本体の一辺およびその対辺に沿って設けられた第1の貫通スリットと、前記第1の貫通スリットに挟まれた領域に設けられた第2の貫通スリットと、前記第2の貫通スリットに挟まれた領域に設けられた第3の貫通スリットを有することを特徴とする切断前支持基板。 - 前記第3の貫通スリットを連結するように第4の貫通スリットが設けられていることを特徴とする請求項1に記載の切断前支持基板。
- 前記貫通スリットに、スリット幅が局所的に太くされた部分が設けられていることを特徴とする請求項1または請求項2に記載の切断前支持基板。
- 前記スリット幅が局所的に太くされた部分が、円形状の貫通孔であることを特徴とする請求項3に記載の切断前支持基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061649A JP2014112742A (ja) | 2014-03-25 | 2014-03-25 | 切断前支持基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061649A JP2014112742A (ja) | 2014-03-25 | 2014-03-25 | 切断前支持基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009093955A Division JP5543125B2 (ja) | 2009-04-08 | 2009-04-08 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014112742A true JP2014112742A (ja) | 2014-06-19 |
Family
ID=51169616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014061649A Pending JP2014112742A (ja) | 2014-03-25 | 2014-03-25 | 切断前支持基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014112742A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864718A (ja) * | 1994-08-24 | 1996-03-08 | Hitachi Cable Ltd | Bga型半導体装置用基板およびbga型半導体装置の製造方法 |
JPH0922963A (ja) * | 1995-07-06 | 1997-01-21 | Mitsui High Tec Inc | 半導体回路素子搭載基板フレームの製造方法 |
JP2001196396A (ja) * | 2000-01-11 | 2001-07-19 | Toyota Motor Corp | 半導体装置およびその製造方法並びに基板 |
JP2005166711A (ja) * | 2003-11-28 | 2005-06-23 | Murata Mfg Co Ltd | 切り出し用スリット付き親基板 |
JP2006269861A (ja) * | 2005-03-25 | 2006-10-05 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006319243A (ja) * | 2005-05-16 | 2006-11-24 | Elpida Memory Inc | メモリモジュールおよびその製造方法 |
-
2014
- 2014-03-25 JP JP2014061649A patent/JP2014112742A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864718A (ja) * | 1994-08-24 | 1996-03-08 | Hitachi Cable Ltd | Bga型半導体装置用基板およびbga型半導体装置の製造方法 |
JPH0922963A (ja) * | 1995-07-06 | 1997-01-21 | Mitsui High Tec Inc | 半導体回路素子搭載基板フレームの製造方法 |
JP2001196396A (ja) * | 2000-01-11 | 2001-07-19 | Toyota Motor Corp | 半導体装置およびその製造方法並びに基板 |
JP2005166711A (ja) * | 2003-11-28 | 2005-06-23 | Murata Mfg Co Ltd | 切り出し用スリット付き親基板 |
JP2006269861A (ja) * | 2005-03-25 | 2006-10-05 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006319243A (ja) * | 2005-05-16 | 2006-11-24 | Elpida Memory Inc | メモリモジュールおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543125B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2010245383A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5570799B2 (ja) | 半導体装置及びその製造方法 | |
US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
WO2014181766A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI724744B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2010251347A (ja) | 半導体装置の製造方法 | |
JP2012109437A (ja) | 半導体装置及びその製造方法 | |
JP2012212786A (ja) | 半導体装置の製造方法 | |
JP2014007228A (ja) | 半導体装置及びその製造方法 | |
JP2015005637A (ja) | 半導体装置 | |
JP2012142536A (ja) | 半導体装置及びその製造方法 | |
JP2012094592A (ja) | 半導体装置及びその製造方法 | |
JP2015177007A (ja) | 半導体装置の製造方法及び半導体装置 | |
US10553560B2 (en) | Semiconductor device having multiple semiconductor chips laminated together and electrically connected | |
JP2013021058A (ja) | 半導体装置の製造方法 | |
JP2012146853A (ja) | 半導体装置の製造方法 | |
KR20140124725A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2011243724A (ja) | 半導体装置およびその製造方法 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
JP2014203868A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101494411B1 (ko) | 반도체패키지 및 이의 제조방법 | |
JP2010251547A (ja) | 半導体装置及びその製造方法 | |
JP2012059730A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140327 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |