JPH0864718A - Ｂｇａ型半導体装置用基板およびｂｇａ型半導体装置の製造方法 - Google Patents
Ｂｇａ型半導体装置用基板およびｂｇａ型半導体装置の製造方法Info
- Publication number
- JPH0864718A JPH0864718A JP6199776A JP19977694A JPH0864718A JP H0864718 A JPH0864718 A JP H0864718A JP 6199776 A JP6199776 A JP 6199776A JP 19977694 A JP19977694 A JP 19977694A JP H0864718 A JPH0864718 A JP H0864718A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- type semiconductor
- substrate
- boards
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】ＢＧＡ型半導体装置の量産効果を高める。
【構成】多層親基板９には、表裏を貫通するスリット１
７が碁盤目状に入れられて、これが境界となって親基板
９を複数の子基板５に分割する。分割された各子基板５
の境界の四隅は、スリット１７を入れずに吊り部１８と
して残しておき、吊り部１８で各子基板５同士を互いに
連結して分離しないようにしてある。各子基板５にＬＳ
Ｉチップ搭載、ワイヤボンディング、モールド封止、半
田ボールの形成を行って、親基板９単位で一括してＢＧ
Ａ半導体装置を形成する。形成後、吊り部１８を打抜
き、親基板９を分断して個片抜きを行う。
７が碁盤目状に入れられて、これが境界となって親基板
９を複数の子基板５に分割する。分割された各子基板５
の境界の四隅は、スリット１７を入れずに吊り部１８と
して残しておき、吊り部１８で各子基板５同士を互いに
連結して分離しないようにしてある。各子基板５にＬＳ
Ｉチップ搭載、ワイヤボンディング、モールド封止、半
田ボールの形成を行って、親基板９単位で一括してＢＧ
Ａ半導体装置を形成する。形成後、吊り部１８を打抜
き、親基板９を分断して個片抜きを行う。
Description
【０００１】
【産業上の利用分野】本発明は、量産効果の高いＢＧＡ
（ボールグリッドアレイ）型半導体装置用基板および該
基板を用いたＢＧＡ型半導体装置の製造方法に関する。
（ボールグリッドアレイ）型半導体装置用基板および該
基板を用いたＢＧＡ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】図７に示した従来のＢＧＡ型半導体装置
１の製造方法は、多層基板５にＬＳＩチップ２を搭載し
た後、ボンディングワイヤ３でＬＳＩチップ２と配線パ
ターン７を結線し、その後モールドレジン４により封止
してから最終的に半田ボール６を形成している。
１の製造方法は、多層基板５にＬＳＩチップ２を搭載し
た後、ボンディングワイヤ３でＬＳＩチップ２と配線パ
ターン７を結線し、その後モールドレジン４により封止
してから最終的に半田ボール６を形成している。
【０００３】即ち、多層基板５を独立に１個単位（２０
〜３５mm角が通常のサイズ）に切断後、ＬＳＩチップ２
の搭載、ワイヤボンディング、モールド封止、半田ボー
ル形成を行っている。半田ボール形成を最終とする理由
は、モールド封止は１７０℃のエポキシ樹脂の硬化処理
が入り、半田ボールを先に形成すると、半田ボールの表
面が酸化して半田特性が悪くなり、プリント基板への実
装組立てが難しくなるためである。
〜３５mm角が通常のサイズ）に切断後、ＬＳＩチップ２
の搭載、ワイヤボンディング、モールド封止、半田ボー
ル形成を行っている。半田ボール形成を最終とする理由
は、モールド封止は１７０℃のエポキシ樹脂の硬化処理
が入り、半田ボールを先に形成すると、半田ボールの表
面が酸化して半田特性が悪くなり、プリント基板への実
装組立てが難しくなるためである。
【０００４】半田ボールの形成法には、あらかじめ球形
半田ボールを作り、位置決めして半田付法により付け
る、いわゆるボール振りこみ法と、半田ペーストを直接
印刷してリフローしてボールを形成する印刷リフロー法
とがあるが、ここでは連続処理が可能な印刷リフロー法
を採用している。
半田ボールを作り、位置決めして半田付法により付け
る、いわゆるボール振りこみ法と、半田ペーストを直接
印刷してリフローしてボールを形成する印刷リフロー法
とがあるが、ここでは連続処理が可能な印刷リフロー法
を採用している。
【０００５】
【発明が解決しようとする課題】前述の様にＢＧＡ型半
導体装置を１個単位で組立てるのが従来の方法である
が、１個単位で製造せざるを得ない理由は、モールド完
了後に基板の切断をおこなうと機械的な力によりモール
ド樹脂の剥離がおこるからである。即ち、切断は主に回
転刃により行うが、４辺を切断する間にモールド樹脂が
ゆるみ部分的に剥離をおこし、耐湿試験、温度サイクル
試験、高温エージング試験、マイグレーション試験、通
電エージング試験等に耐え得ないためである。しかし、
１個単位のＢＧＡ型半導体装置の製造方法には、次のよ
うな欠点があった。
導体装置を１個単位で組立てるのが従来の方法である
が、１個単位で製造せざるを得ない理由は、モールド完
了後に基板の切断をおこなうと機械的な力によりモール
ド樹脂の剥離がおこるからである。即ち、切断は主に回
転刃により行うが、４辺を切断する間にモールド樹脂が
ゆるみ部分的に剥離をおこし、耐湿試験、温度サイクル
試験、高温エージング試験、マイグレーション試験、通
電エージング試験等に耐え得ないためである。しかし、
１個単位のＢＧＡ型半導体装置の製造方法には、次のよ
うな欠点があった。
【０００６】（１）チップ搭載（ダイボンディング）、
ワイヤボンディング等が１個単位となるため、搬送系統
が複雑になり、設備が高くなり、かつ能率が悪い。
ワイヤボンディング等が１個単位となるため、搬送系統
が複雑になり、設備が高くなり、かつ能率が悪い。
【０００７】（２）１個単位の時は、トレイに載せて搬
送するが、トレイへの位置決め精度が上がらず、位置決
めの配置が大変で、トレイからの出し入れが非常に難し
かった。
送するが、トレイへの位置決め精度が上がらず、位置決
めの配置が大変で、トレイからの出し入れが非常に難し
かった。
【０００８】（３）モールド封止ではトランスファーモ
ールド金型に１個単位で入れることになり、手作業の場
合、非常に能率が悪く、また自動化する場合は、自動位
置決め、落としこみ、取出し等の高価な付加設備が必要
となる。
ールド金型に１個単位で入れることになり、手作業の場
合、非常に能率が悪く、また自動化する場合は、自動位
置決め、落としこみ、取出し等の高価な付加設備が必要
となる。
【０００９】（４）印刷、リフローボール形成では、印
刷機に１個ずつ位置決めしてセットすることとなり、印
刷機の位置決めセットに時間を要し、能率が悪い。
刷機に１個ずつ位置決めしてセットすることとなり、印
刷機の位置決めセットに時間を要し、能率が悪い。
【００１０】本発明の目的は、上述した従来技術の欠点
を解消して、複数個単位で扱え、しかも組立て後の分離
が容易なＢＧＡ半導体装置用基板を提供することにあ
る。
を解消して、複数個単位で扱え、しかも組立て後の分離
が容易なＢＧＡ半導体装置用基板を提供することにあ
る。
【００１１】また本発明の目的は、上記ＢＧＡ型半導体
装置用基板を用いることにより生産性の優れたＢＧＡ型
半導体装置の製造方法を提供することにある。
装置用基板を用いることにより生産性の優れたＢＧＡ型
半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明のＢＧＡ型半導体
装置用基板は、配線パターンが形成された親基板に碁盤
目状にスリットを入れて親基板を複数の子基板に分割
し、スリットにより分割された各子基板の境界の一部
は、スリットを入れずに吊り部として残し、該吊り部で
各子基板同士を互いに連結して分離しないようにしたも
のである。
装置用基板は、配線パターンが形成された親基板に碁盤
目状にスリットを入れて親基板を複数の子基板に分割
し、スリットにより分割された各子基板の境界の一部
は、スリットを入れずに吊り部として残し、該吊り部で
各子基板同士を互いに連結して分離しないようにしたも
のである。
【００１３】また、本発明のＢＧＡ型半導体装置の製造
方法は、上記発明のＢＧＡ型半導体装置用基板を備え、
各子基板に、ＬＳＩチップ搭載、ワイヤボンディング、
およびモールド封止をするか、またはＴＡＢ（Tape Aut
omated Bonding）チップ搭載をするかして、さらに半田
ボールの形成を行い、これらの組立てを完了した後、吊
り部を除去して親基板を子基板単位に分断するものであ
る。
方法は、上記発明のＢＧＡ型半導体装置用基板を備え、
各子基板に、ＬＳＩチップ搭載、ワイヤボンディング、
およびモールド封止をするか、またはＴＡＢ（Tape Aut
omated Bonding）チップ搭載をするかして、さらに半田
ボールの形成を行い、これらの組立てを完了した後、吊
り部を除去して親基板を子基板単位に分断するものであ
る。
【００１４】親基板とは複数の子基板から構成され、複
数の子基板に分離できる基板をいう。子基板は、これを
単位としてＬＳＩチップ搭載、ワイヤボンディング、モ
ールド封止、ボール形成等がなされ、親基板から分離さ
れて１個のＢＧＡ型半導体装置を構成する。親基板は樹
脂基板、セラミック基板、メタルコア基板のすべてを含
む。また、基板は両面配線以上の多層基板が好ましい。
数の子基板に分離できる基板をいう。子基板は、これを
単位としてＬＳＩチップ搭載、ワイヤボンディング、モ
ールド封止、ボール形成等がなされ、親基板から分離さ
れて１個のＢＧＡ型半導体装置を構成する。親基板は樹
脂基板、セラミック基板、メタルコア基板のすべてを含
む。また、基板は両面配線以上の多層基板が好ましい。
【００１５】
【作用】各子基板の境界の一部はスリットを入れずに吊
り部として残してあるので、各子基板同士をつないだま
ま親基板として一体的に扱うことができる。したがっ
て、各子基板へのＬＳＩチップ搭載、ワイヤボンディン
グ、およびモールド封止、あるいはこれらに代えたＴＡ
Ｂチップ搭載、ならびに半田ボールの形成が、親基板を
単位として一括して行える。
り部として残してあるので、各子基板同士をつないだま
ま親基板として一体的に扱うことができる。したがっ
て、各子基板へのＬＳＩチップ搭載、ワイヤボンディン
グ、およびモールド封止、あるいはこれらに代えたＴＡ
Ｂチップ搭載、ならびに半田ボールの形成が、親基板を
単位として一括して行える。
【００１６】また、親基板に碁盤目状にスリットを入れ
て親基板を複数の子基板に分割してあるので、親基板を
容易に分断して子基板を得ることができる。この分断は
吊り部のみを除去することによって行えるため、切断に
より親基板から子基板を切り出す場合と異なり、子基板
に加わる機械的な力を最小限に抑えることができ、モー
ルド樹脂が剥がれることがない。
て親基板を複数の子基板に分割してあるので、親基板を
容易に分断して子基板を得ることができる。この分断は
吊り部のみを除去することによって行えるため、切断に
より親基板から子基板を切り出す場合と異なり、子基板
に加わる機械的な力を最小限に抑えることができ、モー
ルド樹脂が剥がれることがない。
【００１７】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１８】（実施例１）４００個のボールを持つＢＧ
Ａ型半導体装置を本実施例の方法により次の様に製造し
た。まず、図１に示すように、１０３×１６５mm角で
０．５mmの厚さを持つ３層配線親基板９を用意した。材
質はガラスエポキシのＦＲ−４である。
Ａ型半導体装置を本実施例の方法により次の様に製造し
た。まず、図１に示すように、１０３×１６５mm角で
０．５mmの厚さを持つ３層配線親基板９を用意した。材
質はガラスエポキシのＦＲ−４である。
【００１９】この多層親基板９は、同図に示すように、
縦３個、横５個、計１５個の多層子基板５から構成され
ている。この多層子基板５は１個のＢＧＡ型半導体装置
を構成し、ＢＧＡ型半導体装置１個単位の形状は３１×
３１mm角のＪＥＤＥＣ規格となっている。多層子基板５
は、予めワイヤボンディングするための配線パターン
と、その他の層間配線はすべて形成されている。
縦３個、横５個、計１５個の多層子基板５から構成され
ている。この多層子基板５は１個のＢＧＡ型半導体装置
を構成し、ＢＧＡ型半導体装置１個単位の形状は３１×
３１mm角のＪＥＤＥＣ規格となっている。多層子基板５
は、予めワイヤボンディングするための配線パターン
と、その他の層間配線はすべて形成されている。
【００２０】多層親基板９には、図示するように、表裏
を貫通するスリット１７が碁盤目状に入れられて、これ
が境界となって親基板９を上述した複数の多層子基板５
に分割する。分割された各子基板５の境界の四隅は、ス
リット１７を入れずに吊り部１８として残しておき、吊
り部１８で各子基板５同士を互いに連結して分離しない
ようにしてある。吊り部１８は四隅に限定されず、各子
基板５の境界の４辺に設けてもよい。スリット１７の幅
は０．５mmである。また、親基板９の外周に外枠部１９
を形成しておき、その四隅に位置決め穴２０を形成す
る。スリット１７、位置決め穴２０はすべて抜き金型を
用いて開口した。
を貫通するスリット１７が碁盤目状に入れられて、これ
が境界となって親基板９を上述した複数の多層子基板５
に分割する。分割された各子基板５の境界の四隅は、ス
リット１７を入れずに吊り部１８として残しておき、吊
り部１８で各子基板５同士を互いに連結して分離しない
ようにしてある。吊り部１８は四隅に限定されず、各子
基板５の境界の４辺に設けてもよい。スリット１７の幅
は０．５mmである。また、親基板９の外周に外枠部１９
を形成しておき、その四隅に位置決め穴２０を形成す
る。スリット１７、位置決め穴２０はすべて抜き金型を
用いて開口した。
【００２１】外枠１９は搬送時等の補強と、位置決め穴
２０の取付けのために必要である。位置決め穴２０は印
刷マスクの位置合わせ、モールド金型でのピン挿入等に
用いるものである。また配線パターンもすべてこの位置
決め穴２０を基準に位置が決められており、ダイボンデ
ィング、ワイヤボンディング時もすべて水準出しにこの
位置決め穴２０を用いる。
２０の取付けのために必要である。位置決め穴２０は印
刷マスクの位置合わせ、モールド金型でのピン挿入等に
用いるものである。また配線パターンもすべてこの位置
決め穴２０を基準に位置が決められており、ダイボンデ
ィング、ワイヤボンディング時もすべて水準出しにこの
位置決め穴２０を用いる。
【００２２】さて、この多層親基板９を用いて、図３に
示すように１５個の子基板５の全部にＬＳＩチップ２を
銀ペーストによりダイボンディングした。その後、エポ
キシ系レジン４でモールド金型を用いて封止した。これ
らの作業はすべて多層親基板９単位で流されている。最
終的に図２に示す印刷リフローボール形成装置を用い親
基板９のボール形成を一括で行った。
示すように１５個の子基板５の全部にＬＳＩチップ２を
銀ペーストによりダイボンディングした。その後、エポ
キシ系レジン４でモールド金型を用いて封止した。これ
らの作業はすべて多層親基板９単位で流されている。最
終的に図２に示す印刷リフローボール形成装置を用い親
基板９のボール形成を一括で行った。
【００２３】即ち、モールドを完了した親基板９を自動
的に印刷機１３に送りこむ。印刷機１３にはメタルマス
ク１１があり、またスキージ１０が作動して半田ペース
ト１２を親基板９の裏面に印刷する。メタルマスク１１
には半田ボール印刷用の小孔が多数開口（４００個×１
５）されている。穴径は０．８mmφである。またメタル
マスク１１の厚さは０．４mmである。この印刷によって
図２（ｂ）に示すように、各多層子基板５の裏面に形成
してあるボール形成ランド８上にハンダペースト１２が
所定厚さで乗る。
的に印刷機１３に送りこむ。印刷機１３にはメタルマス
ク１１があり、またスキージ１０が作動して半田ペース
ト１２を親基板９の裏面に印刷する。メタルマスク１１
には半田ボール印刷用の小孔が多数開口（４００個×１
５）されている。穴径は０．８mmφである。またメタル
マスク１１の厚さは０．４mmである。この印刷によって
図２（ｂ）に示すように、各多層子基板５の裏面に形成
してあるボール形成ランド８上にハンダペースト１２が
所定厚さで乗る。
【００２４】次に、印刷を完了した親基板９がリフロー
装置１４に自動的に送られて半田ペースト１２が溶融し
て半田ボールが形成される。図２（ｃ）に形成された半
田ボール６の断面を示す。仕上がりの半田ボール６の形
状はボールの径０．５mmφ、高さ０．５mmであった。半
田ペーストはＳｎ６０ｗｔ％、Ｐｂ４０ｗｔ％の共晶組
成を用いた。このため、リフロー炉の最高温度、時間は
２３０℃、１０秒とした。また予熱時間は１２０℃で２
分とし、冷却器を炉の前後に付けて各々１分風冷した。
リフロー炉はこれ等の温度、時間の得られるコンベア炉
となっている。図３に、各多層子基板５にモールドレジ
ン４を封止し、半田ボール６を形成した組み立て完了の
図を示す。
装置１４に自動的に送られて半田ペースト１２が溶融し
て半田ボールが形成される。図２（ｃ）に形成された半
田ボール６の断面を示す。仕上がりの半田ボール６の形
状はボールの径０．５mmφ、高さ０．５mmであった。半
田ペーストはＳｎ６０ｗｔ％、Ｐｂ４０ｗｔ％の共晶組
成を用いた。このため、リフロー炉の最高温度、時間は
２３０℃、１０秒とした。また予熱時間は１２０℃で２
分とし、冷却器を炉の前後に付けて各々１分風冷した。
リフロー炉はこれ等の温度、時間の得られるコンベア炉
となっている。図３に、各多層子基板５にモールドレジ
ン４を封止し、半田ボール６を形成した組み立て完了の
図を示す。
【００２５】この様にすべての組立てが完了後、親基板
９から子基板５を１個単位に分断する個片抜きを行っ
た。個片抜きは吊り部１８を丸く抜ける抜き金型を用い
た。金型はこれ等の吊り部１８の全箇所、計２４箇所を
同時に抜ける金型になっている。金型の丸刃パンチ２１
の直径は１．２mmφとし、図４に示す様に、丸刃パンチ
２１が４方向のスリット１７端に掛かるようにする。吊
り部１８の打抜きにより４方向が同時に分断される。な
お、パンチ２１の形状は丸刃である必要はなく、六角
形、四角形でもかまわないが、角ばらない様に仕上げる
ことが好ましく、またパンチの形状を工夫することによ
り丸く面取りすることも可能である。
９から子基板５を１個単位に分断する個片抜きを行っ
た。個片抜きは吊り部１８を丸く抜ける抜き金型を用い
た。金型はこれ等の吊り部１８の全箇所、計２４箇所を
同時に抜ける金型になっている。金型の丸刃パンチ２１
の直径は１．２mmφとし、図４に示す様に、丸刃パンチ
２１が４方向のスリット１７端に掛かるようにする。吊
り部１８の打抜きにより４方向が同時に分断される。な
お、パンチ２１の形状は丸刃である必要はなく、六角
形、四角形でもかまわないが、角ばらない様に仕上げる
ことが好ましく、またパンチの形状を工夫することによ
り丸く面取りすることも可能である。
【００２６】このように吊り部１８を抜き金型による打
抜きにより除去したので、子基板に加わる機械的な力を
最小限に抑えることができ、モールド樹脂が剥がれるこ
とがなく、したがって、複数個同時の個片抜きを行って
も、耐湿試験、温度サイクル試験等に十分耐え得る信頼
性の高いＢＧＡ型半導体装置が得られる。また、吊り部
の全箇所を同時に打抜くようにしたので、作業効率がよ
い。
抜きにより除去したので、子基板に加わる機械的な力を
最小限に抑えることができ、モールド樹脂が剥がれるこ
とがなく、したがって、複数個同時の個片抜きを行って
も、耐湿試験、温度サイクル試験等に十分耐え得る信頼
性の高いＢＧＡ型半導体装置が得られる。また、吊り部
の全箇所を同時に打抜くようにしたので、作業効率がよ
い。
【００２７】（実施例２）実施例１において、多層親基
板９にガラスエポキシの代りにセラミックプリント基板
を用いた。個片抜きまでは実施例１と全く同じで、最終
の個片抜きを金型での抜き加工による所謂チョコレート
ブレーク法を用いて行った。即ち、吊り部１８には、吊
り部１８を薄くするために、図５に示す円形状の深い溝
２２がグリーンシートの時に付けられており、セラミッ
クの焼成後でも、金型のパンチでこの溝２２部分の底を
たたくと、弱い力で吊り部１８が破れて親基板９を容易
に分断することができる。
板９にガラスエポキシの代りにセラミックプリント基板
を用いた。個片抜きまでは実施例１と全く同じで、最終
の個片抜きを金型での抜き加工による所謂チョコレート
ブレーク法を用いて行った。即ち、吊り部１８には、吊
り部１８を薄くするために、図５に示す円形状の深い溝
２２がグリーンシートの時に付けられており、セラミッ
クの焼成後でも、金型のパンチでこの溝２２部分の底を
たたくと、弱い力で吊り部１８が破れて親基板９を容易
に分断することができる。
【００２８】（実施例３）実施例１において、ＬＳＩチ
ップ２１の搭載に代えてＴＡＢ法を用いた、即ち図６に
示す様にＴＡＢチップ１６を用意した。ＴＡＢチップ１
６の子基板５への搭載方法は、Ａｕ、Ｓｎ接合法を用い
た。この方法は直接金属端子が接続可能な信頼性の高い
方法であるが、詳細については特開平５−１３６３１８
号公報を参照されたい。
ップ２１の搭載に代えてＴＡＢ法を用いた、即ち図６に
示す様にＴＡＢチップ１６を用意した。ＴＡＢチップ１
６の子基板５への搭載方法は、Ａｕ、Ｓｎ接合法を用い
た。この方法は直接金属端子が接続可能な信頼性の高い
方法であるが、詳細については特開平５−１３６３１８
号公報を参照されたい。
【００２９】その他の工程は実施例１と同様であるが、
ＴＡＢチップの場合、ポッティング封止するためのモー
ルド封止は不要であり、ＴＡＢチップ搭載後に、即ボー
ル形成を行うことができる。
ＴＡＢチップの場合、ポッティング封止するためのモー
ルド封止は不要であり、ＴＡＢチップ搭載後に、即ボー
ル形成を行うことができる。
【００３０】（実施例の効果）本実施例によればＬＳＩ
チップの組込み、ボンディング、モールド封止、ボール
形成、あるいはＴＡＢチップ搭載、ボール形成のすべて
の工程を完了後に、多層親基板から子基板を１個単位に
独立分断するようにしたので、次のような効果がある。
チップの組込み、ボンディング、モールド封止、ボール
形成、あるいはＴＡＢチップ搭載、ボール形成のすべて
の工程を完了後に、多層親基板から子基板を１個単位に
独立分断するようにしたので、次のような効果がある。
【００３１】（１）生産の効率が非常に高い。チップ搭
載、ワイヤボンディング等が親基板単位となるため、搬
送系統が単純になり、設備も安くなり、かつ能率が良
い。１個単位の時に比べて５倍以上にもなる。
載、ワイヤボンディング等が親基板単位となるため、搬
送系統が単純になり、設備も安くなり、かつ能率が良
い。１個単位の時に比べて５倍以上にもなる。
【００３２】（２）モールド封止工程でも、トランスフ
ァーモールド金型に親基板単位で入れることになり、手
作業の場合でも非常に能率が良く、また自動化する場合
でも、安価な付加設備で足りる。
ァーモールド金型に親基板単位で入れることになり、手
作業の場合でも非常に能率が良く、また自動化する場合
でも、安価な付加設備で足りる。
【００３３】（３）印刷、リフローボール形成工程にお
いても、印刷機に親基板単位でセットすることとなり、
印刷機の位置決めセットに時間がかからず、能率が良
い。
いても、印刷機に親基板単位でセットすることとなり、
印刷機の位置決めセットに時間がかからず、能率が良
い。
【００３４】（４）不良率が低い。親基板単位で一括で
作るために、品質が高く、不良品が少ない。またロット
管理が容易である。
作るために、品質が高く、不良品が少ない。またロット
管理が容易である。
【００３５】
【発明の効果】本発明のＢＧＡ型半導体装置用基板によ
れば、子基板の境界に吊り部を残してあるので親基板と
子基板とを一体的に扱えると共に、吊り部を残してスリ
ットが形成してあるので、吊り部を除去するだけで子基
板を容易に分離できる。
れば、子基板の境界に吊り部を残してあるので親基板と
子基板とを一体的に扱えると共に、吊り部を残してスリ
ットが形成してあるので、吊り部を除去するだけで子基
板を容易に分離できる。
【００３６】本発明のＢＧＡ型半導体装置の製造方法に
よれば、ＢＧＡ型半導体装置を親基板単位で一括して作
るため、生産効率が非常に高く、ロット管理も容易であ
る。また、個片抜きのための分断は吊り部を除去するだ
けでよいので、子基板に加わる機械的な力を小さく抑え
ることができ、モールド樹脂が剥がれたりすることがな
い。
よれば、ＢＧＡ型半導体装置を親基板単位で一括して作
るため、生産効率が非常に高く、ロット管理も容易であ
る。また、個片抜きのための分断は吊り部を除去するだ
けでよいので、子基板に加わる機械的な力を小さく抑え
ることができ、モールド樹脂が剥がれたりすることがな
い。
【図１】本発明のＢＧＡ型半導体装置用基板の実施例を
説明するための多層親基板の平面図。
説明するための多層親基板の平面図。
【図２】本発明のＢＧＡ型半導体装置の製造方法の印刷
リフローを実施するための印刷リフローボール形成装置
の構成図。
リフローを実施するための印刷リフローボール形成装置
の構成図。
【図３】本実施例による組立て完了後の親基板の側面
図。
図。
【図４】本実施例による吊り部に加わる丸刃パンチの形
状を示す説明図。
状を示す説明図。
【図５】本実施例によるセラミック基板における吊り部
の溝形成状況の説明図。
の溝形成状況の説明図。
【図６】本実施例による子基板へのＴＡＢチップの搭載
方法を示す説明図。
方法を示す説明図。
【図７】従来例のＢＧＡ型半導体装置の概略断面図。
５ 子基板 ９ 親基板 １７ スリット １８ 吊り部 １９ 外枠部 ２０ 位置決め穴
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｊ 8718−4Ｅ
Claims (5)
- 【請求項１】配線パターンが形成された親基板に碁盤目
状にスリットを入れて親基板を複数の子基板に分割し、
スリットにより分割された各子基板の境界の一部は、ス
リットを入れずに吊り部として残し、該吊り部で各子基
板同士を互いに連結して分離しないようにしたことを特
徴とするＢＧＡ型半導体装置用基板。 - 【請求項２】上記親基板はセラミック基板であることを
特徴とする請求項１に記載のＢＧＡ型半導体装置用基
板。 - 【請求項３】請求項２に記載のＢＧＡ型半導体装置用基
板において、上記吊り部を薄くするために該吊り部に溝
を設けたことを特徴とするＢＧＡ型半導体装置用基板。 - 【請求項４】請求項１ないし３のいずれかに記載のＢＧ
Ａ型半導体装置用基板を備え、各子基板に、ＬＳＩチッ
プ搭載、ワイヤボンディング、およびモールド封止をす
るか、またはＴＡＢチップ搭載をするかして、さらに半
田ボールの形成を行い、これらの組立てを完了した後、
吊り部を除去して親基板を子基板単位に分断することを
特長とするＢＧＡ型半導体装置の製造方法。 - 【請求項５】請求項４に記載のＢＧＡ型半導体装置の製
造方法において、吊り部の除去は、打抜きにより行うこ
とを特徴とするＢＧＡ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199776A JPH0864718A (ja) | 1994-08-24 | 1994-08-24 | Ｂｇａ型半導体装置用基板およびｂｇａ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199776A JPH0864718A (ja) | 1994-08-24 | 1994-08-24 | Ｂｇａ型半導体装置用基板およびｂｇａ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864718A true JPH0864718A (ja) | 1996-03-08 |
Family
ID=16413430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199776A Pending JPH0864718A (ja) | 1994-08-24 | 1994-08-24 | Ｂｇａ型半導体装置用基板およびｂｇａ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864718A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998052220A1 (fr) * | 1997-05-09 | 1998-11-19 | Citizen Watch Co., Ltd. | Procede de production d'un boitier pour semi-conducteur et systeme de carte de circuits |
| US6945466B2 (en) | 2000-09-19 | 2005-09-20 | Renesas Technology Corp. | PC adapter cards and method of manufacturing the same |
| JP2014112742A (ja) * | 2014-03-25 | 2014-06-19 | Ps4 Luxco S A R L | 切断前支持基板 |
-
1994
- 1994-08-24 JP JP6199776A patent/JPH0864718A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998052220A1 (fr) * | 1997-05-09 | 1998-11-19 | Citizen Watch Co., Ltd. | Procede de production d'un boitier pour semi-conducteur et systeme de carte de circuits |
| US6365438B1 (en) | 1997-05-09 | 2002-04-02 | Citizen Watch Co., Ltd. | Process for manufacturing semiconductor package and circuit board assembly |
| US6945466B2 (en) | 2000-09-19 | 2005-09-20 | Renesas Technology Corp. | PC adapter cards and method of manufacturing the same |
| JP2014112742A (ja) * | 2014-03-25 | 2014-06-19 | Ps4 Luxco S A R L | 切断前支持基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0536418A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP2011146751A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| JP2000082714A (ja) | 電子部品および電子部品の製造方法 | |
| EP0399768A2 (en) | Mehod of manufacturing a surface-mounted wiring board | |
| JPH0452623B2 (ja) | ||
| JPH0864718A (ja) | Ｂｇａ型半導体装置用基板およびｂｇａ型半導体装置の製造方法 | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JP2546629B2 (ja) | テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法 | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| KR19990070625A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2728074B2 (ja) | テープキャリアパッケージのスタック構造 | |
| KR100233864B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법 | |
| JP3263863B2 (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 | |
| JP2002334953A (ja) | 配線基板の加工方法 | |
| JPH05327177A (ja) | プリント配線基板の製造方法 | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP3175336B2 (ja) | ハイブリッドｉｃのリード形成方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2001156208A (ja) | 半導体パッケージの製造方法 | |
| JPH0677349A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH10308564A (ja) | プリント配線板とその製造方法 |