JP2546629B2 - テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法 - Google Patents

テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法

Info

Publication number
JP2546629B2
JP2546629B2 JP21884994A JP21884994A JP2546629B2 JP 2546629 B2 JP2546629 B2 JP 2546629B2 JP 21884994 A JP21884994 A JP 21884994A JP 21884994 A JP21884994 A JP 21884994A JP 2546629 B2 JP2546629 B2 JP 2546629B2
Authority
JP
Japan
Prior art keywords
semiconductor device
unit wiring
wiring board
tape
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21884994A
Other languages
English (en)
Other versions
JPH0883819A (ja
Inventor
久修 宇都宮
達見 峯澤
直和 藤森
洋二 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IISUTAN KK
Original Assignee
IISUTAN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IISUTAN KK filed Critical IISUTAN KK
Priority to JP21884994A priority Critical patent/JP2546629B2/ja
Publication of JPH0883819A publication Critical patent/JPH0883819A/ja
Application granted granted Critical
Publication of JP2546629B2 publication Critical patent/JP2546629B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Packaging Frangible Articles (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はテープキャリア半導体装
置用パッケージ、特にボールグリッドアレイタイプに用
いて好適なテープキャリア半導体装置用パッケージ、そ
の製造方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】リジッドプリント配線板からなる半導体
装置用パッケージは、図１１に示されるように、樹脂製
のリジッドパネル１０に、チップ搭載部１２、所要の配
線パターン１４を有する単位配線板１６（単位半導体装
置用パッケージ）を所定のレイアウトで形成し、これを
ユウザーのニーズに合わせ、例えば図示のように、単位
配線板１６が３個連なった短冊状のストリップフレーム
１８に切断してユウザーに供給される。ユウザー側で
は、入手したストリップフレーム１８をあらかじめ形成
してある位置決め孔２０を基準に各処理装置に位置決め
して各単位配線板１６を順次送り込み、チップ付け（ダ
イボンディング）、ワイヤボンディング、チップの樹脂
封止等を行い、切断分離して個々の半導体装置を製造す
るようにしている。
【０００３】
【発明が解決しようとする課題】ところで、従来のよう
にストリップフレーム１８状に形成するときは、複数の
単位配線板１６（単位半導体装置用パッケージ）を繋げ
ると共に、上記の位置決め孔２０が形成されるフレーム
部２２が単位配線板１６の周囲に一定の幅で必要とな
り、また隣接する単位配線板１６との間にも、ダイ付け
装置、ワイヤボンディング装置、樹脂封止装置等の各処
理装置における送り量に合わせて、最終的に個々の半導
体装置に切断分離する切断代も含めて所定の間隔ｍが必
要である。さらには、隣接するストリップフレーム１８
との間にも少なくともフレームに切断する際の切断代ｎ
を確保しておく必要がある。
【０００４】このため、従来においては、上記の、いわ
ば最終製品となった際無駄となるフレーム部２２、間隔
ｍの部分、切断代ｎ等の面積が大きくなり、取数を多く
するレイアウトにも限界があり、１リジッドパネル当た
りの製品の取数が少なくなるという課題があった。単位
配線板１６の大きさにもよるが、例えば、図１１に示す
330 ×330 ｍｍ角のリジッドパネル１枚当たりから、３
個の単位配線板１６が配置された96×40ｍｍ角のストリ
ップフレーム１８を得る場合には、２１枚のストリップ
フレーム１８、したがって６３個の単位配線板１６しか
得られなかった。
【０００５】さらに、製造技術上、不良品が混入してく
るのは避けられないものであるが、例えば３個の単位配
線板１６のストリップフレーム１８の場合で単位配線板
１６のうち１個でも不良品が有る場合には、そのストリ
ップフレーム１８全体が不良品扱いされ、他の２個の良
品の単位配線板１６も不良品扱いされることとなり、歩
留りが低下し、コスト高となる課題があった。一方、３
個の単位配線板１６のうち１個のみの不良品の混入が許
される場合であっても、今度はユウーザー側で不良品の
排出が厄介となる問題点がある。
【０００６】また、単位配線板１６にチップを搭載し、
該チップを樹脂封止する場合に封止樹脂はチップが搭載
された側のみの、いわゆる片面封止とする場合が多い
が、この片面封止の場合には、封止樹脂の熱収縮により
半導体装置に反りが生じるという課題がある。特にスト
リップフレーム１８の中央側の半導体装置に反りが大き
くなるが、反りが生じた場合、ボンディングワイヤの剥
がれ、切れが生じたりする不具合があったり、特にボー
ルグリッドアレイタイプの半導体装置の場合には、はん
だボールが一平面上にないことから、実装不良が生じや
すいなどの課題がある。
【０００７】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、不良品
の混入がなく、以後の半導体装置製造工程を歩留りよく
行えるテープキャリア半導体装置用パッケージ、製品の
取り数を多くでき、コストの低減化が図れるテープキャ
リア半導体装置用パッケージの製造方法、および反りの
発生等を極力防止できる半導体装置の製造方法を提供す
るにある。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係るテ
ープキャリア半導体装置用パッケージは、樹脂製のリジ
ッドパネルにチップ搭載部および配線パターンが形成さ
れ、個片に切断された単位配線板の良品のみの単位配線
板が、所定のピッチをもって一列に、接着剤を介して耐
熱性のテープで両側縁部を連結されていることを特徴と
している。
【０００９】さらに本発明に係るテープキャリア半導体
装置用パッケージは、所要の切断代だけの間隔があけら
れて、チップ搭載部および所要の配線パターンを有する
単位配線板が密なレイアウトをもって多数個作り込まれ
た樹脂製のリジッドパネルから、各単位配線板が個片に
切断され、該個片に切断された単位配線板のうちの良品
のみの単位配線板が、所定のピッチをもって一列に、接
着剤を介して耐熱性のテープで両側縁部を連結されてい
ることを特徴としている。
【００１０】上記各テープキャリア半導体装置用パッケ
ージにおいて、テープに所定のピッチで位置決め孔を開
口すると好適である。また、前記単位配線板を、チップ
搭載部と所要の配線パターンが形成されると共に、外部
接続用のはんだボールが接続される端子が形成されたボ
ールグリッドアレイタイプの単位配線板に形成すること
ができる。
【００１１】さらに本発明に係るテープキャリア半導体
装置用パッケージの製造方法では、樹脂製のリジッドパ
ネルに所要の切断代だけの間隔をあけてチップ搭載部お
よび所要の配線パターンを有する単位配線板を密なレイ
アウトをもって多数個作り込む工程と、該リジッドパネ
ルから、各単位配線板を個片に切断する工程と、個片に
切断された単位配線板の検査をし、良品のみの単位配線
板を選抜する工程と、選抜された良品の単位配線板を所
定のピッチをもって一列に両側縁部を接着剤を介して耐
熱性を有するテープで連結する工程とを含むことを特徴
としている。
【００１２】またさらに本発明に係る半導体装置の製造
方法では、樹脂製のリジッドパネルにチップ搭載部およ
び配線パターンが形成され、個片に切断された単位配線
板の良品のみの単位配線板が、所定のピッチをもって一
列に、接着剤を介して耐熱性のテープで両側縁部を連結
され、かつ該テープに所定のピッチで位置決め孔が開口
されたテープキャリア半導体装置用パッケージを用い、
次の工程により半導体装置を形成することを特徴として
いる。 （Ａ）テープキャリア半導体装置用パッケージを前記位
置決め孔を用いて送り込む工程、（Ｂ）送りこまれたテ
ープキャリア半導体装置用パッケージの各単位配線板の
チップ搭載部にチップを固定する工程、（Ｃ）チップ搭
載部に固定されたチップと配線パターンとを電気的に接
続する工程、（Ｄ）チップを樹脂封止する工程。また、
ボールグリッドアレイタイプの単位配線板の場合には、
さらに、（Ｅ）端子にはんだボールを接続する工程、
（Ｆ）樹脂封止され、かつはんだボールが接続された半
導体装置を個々に分離する工程を行う。
【００１３】
【作用】本発明に係るテープキャリア半導体装置用パッ
ケージによれば、不良品の混入がなく、以後の半導体装
置製造工程を歩留りよく行える。また本発明に係るテー
プキャリア半導体装置用パッケージの製造方法では、リ
ジッドパネルに切断代のみの間隔をおいて密に単位配線
板をレイアウトして作り込み、これを個片に切断してテ
ープで連結するものであるから、取り数を従来のストリ
ップ方式に比して格段に多くでき、製造コストの大幅な
低減が可能となる。また、本発明の半導体装置の製造方
法では、上記テープキャリア半導体装置用パッケージを
用いることによって、連続した一貫生産も可能となると
共に、途中で不良品が発生しても、テープを切断して取
り除くこともでき、不良品に対する以後の無駄な工程を
省くことができ、さらには、単位配線板が個片に分離さ
れてテープで連結されているから、１つの単位配線板あ
るいは半導体装置に係る歪みが他の単位配線板あるいは
半導体装置に及ぶのを防止でき、半導体装置の反り等の
不具合を解消でき、特にボールグリッドアレイタイプの
半導体装置の実装不良を解消できる。
【００１４】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１はテープキャリア半導体装
置用パッケージ２８の平面図、図２はその横断面図であ
る。３０は単位配線板であり、所要大きさの樹脂製のリ
ジッドパネル上に中央にチップ搭載部３２が形成され、
チップ搭載部３２の周囲に、チップ搭載部３２に搭載さ
れるチップとワイヤ等により電気的に接続される配線パ
ターン３４が形成されている。チップ搭載部３２はリジ
ッドパネルが露出して、リジッドパネル上に直接接着剤
を介してチップを搭載するようにしてもよいが、図示の
例ではチップの放熱性を高めるため、またチップの接地
電位を確保するため、配線パターン３４中の接地リード
に接続されるダイパッドが形成されている。
【００１５】リジッドパネルの裏面側にも図示しないが
所要のパターンで配線パターンが形成され、該配線パタ
ーンの先端には後工程ではんだボールが固定される端子
がマトリクス状のパターンで形成されている。リジッド
パネル表裏の配線パターンは公知のスルーホール（図示
せず）に形成したスルーホールめっき皮膜（図示せず）
によって接続されている。なお、キャビティダウン型の
半導体装置用パッケージの場合には、チップ搭載部３
２、配線パターン３４、端子は全てリジッドパネルの同
じ側に配置される。
【００１６】３７はポリイミド、アルミニウム箔等の耐
熱性を有するテープであり、片面に接着剤３８が塗布さ
れている。前記単位配線板３０は図示の如く一列に所定
のピッチ（ダイ付け工程、ワイヤボンディング工程、樹
脂封止工程等の後処理工程での送りピッチ）をもって配
置され、この一列に配置された単位配線板３０の両側縁
部に表裏から前記テープ３７が接着剤３８により貼り合
わせられ、これにより単位配線板３０が所定のピッチを
もって一列に連結されている。表裏のテープ３７は前記
した後工程で障害とならない単位配線板３０の縁部を表
裏から挟み込むようにし、また単位配線板３０の縁部よ
り外方に出るテープ３７はテープ同士で接着するように
している。このテープ同士が接着されている部位を利用
して該部位に後処理工程に単位配線板３０を所要のピッ
チで送り込んだり、位置決めするための位置決め孔４０
が設けられている。
【００１７】図３、図４はテープキャリア半導体装置用
パッケージ２８の他の実施例を示す。図３に示す実施例
では、一列に配置した単位配線板３０の下面両側縁部の
片側のみを接着剤３８付きのテープ３７で固定して連結
している。この場合にも単位配線板３０の外方の部位の
テープ３７に位置決め孔４０を設けている。図４に示す
実施例では、一列に配置した単位配線板３０の上面両側
縁部の片側のみを接着剤３８付きのテープ３７で固定し
て連結している。この場合にも単位配線板３０の外方の
部位のテープ３７に位置決め孔４０を設けている。図
３、図４に示す実施例において、単位配線板３０が接着
されている部位以外のテープ３７に接着剤３８が露出す
る。該部位には接着剤が露出しないことが好ましいの
で、接着剤３８が付いていないテープ３７を用い、単位
配線板３０の側縁部に接着剤を付けてテープ３７上に貼
りつけるようにするとよい（図示せず）。なお、上記各
実施例において、位置決め孔４０は必ずしも設けなくと
もよく、この場合後処理工程でのテープキャリア半導体
装置用パッケージ２８の送り込みは、例えばローラなど
を用いて行うことができる。
【００１８】図５はテープキャリア半導体装置用パッケ
ージ２８の製造工程のうち、リジッドパネル１０への単
位配線板３０を作り込むレイアウト図を示す。図示のよ
うに、本実施例では、単位配線板３０を隣接する単位配
線板３０との間に切断代ｈだけの間隔があくように密に
レイアウトし、公知の手法にしたがって単位配線板３０
をリジッドパネル１０上に作り込むのである。上記のよ
うにして単位配線板３０を多数作り込んだリジッド配線
板を切断代ｈに沿ってダイシング、金型、ＮＣルーター
等の切断機で単位配線板３０を個片に切り離す。次に個
片に切り離した単位配線板３０の全てについて電気試験
（導通試験、ショート試験）を行い、良品を選抜する。
【００１９】上記のようにして選抜した良品のみの単位
配線板３０を一定のピッチで所定の治具（図示せず）上
に一列に配置し、単位配線板３０の両側縁部を上下から
（あるいは片側から）接着剤３８付きのテープ３７で貼
り合わせる。テープ３７にはあらかじめ前記位置決め孔
４０を開口したものを用いてもよいが、単位配線板３０
を上記のように連結した後、基準孔を中心に連続送りし
ながら所定の位置に位置決め孔４０を開口するようにす
ると、位置精度良く上下のテープ３７に貫通孔をあける
ことができる。最後に必要に応じて、接着剤３８を乾燥
する乾燥工程を行ってテープキャリア半導体装置用パッ
ケージ２８に完成される。
【００２０】本実施例では、330 ×330 ｍｍのリジット
パネル１０上に30×27ｍｍの従来と同じ大きさの単位配
線板３０を切断代ｈを３ｍｍに設定してレイアウトした
場合に、９０個の単位配線板３０を得ることができ、従
来に比し約４４％増の取り数にすることができた。また
切断代を１ｍｍに設定した場合には、１パネル当たり１
１０個の単位配線板３０を得ることができ、従来に比し
約７２％増もの取り数にすることができ、コストを大幅
に低減できた。
【００２１】テープキャリア半導体装置用パッケージ２
８は、図６に示すように巻き芯４２が多角形に形成され
たリール４４に巻き取って、ユウザーに供給してもよい
し、図７に示すように、マガジン４６内にジグザグ状に
折り畳むようにして収納して供給するようにしてもよ
い。あるいは、ユウザーのニーズにより、単位配線板３
０が所定の複数個連なった短冊状のもので供給するよう
にしてもよい。
【００２２】図８は上記テープキャリア半導体装置用パ
ッケージ２８を用いて半導体装置を製造する工程例を示
す。まず、テープキャリア半導体装置用パッケージ２８
をリール４４あるいはマガジン４６から所定の個数ずつ
間欠的に以後の各処理装置に位置決め孔４０を用い位置
決めして送り込む。第１工程では、チップ搭載部３２に
チップを接着剤等によって固定するダイボンディング工
程が行われる。第２工程では接着剤を乾燥する乾燥工程
が行われ、さらにチップと配線パターン３４との間のワ
イヤボンディングが行われる。
【００２３】次いで、トランスファー成形機等でチップ
の樹脂封止が行われる（片面）。あるいはレジンをポッ
ティングしてチップを封じるようにしてもよい。この場
合にはポッティング樹脂の乾燥が次工程で行われる。次
にはんだボールが所定配置で収納された治具（図示せ
ず）が、各単位配線板３０の裏面側にはんだボールが単
位配線板３０の裏面側の端子に当接するようあてがわ
れ、そのまま炉中を通されてはんだのリフローが行わ
れ、はんだボールが各端子上に付着される。このはんだ
リフロー時の炉内温度は約２３０℃程度であるが、テー
プ３７、接着剤３８はこの温度に耐えられる耐熱性のあ
るものが選択される。最後にテープ３７を除去して図９
に示す半導体装置４８に完成される。なおテープ３７は
半導体装置４８の外縁に沿って金型で連続的に切断して
もよい。この場合半導体装置４８上にテープ３７が残っ
てもよい。またテープ３７の切断線に沿ってミシン目を
入れておいたり（図示せず）、あるいはテープ３７の切
断線上にノッチ（図示せず）を入れておくことにより、
切断金型を用いずにテープ３７を切断することもでき
る。なお、上記各工程の途中で不良品（例えば樹脂封止
欠陥）が生じた場合には、その段階でテープ３７を切断
して不良品を取り除き、再度テープ３７を瞬間接着剤な
どで接続して、引き続き各工程を行うことができる。
【００２４】図９に示すように、単位配線板３０はあら
かじめ個片に分離されているので、単位配線板３０の片
面側を封止樹脂５０によって封止した場合に、封止樹脂
の熱収縮によってやはり多少の反りが見られるが、裏面
側のはんだボールを付着させることによって反りはほと
んど解消される。この点従来の場合は、図１０に示すよ
うに、複数の単位配線板がリジッドパネル上に連なって
いるので、樹脂封止した場合に、封止樹脂の収縮力がリ
ジッドパネルを介してお互いに隣接する半導体装置にま
で及び、特に中央側の半導体装置の反りが大きくなって
ボンディングワイヤの剥がれ、切れ等の前述した不具合
が生じていたものである。
【００２５】上記実施例では、ボールグリッドアレイタ
イプのテープキャリア半導体装置用パッケージ、半導体
装置の例で示したが、これに限定されないことはもちろ
んであり、樹脂製のリジッドパネル上にチップ搭載部、
配線パターンを有する単位配線板を作り込む全ての電子
部品に適応できる。例えば、ＰＣＭＣＩＡカード（ＩＣ
カード、メモリーカード）用プリント配線板、ページャ
ー用プリント配線板、セルラーフォーン用プリント配線
板等に好適に適用できる。また、各単位配線板３０に搭
載するチップは１つに限られず、チップ搭載部が複数有
り、またそれに伴って配線パターンが形成されたマルチ
チップモジュール基板（ＭＣＭ基板）も本発明に包含さ
れるものである。さらには、リジッドパネルを多層に形
成した多層の半導体装置用パッケージにも適用できるこ
とはもちろんである。
【００２６】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２７】
【発明の効果】本発明に係るテープキャリア半導体装置
用パッケージによれば、不良品の混入がなく、以後の半
導体装置製造工程を歩留りよく行える。また本発明に係
るテープキャリア半導体装置用パッケージの製造方法で
は、リジッドパネルに切断代のみの間隔をおいて密に単
位配線板をレイアウトして作り込み、これを個片に切断
してテープで連結するものであるから、取り数を従来の
ストリップ方式に比して格段に多くでき、製造コストの
大幅な低減が可能となる。また、本発明の半導体装置の
製造方法では、上記テープキャリア半導体装置用パッケ
ージを用いることによって、連続した一貫生産も可能と
なると共に、途中で不良品が発生しても、テープを切断
して取り除くことができ、不良品に対する以後の無駄な
工程を省くことができ、さらには、単位配線板が個片に
分離されてテープで連結されているから、１つの単位配
線板あるいは半導体装置に係る歪みが他の単位配線板あ
るいは半導体装置に及ぶのを防止でき、半導体装置の反
り等の不具合を解消でき、特にボールグリッドアレイタ
イプの半導体装置のはんだボールを一平面内に位置させ
ることができるので実装不良を解消できる。またさらに
は、従来レール部等の不要部が産業廃棄物として多く生
じたが、本発明ではこれら産業廃棄物を可及的に少なく
できる。
【図面の簡単な説明】
【図１】テープキャリア半導体装置用パッケージの平面
図である。
【図２】図１のテープキャリア半導体装置用パッケージ
の横断面図である。
【図３】テープキャリア半導体装置用パッケージの他の
実施例を示す横断面図である。
【図４】テープキャリア半導体装置用パッケージのさら
に他の実施例を示す横断面図である。
【図５】リジッドパネルへの単位配線板のレイアウトを
示す説明図である。
【図６】テープキャリア半導体装置用パッケージをリー
ルに巻回した説明図である。
【図７】テープキャリア半導体装置用パッケージをマガ
ジン内にジグザグ状に収納した状態を示す説明図であ
る。
【図８】半導体装置の製造工程の一例を示す工程図であ
る。
【図９】半導体装置の説明図である。
【図１０】従来の半導体装置の反りの状況を示す説明図
である。
【図１１】従来のリジッドプリント配線板からなる半導
体装置用パッケージのリジットパネル上へのレイアウト
を示す説明図である。
【符号の説明】
２８ テープキャリア半導体装置用パッケージ ３０ 単位配線板 ３２ チップ搭載部 ３４ 配線パターン ３７ テープ ３８ 接着剤 ４０ 位置決め孔 ４２ 巻き芯 ４４ リール ４６ マガジン ４８ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 洋二 長野県茅野市塚原１−８−37 株式会社 イースタン内 (56)参考文献 特開 平３−3341（ＪＰ，Ａ) 特開 平４−127549（ＪＰ，Ａ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 樹脂製のリジッドパネルにチップ搭載部
    および配線パターンが形成され、個片に切断された単位
    配線板の良品のみの単位配線板が、所定のピッチをもっ
    て一列に、接着剤を介して耐熱性のテープで両側縁部を
    連結されていることを特徴とするテープキャリア半導体
    装置用パッケージ。
  2. 【請求項２】 所要の切断代だけの間隔があけられて、
    チップ搭載部および所要の配線パターンを有する単位配
    線板が密なレイアウトをもって多数個作り込まれた樹脂
    製のリジッドパネルから、各単位配線板が個片に切断さ
    れ、該個片に切断された単位配線板のうちの良品のみの
    単位配線板が、所定のピッチをもって一列に、接着剤を
    介して耐熱性のテープで両側縁部を連結されていること
    を特徴とするテープキャリア半導体装置用パッケージ。
  3. 【請求項３】 前記テープに所定のピッチで位置決め孔
    が開口されていることを特徴とする請求項１または２記
    載のテープキャリア半導体装置用パッケージ。
  4. 【請求項４】 前記単位配線板が、チップ搭載部と所要
    の配線パターンが形成されると共に、外部接続用のはん
    だボールが接続される端子が形成されたボールグリッド
    アレイタイプの単位配線板であることを特徴とする請求
    項１、２または３記載のテープキャリア半導体装置用パ
    ッケージ。
  5. 【請求項５】 樹脂製のリジッドパネルに所要の切断代
    だけの間隔をあけてチップ搭載部および所要の配線パタ
    ーンを有する単位配線板を密なレイアウトをもって多数
    個作り込む工程と、 該リジッドパネルから、各単位配線板を個片に切断する
    工程と、 個片に切断された単位配線板の検査をし、良品のみの単
    位配線板を選抜する工程と、 選抜された良品の単位配線板を所定のピッチをもって一
    列に両側縁部を接着剤を介して耐熱性を有するテープで
    連結する工程とを含むことを特徴とするテープキャリア
    半導体装置用パッケージの製造方法。
  6. 【請求項６】 樹脂製のリジッドパネルにチップ搭載部
    および配線パターンが形成され、個片に切断された単位
    配線板の良品のみの単位配線板が、所定のピッチをもっ
    て一列に、接着剤を介して耐熱性のテープで両側縁部を
    連結され、かつ該テープに所定のピッチで位置決め孔が
    開口されたテープキャリア半導体装置用パッケージを用
    い、次の工程により半導体装置を形成することを特徴と
    する半導体装置の製造方法。 （Ａ）テープキャリア半導体装置用パッケージを前記位
    置決め孔を用いて送り込む工程、（Ｂ）送りこまれたテ
    ープキャリア半導体装置用パッケージの各単位配線板の
    チップ搭載部にチップを固定する工程、（Ｃ）チップ搭
    載部に固定されたチップと配線パターンとを電気的に接
    続する工程、（Ｄ）チップを樹脂封止する工程。
  7. 【請求項７】 樹脂製のリジッドパネルにチップ搭載
    部、配線パターンおよび外部接続用のはんだボールが接
    続される端子が形成され、個片に切断された単位配線板
    の良品のみの単位配線板が、所定のピッチをもって一列
    に、接着剤を介して耐熱性のテープで両側縁部を連結さ
    れ、かつ該テープに所定のピッチで位置決め孔が開口さ
    れたテープキャリア半導体装置用パッケージを用い、次
    の工程により半導体装置を形成することを特徴とする半
    導体装置の製造方法。 （Ａ）テープキャリア半導体装置用パッケージを前記位
    置決め孔を用いて送り込む工程、（Ｂ）送りこまれたテ
    ープキャリア半導体装置用パッケージの各単位配線板の
    チップ搭載部にチップを固定する工程、（Ｃ）チップ搭
    載部に固定されたチップと配線パターンとを電気的に接
    続する工程、（Ｄ）チップを樹脂封止する工程、（Ｅ）
    前記端子にはんだボールを接続する工程、（Ｆ）樹脂封
    止され、かつはんだボールが接続された半導体装置を個
    々に分離する工程。
JP21884994A 1994-09-13 1994-09-13 テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法 Expired - Lifetime JP2546629B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21884994A JP2546629B2 (ja) 1994-09-13 1994-09-13 テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21884994A JP2546629B2 (ja) 1994-09-13 1994-09-13 テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0883819A JPH0883819A (ja) 1996-03-26
JP2546629B2 true JP2546629B2 (ja) 1996-10-23

Family

ID=16726306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21884994A Expired - Lifetime JP2546629B2 (ja) 1994-09-13 1994-09-13 テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2546629B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69715413D1 (de) * 1997-10-04 2002-10-17 Unimicron Taiwan Corp Träger für Substrate von integrierten Schaltungsanordnungen mit Kugelmatrix
KR20000042741A (ko) * 1998-12-26 2000-07-15 전주범 테이프캐리어패키지 블랭킹 장치 및 그 제어방법
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
JP3751938B2 (ja) 2002-12-09 2006-03-08 日東電工株式会社 Ｔａｂ用テープキャリアおよびその製造方法
JP2013149735A (ja) * 2012-01-18 2013-08-01 Shin Etsu Polymer Co Ltd 電子部品搬送用シート、保持体、収容体、および電子部品の保持方法
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package
US10304716B1 (en) * 2017-12-20 2019-05-28 Powertech Technology Inc. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0883819A (ja) 1996-03-26

Similar Documents

Publication Publication Date Title
US4801561A (en) Method for making a pre-testable semiconductor die package
US7199306B2 (en) Multi-strand substrate for ball-grid array assemblies and method
US6555200B2 (en) Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus
US5897334A (en) Method for reproducing printed circuit boards for semiconductor packages including poor quality printed circuit board units and method for fabricating semiconductor packages using the reproduced printed circuit boards
US6855626B2 (en) Wiring substrate having position information
US20050009237A1 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it
KR19980042617A (ko) 웨이퍼 레벨 패키징
US6472726B1 (en) Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
JP2792473B2 (ja) マルチチップモジュール
JP2546629B2 (ja) テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法
US5614443A (en) Method of producing a frame made of connected semiconductor die mounting substrates
JPH0452623B2 (ja)
JP3420706B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
JPH10256417A (ja) 半導体パッケージの製造方法
US5118556A (en) Film material for film carrier manufacture and a method for manufacturing film carrier
JP3609539B2 (ja) 電子部品の製造方法、電子部品の出荷形態化方法、電子部品集合体、およびこの電子部品集合体の使用方法
JP3695177B2 (ja) 半導体装置用中間製品
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP3610802B2 (ja) 半導体パッケージ用中間製品の梱包方法
JP2004193213A (ja) Ｔａｂ用テープキャリアおよびその製造方法
KR100292431B1 (ko) Bga반도체패키지용라미네이티드스트립제조방법및그장치
JP2000164750A (ja) 半導体パッケージの製造方法
JP3706082B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2000188354A (ja) 半導体パッケージの製造方法
JPS58134450A (ja) 半導体装置およびその製造方法